Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS5949688B2 - 陽極処理方法 - Google Patents
[go: Go Back, main page]

JPS5949688B2 - 陽極処理方法 - Google Patents

陽極処理方法

Info

Publication number
JPS5949688B2
JPS5949688B2 JP15818776A JP15818776A JPS5949688B2 JP S5949688 B2 JPS5949688 B2 JP S5949688B2 JP 15818776 A JP15818776 A JP 15818776A JP 15818776 A JP15818776 A JP 15818776A JP S5949688 B2 JPS5949688 B2 JP S5949688B2
Authority
JP
Japan
Prior art keywords
oxide film
thickness
epitaxial layer
uniform
anodic oxidation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP15818776A
Other languages
English (en)
Other versions
JPS5382267A (en
Inventor
元基 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP15818776A priority Critical patent/JPS5949688B2/ja
Publication of JPS5382267A publication Critical patent/JPS5382267A/ja
Publication of JPS5949688B2 publication Critical patent/JPS5949688B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Weting (AREA)
  • Formation Of Insulating Films (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

【発明の詳細な説明】 本発明は、陽極処理方法、更に詳しくは、主として半導
体ウェーハ、特に半絶縁性基板上に形成されてなるエピ
タキシャル層の厚さを均一制御す3る場合に適用される
陽極酸化方法を用いた陽極処理方法に関するものである
一般、半絶縁性CaAs結晶基板上にエピタキシャル成
長せしめたn層上に形成するショットキー障壁型FET
の如き半導体素子の製造工程にお3いて、半導体基板上
に結晶成長せしめたエピタキシャル層の厚さを均一制御
する場合に陽極酸化法が適用される。
ここで、陽極酸化法は、電解液の正電極に酸化しようと
する試料を接続し、負電極として白金等を用いて電解す
ることにより、前記試料に酸化膜を成長させる方法であ
る。例えば、半絶縁性CaAs結晶基板上に気相法で形
成されるn型エピタキシャル層の厚さはCaAsウェー
ハ内でぱらつきが大きいために、該n型エピタキシャル
層上に形成されるショットキーバリヤー型FETのピン
チオフ電圧のばらつきが大きくなム該ピンチオフ電圧を
一定にするためには前記エピタキシャル層の厚さを均一
にする必要がある。従来、半絶縁性基板に形成された不
均一な厚さのエピタキシャル層を均→ヒする陽極酸化法
として次のような工程が施行されてきた。即ち、先ず暗
状態において1回の陽極酸化によりエピタキシ・ヤル層
上に形成された不均一な厚さを有する酸化膜を除去して
、前記エピタキシャル層を均一な厚さにする。上記工程
において、除去すべきエピタキシャル層が厚い場合には
、1回の陽極酸化法で前記エピタキシャル層を均Hヒし
ようとすると前記エピタキシャル層の厚い部分の表面が
荒れてくるという欠点があつた。例えば、半絶縁性基板
上に気相法でエピタキシャル成長せしめたCaAsウェ
ーハの場合に於て、エピタキシャル層上に約2200λ
以上の厚さの酸化膜が形成されると該エピタキシャル層
の表面が荒れる。また、第1図の如く、暗状態における
陽極酸化工程と酸化膜除去工程を繰り返しエピタキシャ
ル層2を均一な厚さに調節する場合には、1回目の陽極
酸化工程と酸化膜除去工程によりエピタキシャル層3の
部分を除去したときに、前記エピタキシャル層2の一部
の領域2aが既に均一な厚さになつている場合がある。
このような時に、2回目の陽極酸化工程を施行して、残
存エピタキシャル層2の厚い部分を除去する際に推、前
記エピタキシャル層2の一部の領域2aに高電界がかか
り、該領域2a上に結晶欠陥4力膚出し、該領域4上に
はFET等のデバイスを作ることができなくなるるとい
う欠点があつた。本発明の目的は、前記従来の欠点を除
去した新規な陽極処理方法を提供することにある。
本発明によれば、半絶縁性又は絶縁性半導体基板上に成
長し、かつ不均一な厚さ分布を有し、しかも雪崩れブレ
イクダウン時における空乏層幅に比較して厚く形成され
たエピタキシヤル層を有する半導体ウエーハの前記エピ
タキシヤル層の厚さを薄くかつ均一に制御する陽極処理
方法において、暗状態で前記エピタキシヤル層上に形成
される薄い酸化膜の光干渉色分布を観察し、その結果、
(1)、前記半導体ウエーハ上における光干渉色分布が
少なくとも一部の領域において不均一化している場合に
前記酸化膜を除去し、光照射状態で前記エピタキシヤル
層上に極めて薄い酸化膜を形成し、その後暗状態で前記
エピタキシヤル層の厚さが均一になるまで陽極酸化を続
行することを特徴とする陽極処理方法、又は(2)、前
記半導体ウエーハ上における光干渉色分布が均一な場合
に、前記酸化膜を除去し、前記半導体ウエーハ上におけ
る光干渉色分布が不均一になるまで暗状態における陽極
酸化膜形成工程と酸化膜除去工程を繰り返し、前記干渉
色分布が不均一になつた後で前記(1)の方法を施行す
ることを特徴とする陽極処理方法、が与えられる。
この様な本発明によれば、以下に記述する2つの効果が
実現可能である。
第1に、暗状態での陽極酸化法を用いてエピタキシヤル
層上に形成される酸化膜の光干渉色分布を観察する工程
が導入された。その結果、該光干渉色が前記エピタキシ
ヤルウエーハ上で不均一になるまで酸化膜形成工程と酸
化膜除去工程が繰り返されるので、従来の暗状態におけ
る1回の陽極酸化工程で酸化膜を形成した場合に比較し
てエピタキシヤルウエーハの表面の荒れが少なくなる。
第2に、暗状態で形成された酸化膜の光干渉色分布がエ
ピタキシヤルウエーハ上の一部の領域で不均一になつた
ときに、前記酸化膜を除去した後、光照射状態で前記エ
ピタキシヤル層上に極めて薄い保護用酸化膜を形成する
ことにより、暗状態の陽極酸化工程での結晶欠陥露出を
防止することができる。次に本発明をその良好な一実施
例について図面を参照しながら詳細に説明しよう。
本発明の具体的な一実施例として、半絶縁性のGaAs
基板11上にエピタキシヤル成長せしめた2×1017
Cf1L−3の不純物濃度と約0.4〜0.46μの厚
さを有するn型エピタキシヤル層に陽極酸化法を適用し
て均一な厚さに前記n層12を制御する場合について図
面を用いて説明する。
先ず、該エピタキシヤルウエーハの前洗浄工程施行(ト
リクレン煮沸及びメチルエチルケトン超音波洗浄を各々
5分間で3回繰り返す)後、第2図に示す如く、水と酒
石酸とエチレングリコールからなる陽極酸化液を用いて
、暗状態における陽極酸化工程を施行し、約1000λ
の厚さを有する酸化膜15を形成させる。
該酸化膜15に消費される CaAsの厚さは約700
λである。このとき、該エピタキシヤルウエーハ表面に
形成された酸化膜15の干渉色を観察すると該エピタキ
シヤルウエーハ内では一様になつている。なぜなら、前
記酸化膜15の厚さが均一であるからである。よつて酸
化膜15を濃塩酸で除去した後に、暗状態で2度目の陽
極酸化工程を施行して第3図に示す如く最大厚約750
λ(GaAsの消費される膜厚約520λ)の酸化膜1
6を第3図の如く形成する。酸化膜16の一部の領域1
6aでは場所によつて酸化膜厚が変化しているので、酸
化膜厚に応じて光干渉色の変化している様子が観察され
る。即ち、前記領域16a直下のエピタキシヤル膜12
aの厚さは雪崩れブレイクダウン時における空乏層幅に
等しくなつている。再び前記酸化膜16を除去した後に
、光照射状態の陽極酸化法により約200λの厚さを有
する保護用酸化膜17を第4図の如く形成する。さらに
第4図の如く暗状態で酸化膜18(最大厚:800A)
を形成する。最後に、これらの酸化膜17及び18を除
去すれば、第5図の如く、エピタキシヤル層12の領域
は約0.27μ、また12aの領域は約0.26μとほ
ぼ均一な厚さに制御することができた。しかも、本発明
を用いることにより、エピタキシヤル層12の一部の領
域12aの表面に結晶欠陥が露出することを防止するこ
とができた。以上、本発明の実施例として、陽極酸化法
と共に特定の材料、特定の不純物濃度と厚さを有する半
導体ウエーハ、特定の陽極酸化液及び特定の酸化膜エツ
チング液を用いて説明したが本発明の技術思想から明ら
かなように上記実施例に限定されることなく、本発明は
半絶緑性又は絶緑性結晶基板上に成長せしめたエピキタ
シヤル層の厚さを制御する場合に応用される陽極酸化法
に全て適用されることはいうまでもない。
即ち本発明は、例えば、リード型ダイオードに使用され
るn゛− n ー−n++ の如き3層構造のn゛領域
の厚さを薄くかつ均一に制御する場合、或いはローハイ
ロ一型インパツトダイオードに使用されるn− −n−
n −ーn゛゛ の如き4層構造の端部(頂部)のn−
領域の厚さを薄くかつ均一に制御する場合等にも適用す
ることができ、一般に本発明は、厚さを薄くしかも均一
に制御しようとする表面層の電界の強さがその下の層に
かかつている電界のそれよりも十分に高い場合に、拡張
して適用することができる。
【図面の簡単な説明】
第1図は従来の処理方法を説明するための半導体ウエー
ハの断面図、第2図乃至第5図は本発明に係る陽極処理
方法の一実施例を説明するための半導体ウエーハの断面
図である。 1,11・・・・・・基板、2,2a,3,12,12
a・・・・・・エピタキシヤル層、4・・・・・・露出
した結晶欠陥層、15,16,16 a,18 ・・・
・・・暗状態で形成された酸化膜、1 1・・・・・・
光照射状態で形成された保護用酸化膜。

Claims (1)

    【特許請求の範囲】
  1. 1 基板上に半導体エピタキシヤル成長層を成長させる
    工程と、前記エピタキシャル成長層の暗状態での陽極酸
    化を少なくとも1回行なうことにより厚さの不均一な陽
    極酸化膜を形成する工程と、この平均一化した陽極酸化
    膜を除去した後、光照射状態での陽極酸化により前記エ
    ピタキシャル成長層の表面に新たな酸化膜を形成する工
    程と、前記新たな酸化膜を形成した状態で暗状態での陽
    極酸化を行なつて前記エピタキシャル成長層の一部を陽
    極酸化膜に変換し、もつて前記エピタキシャル成長層の
    厚さをほぼ均一にする工程とを有することを特徴とする
    陽極処理方法。
JP15818776A 1976-12-28 1976-12-28 陽極処理方法 Expired JPS5949688B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15818776A JPS5949688B2 (ja) 1976-12-28 1976-12-28 陽極処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15818776A JPS5949688B2 (ja) 1976-12-28 1976-12-28 陽極処理方法

Publications (2)

Publication Number Publication Date
JPS5382267A JPS5382267A (en) 1978-07-20
JPS5949688B2 true JPS5949688B2 (ja) 1984-12-04

Family

ID=15666161

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15818776A Expired JPS5949688B2 (ja) 1976-12-28 1976-12-28 陽極処理方法

Country Status (1)

Country Link
JP (1) JPS5949688B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59224176A (ja) * 1983-06-03 1984-12-17 Nec Corp 電界効果トランジスタの製造方法

Also Published As

Publication number Publication date
JPS5382267A (en) 1978-07-20

Similar Documents

Publication Publication Date Title
DE3782558T2 (de) Reinigungsverfahren nach trocknem aetzen zur restauration der eigenschaften eines substrates.
US4380865A (en) Method of forming dielectrically isolated silicon semiconductor materials utilizing porous silicon formation
US4208257A (en) Method of forming an interconnection
JP2602597B2 (ja) 薄膜soi基板の製造方法
US3890215A (en) Electrochemical thinning of semiconductor devices
US3898141A (en) Electrolytic oxidation and etching of III-V compound semiconductors
JPS5949688B2 (ja) 陽極処理方法
US4247373A (en) Method of making semiconductor device
JP3232833B2 (ja) GaAs単結晶ウェハの製造方法
JPS5949689B2 (ja) 陽極酸化方法
JPS5949690B2 (ja) 陽極酸化方法
JPH05267270A (ja) 多孔質半導体の作成方法及び多孔質半導体基板
JPH06140433A (ja) 半導体装置の製造方法
JPS59227129A (ja) 半導体装置の製造方法
JP2833572B2 (ja) 半導体装置の製造方法
JPS6051263B2 (ja) 半導体装置の製造方法
JPS6126212B2 (ja)
JPH0578948B2 (ja)
JP2608448B2 (ja) GaAs基板の処理方法
JPH11176896A (ja) 半導体ウェハのc−v測定方法
JPS58105545A (ja) 半導体装置の製造方法
JP2001023951A (ja) 半導体装置の製造方法
JPH0410417A (ja) 化合物半導体の表面処理方法
TW465019B (en) Device isolation process for gallium arsenide integrated circuit
JPS60746A (ja) 陽極酸化方法