JPS5951135B2 - 物体検査装置 - Google Patents
物体検査装置Info
- Publication number
- JPS5951135B2 JPS5951135B2 JP56159541A JP15954181A JPS5951135B2 JP S5951135 B2 JPS5951135 B2 JP S5951135B2 JP 56159541 A JP56159541 A JP 56159541A JP 15954181 A JP15954181 A JP 15954181A JP S5951135 B2 JPS5951135 B2 JP S5951135B2
- Authority
- JP
- Japan
- Prior art keywords
- defect
- image
- conductor
- binary image
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B07—SEPARATING SOLIDS FROM SOLIDS; SORTING
- B07C—POSTAL SORTING; SORTING INDIVIDUAL ARTICLES, OR BULK MATERIAL FIT TO BE SORTED PIECE-MEAL, e.g. BY PICKING
- B07C5/00—Sorting according to a characteristic or feature of the articles or material being sorted, e.g. by control effected by devices which detect or measure such characteristic or feature; Sorting by manually actuated devices, e.g. switches
- B07C5/04—Sorting according to size
- B07C5/10—Sorting according to size measured by light-responsive means
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/0002—Inspection of images, e.g. flaw detection
- G06T7/0004—Industrial image inspection
- G06T7/001—Industrial image inspection using an image reference approach
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/30—Subject of image; Context of image processing
- G06T2207/30108—Industrial image inspection
- G06T2207/30141—Printed circuit board [PCB]
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/30—Subject of image; Context of image processing
- G06T2207/30108—Industrial image inspection
- G06T2207/30148—Semiconductor; IC; Wafer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Quality & Reliability (AREA)
- Toxicology (AREA)
- General Engineering & Computer Science (AREA)
- Electromagnetism (AREA)
- Health & Medical Sciences (AREA)
- Theoretical Computer Science (AREA)
- Image Processing (AREA)
- Length Measuring Devices By Optical Means (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Image Analysis (AREA)
Description
【発明の詳細な説明】
本発明の技術分野
本発明は変動する寸法公差及び拒絶基準を有する物品を
自動的に検査し仕分けする装置に関する。
自動的に検査し仕分けする装置に関する。
更に具体的には、本発明は半導体領域で使用されるプリ
ント回路カード、マスク、モジュール、半導体回路チッ
プのように、パターンの位置によつて寸法公差及び拒絶
基準が異なる物体を検査し仕分けする装置に関する。こ
の装置による検査及び仕分けの処理動作は、数学的形態
論及び集合理論をパターン・イメージの変換に利用する
。更に本発明の装置はディジタル・コンピュータと関連
させて動作させることができる。先行技術の説明 過去において、適当な条件に合致する基準物体と被検査
物体とを比較し、被検査物体が上記の条件に合致するか
どうかをチエツクする各種の方法が知られている。
ント回路カード、マスク、モジュール、半導体回路チッ
プのように、パターンの位置によつて寸法公差及び拒絶
基準が異なる物体を検査し仕分けする装置に関する。こ
の装置による検査及び仕分けの処理動作は、数学的形態
論及び集合理論をパターン・イメージの変換に利用する
。更に本発明の装置はディジタル・コンピュータと関連
させて動作させることができる。先行技術の説明 過去において、適当な条件に合致する基準物体と被検査
物体とを比較し、被検査物体が上記の条件に合致するか
どうかをチエツクする各種の方法が知られている。
特にフランス特許第2249520号は、赤外線検出器
で基準物体を走査し、基準物体及び被検査物体から発生
した信号を比較し、両者の差を検出し、その差を統計的
に分析して、被検査物体が要求された条件の下で動作す
るかどうかを決定する方法を開示している。この特許は
、基準物体と被検査物体とを比較するため、所定の電気
的パラメータにの場合、電流)を使用する。
で基準物体を走査し、基準物体及び被検査物体から発生
した信号を比較し、両者の差を検出し、その差を統計的
に分析して、被検査物体が要求された条件の下で動作す
るかどうかを決定する方法を開示している。この特許は
、基準物体と被検査物体とを比較するため、所定の電気
的パラメータにの場合、電流)を使用する。
同様の原理に基づき、発生したパターンを比較するため
、フランス特許第2095523号は光学走査によつて
欠陥を検出する装置を説明している。
、フランス特許第2095523号は光学走査によつて
欠陥を検出する装置を説明している。
この装置は主としてフオトマスタを製造するために使用
される。この装置は公差がロケーシヨンによつて異なる
物体を検査することができるが、被検査物体が反復した
パターンを有する場合に限られる。更に、基準物体は被
検査物体の属に入らない特殊の物体であつて、被検査物
体の特性を考慮に入れて特別に作られたものである。寸
法公差が変化するパターンを有する物体を仕分けする場
合、今日使用される方法は、オペレー夕が双眼鏡を使用
して手動作で且つ視覚的に物体を仕分けすることである
。
される。この装置は公差がロケーシヨンによつて異なる
物体を検査することができるが、被検査物体が反復した
パターンを有する場合に限られる。更に、基準物体は被
検査物体の属に入らない特殊の物体であつて、被検査物
体の特性を考慮に入れて特別に作られたものである。寸
法公差が変化するパターンを有する物体を仕分けする場
合、今日使用される方法は、オペレー夕が双眼鏡を使用
して手動作で且つ視覚的に物体を仕分けすることである
。
この作業は時間を取り、面白くもなく、高価につく。実
際、このような方法では製造ラインからランダムに取出
された非常に少数の物体が仕分けされるに過ぎない。従
つて全ての物体の品質及び信頼性を顧客へ保証するわけ
にはいかない。本発明の要約 本発明の主たる目的は、手作業による光学的仕分けを避
けて、寸法公差及び拒絶基準が変動するパターンを有す
る物体を、自動的に検査し仕分けする装置を提供するこ
とである。
際、このような方法では製造ラインからランダムに取出
された非常に少数の物体が仕分けされるに過ぎない。従
つて全ての物体の品質及び信頼性を顧客へ保証するわけ
にはいかない。本発明の要約 本発明の主たる目的は、手作業による光学的仕分けを避
けて、寸法公差及び拒絶基準が変動するパターンを有す
る物体を、自動的に検査し仕分けする装置を提供するこ
とである。
本発明の他の目的は、公差及び拒絶基準がパターンのロ
ケーシヨンに従つて変化する物体を検査し仕分けする装
置を提供することである。
ケーシヨンに従つて変化する物体を検査し仕分けする装
置を提供することである。
本発明の他の目的は、同じ属の基準物体と比較すること
によつて被検査物体の欠陥を検出することのできる装置
を提供することである。
によつて被検査物体の欠陥を検出することのできる装置
を提供することである。
本発明の他の目的は、公差及び拒絶基準がパターンのロ
ケーシヨンに従つて変化する物体を検査仕分けし、かつ
被検査物体が予め設定された拒絶基準に従つて、要求さ
れた条件の下で動作するかどうかを決定する装置を提供
することである。
ケーシヨンに従つて変化する物体を検査仕分けし、かつ
被検査物体が予め設定された拒絶基準に従つて、要求さ
れた条件の下で動作するかどうかを決定する装置を提供
することである。
本発明の他の目的は、公差及び拒絶基準がパターンのロ
ケーシヨンに従つて物体を検査仕分けする装置を提供す
ることであるが、上記拒絶基準は準備段階で基準物体に
基づいて自動的に設定される。本発明の他の目的は、公
差及び拒絶基準がパタノ一ンのロケーシヨンに従つて変
化する物体を検査仕分けする装置を提供することである
が、この装置において、可変の公差及び可変の拒絶基準
に従つて実行される分析機能を調整するメモリの容量は
、イメージを表わすビツトの数と比較して非常に小さい
(例えば、2048個のビツトより成る2048本又は
それ以上のメモリ行を含むことができるイメージに対し
て、2048個のビツトより成る20本のメモリ行でよ
い)。
ケーシヨンに従つて物体を検査仕分けする装置を提供す
ることであるが、上記拒絶基準は準備段階で基準物体に
基づいて自動的に設定される。本発明の他の目的は、公
差及び拒絶基準がパタノ一ンのロケーシヨンに従つて変
化する物体を検査仕分けする装置を提供することである
が、この装置において、可変の公差及び可変の拒絶基準
に従つて実行される分析機能を調整するメモリの容量は
、イメージを表わすビツトの数と比較して非常に小さい
(例えば、2048個のビツトより成る2048本又は
それ以上のメモリ行を含むことができるイメージに対し
て、2048個のビツトより成る20本のメモリ行でよ
い)。
本発明の実施例は、第1A図に示されるような゛種類の
セラミツク・モジユールを仕分けすることに関連して詳
細に説明される。
セラミツク・モジユールを仕分けすることに関連して詳
細に説明される。
しかし本発明を半導体技術分野で現在使用されている可
変の公差を有する他の物体(例えば、マスク、レチクル
、プリント回路カード、集積回路チツプなど)に適用で
きることは、当業者に明らかである。本発明は具体的に
は物体の幾何学的パターンに関連するが、この種のアプ
リケーシヨンに限定されるものではない。第1A図にそ
の一部が示される電子モジユールは、本発明で使用され
る物体の良好な例である。
変の公差を有する他の物体(例えば、マスク、レチクル
、プリント回路カード、集積回路チツプなど)に適用で
きることは、当業者に明らかである。本発明は具体的に
は物体の幾何学的パターンに関連するが、この種のアプ
リケーシヨンに限定されるものではない。第1A図にそ
の一部が示される電子モジユールは、本発明で使用され
る物体の良好な例である。
セラミツク基板上に堆積された金属導体]1はさまざま
の幅及び方向を有する。金属導体11は例えば250、
125、100μの3種の幅を有し、0゜、45゜、9
0゜、135゜の4種の方向を有する。ピン13を囲ん
でいる金属パツド12は八角形である。金属導体はパツ
ド12をチツプ接触パツド14へ接続する。パツド14
はチツプ(図示せず)からはんだボールを受取つている
。検査指示書には金属導体の最小寸法が指定される。こ
の寸法は金属導体の公称幅のパーセンテージとして表現
される。このパーセンテージは全ての金属導体について
同じである。最大寸法については、基板上で許される金
属導体間のスペースによつて決まる。従つて、この種の
電子モジユールにおいて、最大及び最小の寸法公差(絶
対直)は、検査される領域の導体パターンに依存するこ
とは明らかである。寸法公差に関して基準イメージを調
整する手段が本発明に設けられている。この調整は検査
中の領域を考慮に入れなければならないことは明らかで
ある。更に、同じ欠陥であつても、モジユール内のその
ロケーシヨン即ち位置によつて受入れられたり、受入れ
られなかつたりする。
の幅及び方向を有する。金属導体11は例えば250、
125、100μの3種の幅を有し、0゜、45゜、9
0゜、135゜の4種の方向を有する。ピン13を囲ん
でいる金属パツド12は八角形である。金属導体はパツ
ド12をチツプ接触パツド14へ接続する。パツド14
はチツプ(図示せず)からはんだボールを受取つている
。検査指示書には金属導体の最小寸法が指定される。こ
の寸法は金属導体の公称幅のパーセンテージとして表現
される。このパーセンテージは全ての金属導体について
同じである。最大寸法については、基板上で許される金
属導体間のスペースによつて決まる。従つて、この種の
電子モジユールにおいて、最大及び最小の寸法公差(絶
対直)は、検査される領域の導体パターンに依存するこ
とは明らかである。寸法公差に関して基準イメージを調
整する手段が本発明に設けられている。この調整は検査
中の領域を考慮に入れなければならないことは明らかで
ある。更に、同じ欠陥であつても、モジユール内のその
ロケーシヨン即ち位置によつて受入れられたり、受入れ
られなかつたりする。
例えば、欠損形の欠陥は250μ幅の導体では重要では
ないが、それが100μ幅の導体にある時、電子モジユ
ールは拒絶されねばならない(第1B図参照)。従つて
、拒絶基準も検査領域を考慮に人れなければならない。
換言すれば、欠陥が検出される度に、その領域に対して
設定された拒絶基準とその欠陥とを関連させることが必
要である。上記2つの点は本発明を理解するために肝要
である。
ないが、それが100μ幅の導体にある時、電子モジユ
ールは拒絶されねばならない(第1B図参照)。従つて
、拒絶基準も検査領域を考慮に人れなければならない。
換言すれば、欠陥が検出される度に、その領域に対して
設定された拒絶基準とその欠陥とを関連させることが必
要である。上記2つの点は本発明を理解するために肝要
である。
本発明の原理の大要は第2図に示される。基準モジユー
ルのイメージと被検査モジユールのイメージが取出され
、量子化され、闘値を適用され、クリ−ニングされ、中
心合せされ2進(電子)イメージIREF及びイメージ
IEXAとなる。基準モジユールの2進イメージは、最
大2進イメージ(IREF).nax及び最小2進イメ
ージ(IREF)m1nを得るため、2つの異なつた方
式によつて、寸法公差が調整される。最大2進イメージ
(IREF).nax及び最小2進イメージ(IREF
)mlnは被検査モジユールの2進イメージIEXAと
比較され、欠損形の欠陥を有するイメージ、又は拡大形
の欠陥を有するイメージが与えられる。被検査モジユー
ルのイメージは分析窓を通して厳密に検査され、被検査
モジユールを受入れるか受入れないかが決定される。本
発明の実施例において、メモリに関連した夕イミング回
路が設けられる。
ルのイメージと被検査モジユールのイメージが取出され
、量子化され、闘値を適用され、クリ−ニングされ、中
心合せされ2進(電子)イメージIREF及びイメージ
IEXAとなる。基準モジユールの2進イメージは、最
大2進イメージ(IREF).nax及び最小2進イメ
ージ(IREF)m1nを得るため、2つの異なつた方
式によつて、寸法公差が調整される。最大2進イメージ
(IREF).nax及び最小2進イメージ(IREF
)mlnは被検査モジユールの2進イメージIEXAと
比較され、欠損形の欠陥を有するイメージ、又は拡大形
の欠陥を有するイメージが与えられる。被検査モジユー
ルのイメージは分析窓を通して厳密に検査され、被検査
モジユールを受入れるか受入れないかが決定される。本
発明の実施例において、メモリに関連した夕イミング回
路が設けられる。
この回路は分析される領域の座標X.Yの地点Mについ
て2つの機能を果す。第1にそれは地点Mについて寸法
公差の値を決定し、寸法公差の調整を行なうブロツクに
作用を及ぼす。換言すれば、比較動作に先立つ寸法公差
の調整によつて、IREFはMのロケーシヨンと共に変
化する。更に、比較動作の後でも、上記回路は欠陥イメ
ージに作用を及ぼす。それはMに対する拒絶基準(欠陥
に対して許される最大の大きさ)を決定し、この拒絶基
準を欠陥分析ブ口ツクヘ与える。欠陥分析ブロツクは主
として計算比較回路より構成される。これらの回路は2
つの方向(欠陥地点における導体方向θ及び垂直方向)
における欠陥の大きさを計算する。次いで、上記回路は
欠陥の大きさと拒絶基準とを比較し、欠陥が許容できる
か否かを最終的に決定する。装置を動作させる前に、メ
モリは分析されるべき各地点に対する寸法公差及び拒絶
基準に関するデー夕を手操作で又は自動的にロードされ
る。これらのデータが基準モジユールの各点について設
定される時、メモリは大容量を必要とする。従つて本発
明において、欠陥分析動作は区分された領域で実行され
る。欠陥分析の結果は、被検査モジユールが受入れられ
るべきか拒絶されるべきかを示す。実施例の説明 本発明は、電子イメージを処理し欠陥を表示するため、
結合、交差、反転などのブール動作を使用する。
て2つの機能を果す。第1にそれは地点Mについて寸法
公差の値を決定し、寸法公差の調整を行なうブロツクに
作用を及ぼす。換言すれば、比較動作に先立つ寸法公差
の調整によつて、IREFはMのロケーシヨンと共に変
化する。更に、比較動作の後でも、上記回路は欠陥イメ
ージに作用を及ぼす。それはMに対する拒絶基準(欠陥
に対して許される最大の大きさ)を決定し、この拒絶基
準を欠陥分析ブ口ツクヘ与える。欠陥分析ブロツクは主
として計算比較回路より構成される。これらの回路は2
つの方向(欠陥地点における導体方向θ及び垂直方向)
における欠陥の大きさを計算する。次いで、上記回路は
欠陥の大きさと拒絶基準とを比較し、欠陥が許容できる
か否かを最終的に決定する。装置を動作させる前に、メ
モリは分析されるべき各地点に対する寸法公差及び拒絶
基準に関するデー夕を手操作で又は自動的にロードされ
る。これらのデータが基準モジユールの各点について設
定される時、メモリは大容量を必要とする。従つて本発
明において、欠陥分析動作は区分された領域で実行され
る。欠陥分析の結果は、被検査モジユールが受入れられ
るべきか拒絶されるべきかを示す。実施例の説明 本発明は、電子イメージを処理し欠陥を表示するため、
結合、交差、反転などのブール動作を使用する。
しかし、イメージをクリ−ニングし又は変更するために
は、回路の寸法公差を考慮に入れて、動作を実行しなけ
ればならない。これらの動作は数学的形態論に関連し、
、主として侵食及び拡張動作より成る。これについて次
に説明する。1.数学的形態論の要素 本発明の教示に従つてイメージをデイジタル的に処理す
るために使用される各種の基本的変換の定義は、主とし
て構造要素の原理及び「有及び無の2元方式」の変換原
理に基づく。
は、回路の寸法公差を考慮に入れて、動作を実行しなけ
ればならない。これらの動作は数学的形態論に関連し、
、主として侵食及び拡張動作より成る。これについて次
に説明する。1.数学的形態論の要素 本発明の教示に従つてイメージをデイジタル的に処理す
るために使用される各種の基本的変換の定義は、主とし
て構造要素の原理及び「有及び無の2元方式」の変換原
理に基づく。
動作が適用される空間は、距離dを与えられたユークリ
ツド空ノ間R2である。Oは考慮される空間の原点を限
定する。もしBがこの空間の任意の集合を限定するもの
とすれば、BxはBをべクトル故だけ平行移動したもの
である。従つて次のように限定することができる。(a
)拡張 A及びBはR2の2つの集合である。
ツド空ノ間R2である。Oは考慮される空間の原点を限
定する。もしBがこの空間の任意の集合を限定するもの
とすれば、BxはBをべクトル故だけ平行移動したもの
である。従つて次のように限定することができる。(a
)拡張 A及びBはR2の2つの集合である。
新しい集合A1Bは「Bによつて拡張されたA」と呼ば
れ次のように表わされる。θ 換言すれば、空間R2
の地点xは、B賀致だけ平行移動したものがAに出合う
時にのみ集合A4Bに属する。
れ次のように表わされる。θ 換言すれば、空間R2
の地点xは、B賀致だけ平行移動したものがAに出合う
時にのみ集合A4Bに属する。
集合Bは構造要素と呼ばれる。(b)侵食
A及びBはR2の2つの集合である。
集合A8Bは「Bによつて侵食されたA」と呼ばれ、次
のように表わされる。空間R2の地点Xは、集合Bxが
Aに完全に含まれる時に限り集合A○Bに属する。
のように表わされる。空間R2の地点Xは、集合Bxが
Aに完全に含まれる時に限り集合A○Bに属する。
(c)拡張及び円形侵食
この場合、構造要素は円である。
ここで注意すべきは、
上記の円はxを中心、Rを半径とする円である。
換言すれば、空間R2の地点yは、この地点を中心から
分離している距離がRより短いか又は等しい時、上記の
円に属する。地点XとR2の集合Xとの間の距離は次の
ように限定される。
分離している距離がRより短いか又は等しい時、上記の
円に属する。地点XとR2の集合Xとの間の距離は次の
ように限定される。
d(x..X)=infd(x.y)ここでyεX中心
0及び半経pの円D(0、ρ)はρDと呼ばれる。
0及び半経pの円D(0、ρ)はρDと呼ばれる。
集合「ρDによつて拡張されたX」は次のように表わさ
れる。
れる。
同様に「ρDによつて侵食されたX」は次のように表わ
される。
される。
(d)特性
集合「Bによつて拡張されたA」は、集合「Bによつて
侵食されたAの補集合」の補集合に等しい。
侵食されたAの補集合」の補集合に等しい。
即ち次のとおりである。全てこれらの2元方式形の変換
は反復的である。
は反復的である。
従つて、他の2つの動作を限定することが可能である。
開放動作:これは侵食の次に拡張が続いた動作である。
開放動作:これは侵食の次に拡張が続いた動作である。
即ちピ1\−ノ1′\ュノ2
閉止動作:これは拡張の次に侵食が続いた動作である。
即ちこれら2つの変換はイメージをクリーンにするため
に使用される。
に使用される。
概略的に言えば、侵食は構造要素より小さいイメージ部
分を削除する(従つて、それはA0に対する拡張と同じ
である)。
分を削除する(従つて、それはA0に対する拡張と同じ
である)。
開放動作は構造要素より小さいAの全ての部分を削除す
るが、イメージの残りの部分を変更しない(閉止動作は
ACに対して同じ働きをする)。
るが、イメージの残りの部分を変更しない(閉止動作は
ACに対して同じ働きをする)。
11.イメージのデイジタル的処理
基本的な処理ステツプは第3図の流れ図に示され、1か
ら6までの参照番号を付けられている。
ら6までの参照番号を付けられている。
1. イメージのピツクアツプ、サンプリング、ノ電子
化取出装置によつて与えられた基準モジユール(しef
)及び被検査モジユール(しxa)のイメージは、例え
ば黒及び泊で表わされる。
化取出装置によつて与えられた基準モジユール(しef
)及び被検査モジユール(しxa)のイメージは、例え
ば黒及び泊で表わされる。
まず、これらのアナログ・イメージは例えば六角形又は
正方形のフレームに従つてサンプルされる。イメージの
各点について信号振幅が量子化され、その情報が4ビツ
トとしてコード化される。イメージは多数のライン及び
ビツトを含むことができるが、それらの数は適用業務に
従つノ て変化する。概して多くの場合、1024本又
は2048本のラインがあればよい。実施例においては
、2048ビツトを含む2048本のラインが選択され
た。即ち、2.54cm×2.54cmのモジユールで
は、2つのイメージ地点(画素)の間には12.57μ
のピツチがあり、四百万の地点を処理することになる。
2. 閾値検査 欠陥の自動処理において、モジユール・パターンの幾何
学的図形のみが考慮される。
正方形のフレームに従つてサンプルされる。イメージの
各点について信号振幅が量子化され、その情報が4ビツ
トとしてコード化される。イメージは多数のライン及び
ビツトを含むことができるが、それらの数は適用業務に
従つノ て変化する。概して多くの場合、1024本又
は2048本のラインがあればよい。実施例においては
、2048ビツトを含む2048本のラインが選択され
た。即ち、2.54cm×2.54cmのモジユールで
は、2つのイメージ地点(画素)の間には12.57μ
のピツチがあり、四百万の地点を処理することになる。
2. 閾値検査 欠陥の自動処理において、モジユール・パターンの幾何
学的図形のみが考慮される。
従つθ て、閾値検査の後に2進イメージを処理するこ
とになる。或る閾値を超える灰色レベルを示すイメージ
地点は1に等しくされる。
とになる。或る閾値を超える灰色レベルを示すイメージ
地点は1に等しくされる。
この閾値以下では、イメージ地点は0に等しくされる。
従つてこの5ステツプでは、2進イメージが黒と白で得
られる。問題は、分析されるモジユールのために、正し
い閾値を検出することに関連して生じる。イメージ・ヒ
ストグラムの構造に基づく適当な閾値検査法が、第4図
を参照して説明され9る。16個の灰色レベルを有し且
つ良好なコントラストのイメージについて、ヒストグラ
ムは2つのピーク又はモードを有する。
従つてこの5ステツプでは、2進イメージが黒と白で得
られる。問題は、分析されるモジユールのために、正し
い閾値を検出することに関連して生じる。イメージ・ヒ
ストグラムの構造に基づく適当な閾値検査法が、第4図
を参照して説明され9る。16個の灰色レベルを有し且
つ良好なコントラストのイメージについて、ヒストグラ
ムは2つのピーク又はモードを有する。
これらピーク又はモードは、第4図の曲線3及び8上で
明瞭に区別できるように表わされている。ピーク1はモ
ジユール・パターンの分布を示し、ピーク2はイメージ
背景の分布を示す。正しい閾値を検出するため、2つの
ピークの間の谷間に対応する閾値N1Hを選択すれば十
分である。良好なコントラストのイメージに対応する曲
線4については、NTH=11である。従つて、分析さ
れているイメージの全ての地点のうち、11を越える灰
色レベルを示す地点は2進の1の値を与えられ、他の地
点は、2進のOの値を与えられる。イメージ背景が灰色
勾配を示す時、2つのピークの間の谷はそれ程急でなく
、最適閾値を選択することが困難になる。従つて、この
種のイメージの場合、閾値は各種の方法、例えば領域ご
とにイメージを処理することによつて選択される。各領
域の閾値はそのヒストグラムから検出される。従つて閾
値検査された結果のイメージは閾値検査された全ての領
域から構成される。この種のイメージを特徴づけるヒス
トグラムは第4図の曲線8で与えられる。この場合、実
験によれば、閾値NTHを7に等しく選択することがで
きる。多くの場合分析されるイメージ地点の強度のヒス
トグラムを分析して閾値を自動的に検出するため、フ冶
グラムを使用することができる。上に示した方法を含む
各種の方法が、「コンピユータ・グラフイツクス及びイ
メージ処理」(Computer Graphics
and ImageProcessing119
75、4、page248〜270)という文献に記載
されている。
明瞭に区別できるように表わされている。ピーク1はモ
ジユール・パターンの分布を示し、ピーク2はイメージ
背景の分布を示す。正しい閾値を検出するため、2つの
ピークの間の谷間に対応する閾値N1Hを選択すれば十
分である。良好なコントラストのイメージに対応する曲
線4については、NTH=11である。従つて、分析さ
れているイメージの全ての地点のうち、11を越える灰
色レベルを示す地点は2進の1の値を与えられ、他の地
点は、2進のOの値を与えられる。イメージ背景が灰色
勾配を示す時、2つのピークの間の谷はそれ程急でなく
、最適閾値を選択することが困難になる。従つて、この
種のイメージの場合、閾値は各種の方法、例えば領域ご
とにイメージを処理することによつて選択される。各領
域の閾値はそのヒストグラムから検出される。従つて閾
値検査された結果のイメージは閾値検査された全ての領
域から構成される。この種のイメージを特徴づけるヒス
トグラムは第4図の曲線8で与えられる。この場合、実
験によれば、閾値NTHを7に等しく選択することがで
きる。多くの場合分析されるイメージ地点の強度のヒス
トグラムを分析して閾値を自動的に検出するため、フ冶
グラムを使用することができる。上に示した方法を含む
各種の方法が、「コンピユータ・グラフイツクス及びイ
メージ処理」(Computer Graphics
and ImageProcessing119
75、4、page248〜270)という文献に記載
されている。
3. クリ−ニング
クリ−ニングは、雑音に関連した全てのイメージ地点を
削除するため、侵食動作を実行することにより行なわれ
る。
削除するため、侵食動作を実行することにより行なわれ
る。
イメージを侵食しようとしている構造要素の大きさは、
検出されるべき最小欠陥の大きさよりも小さくなければ
ならない。侵食サイズより小さい部分は消えてしまうが
、他の部分は残り、従つて同じサイズに拡張することに
よつて再生することができる。概略的に言えば、この動
作は開放形の動作である。雑音に関連した地点の性質に
従つて、それをイメージから除去するため、開放動作、
又は閉止動作、又はこれらの組合せがイメージヘ連続的
に適用される。拡張動作は対称的に実行される。即ち、
フレームの補(Complement)イフメージ(1
,0ビツト状態が反転されたもの)が侵食され、更にそ
の結果生じたイメージを補のイメージにするそれは次の
ように表わされる。
検出されるべき最小欠陥の大きさよりも小さくなければ
ならない。侵食サイズより小さい部分は消えてしまうが
、他の部分は残り、従つて同じサイズに拡張することに
よつて再生することができる。概略的に言えば、この動
作は開放形の動作である。雑音に関連した地点の性質に
従つて、それをイメージから除去するため、開放動作、
又は閉止動作、又はこれらの組合せがイメージヘ連続的
に適用される。拡張動作は対称的に実行される。即ち、
フレームの補(Complement)イフメージ(1
,0ビツト状態が反転されたもの)が侵食され、更にそ
の結果生じたイメージを補のイメージにするそれは次の
ように表わされる。
A4B=(AC●B)0
更に、クリ−ニングはセンタリング・ステツプの後で実
行することができる。
行することができる。
このステツプは任意であり、イメージ品質に依存する。
実際上、侵食や拡張のような数学的形態動作を実行する
ため、使用するフレームに従つて各種の構造要素が選択
され得る。
実際上、侵食や拡張のような数学的形態動作を実行する
ため、使用するフレームに従つて各種の構造要素が選択
され得る。
六角フレームに従つてサンプルされ、量子化され、闘値
検査されたイメージ(いわゆる、2進イメージ又は電子
イメージ)について、円に最も近い構造要素である六角
形を選択することが可能である。ここでサイズnの六角
形があり、サンプリング・ピツチとnの積が円の半径を
表わすものと仮定する。この場合、例えばサイズ1の侵
食動作のために、全てのイメージ地点は、サイズ1の六
角形(サンプリング・メツシユの最小六角形)である構
造要素によつて構成される。六角形の頂点の全ては、そ
の中心と同じように1に等しくされる。この六角形は分
析されるべき地点の上に中心を合せられる。もし各地点
の六角形近傍及び地点それ自体が六角形の全ての頂点(
中心を含む)へ与えられた値と一致すれば、最初の地点
は2進の1の値を取る。もしそうでなければ、それは2
進の0の値を取る。換言すれば、1に等しい2進地点で
あつて少なくとも隣接地点がOに等しいものは、イメー
ジから削除され、0に等しい2進地点はその値を維持す
る。こうしてイメージは2元方式形の変換を受ける。侵
食動作の例が第5図に示される。
検査されたイメージ(いわゆる、2進イメージ又は電子
イメージ)について、円に最も近い構造要素である六角
形を選択することが可能である。ここでサイズnの六角
形があり、サンプリング・ピツチとnの積が円の半径を
表わすものと仮定する。この場合、例えばサイズ1の侵
食動作のために、全てのイメージ地点は、サイズ1の六
角形(サンプリング・メツシユの最小六角形)である構
造要素によつて構成される。六角形の頂点の全ては、そ
の中心と同じように1に等しくされる。この六角形は分
析されるべき地点の上に中心を合せられる。もし各地点
の六角形近傍及び地点それ自体が六角形の全ての頂点(
中心を含む)へ与えられた値と一致すれば、最初の地点
は2進の1の値を取る。もしそうでなければ、それは2
進の0の値を取る。換言すれば、1に等しい2進地点で
あつて少なくとも隣接地点がOに等しいものは、イメー
ジから削除され、0に等しい2進地点はその値を維持す
る。こうしてイメージは2元方式形の変換を受ける。侵
食動作の例が第5図に示される。
最初のイメージとして導体部分が選択された。拡張動作
については、最初のイメージから直接に動作に入るが、
又は最初のイメージの補のイメージを侵食してその結果
を更に補にしてもよい。
については、最初のイメージから直接に動作に入るが、
又は最初のイメージの補のイメージを侵食してその結果
を更に補にしてもよい。
もし正方形フレームが使用されるならば、十字形又は円
形の構造要素を使用することができる。構造要素のサイ
ズ及びパターンは、適用業務の種類に従つて変化してよ
い。本発明を良好に理解するため、明細書では正方形フ
レーム及び可変サイズの円形構造要素が使用される。イ
メージ地点(画素)の数は、適用業務に従つて50万か
らー千万又はそれ以上にわたつてよい。4. センタリ
ング 基準イメージと被検査イメージとを比較する前に、双方
のイメージを空間で沖心合せすることが必要である。
形の構造要素を使用することができる。構造要素のサイ
ズ及びパターンは、適用業務の種類に従つて変化してよ
い。本発明を良好に理解するため、明細書では正方形フ
レーム及び可変サイズの円形構造要素が使用される。イ
メージ地点(画素)の数は、適用業務に従つて50万か
らー千万又はそれ以上にわたつてよい。4. センタリ
ング 基準イメージと被検査イメージとを比較する前に、双方
のイメージを空間で沖心合せすることが必要である。
この動作は自動的でなければならず、プログラム制御に
より行なうことが可能である。センタリング又はマスク
合せのための各種の技法が当業者に知られている(例え
ば、フラグ又は基準マスクの使用)。第6図を参照して
適当な中心合せ法を説明する。2つのパターンが第6図
に示されている。
より行なうことが可能である。センタリング又はマスク
合せのための各種の技法が当業者に知られている(例え
ば、フラグ又は基準マスクの使用)。第6図を参照して
適当な中心合せ法を説明する。2つのパターンが第6図
に示されている。
第1のパターンは基準モジユールのイメージに属し、第
2のパターンは被検査モジユールのイメージに属してい
る。第2のパターンは第1のパターンと整列していない
。これらのパターンは、マスク、モジユールなどを整列
させるため現在使用されているフラグ又は基準マークの
一部であつてもよい。プログラムはx軸及びY軸上のイ
メージの位置ずれを計算する。
2のパターンは被検査モジユールのイメージに属してい
る。第2のパターンは第1のパターンと整列していない
。これらのパターンは、マスク、モジユールなどを整列
させるため現在使用されているフラグ又は基準マークの
一部であつてもよい。プログラムはx軸及びY軸上のイ
メージの位置ずれを計算する。
Mxで表わされるX軸上のいずれを計算するため、所定
の線y1から始まるいくつかの連続した線y(双方のイ
メージを横切るもの)をとり、陰影をつけた部分1(M
x)を計算すれば十分である。
の線y1から始まるいくつかの連続した線y(双方のイ
メージを横切るもの)をとり、陰影をつけた部分1(M
x)を計算すれば十分である。
第6図から分るように、被検査モジユールがx軸に沿つ
て右方へ移動されれば、部分1(Mx)は小さくなる。
x軸上の最大の中心合せが達成された時、I(Mx)は
最小となる。計算を迅速に実行するため、プログラムは
X軸上のずれに対して制限されたp本の線の群を計算し
、Y軸上のずれに対して制限されたq本の線の群を計算
する。
て右方へ移動されれば、部分1(Mx)は小さくなる。
x軸上の最大の中心合せが達成された時、I(Mx)は
最小となる。計算を迅速に実行するため、プログラムは
X軸上のずれに対して制限されたp本の線の群を計算し
、Y軸上のずれに対して制限されたq本の線の群を計算
する。
パラメータ(X軸上のずれについてはy1とP)は、プ
ログラムによつて選択される。
ログラムによつて選択される。
このプログラムはずれMx(X軸上における双方のイメ
ージのずれ)の異なつた値に従つて、陰影をつけた部分
を表わす関数1 (Mx)を分析する。そして、このプ
ログラムは関数1(Mx)か最小となる時の値Mxを決
定する。
ージのずれ)の異なつた値に従つて、陰影をつけた部分
を表わす関数1 (Mx)を分析する。そして、このプ
ログラムは関数1(Mx)か最小となる時の値Mxを決
定する。
Y軸上のずれについては、Y軸に平行な線を利用して同
じ処理が行なわれ、パラメータX1、qを使用すること
により、I(My)及びMyを決定することができる。
じ処理が行なわれ、パラメータX1、qを使用すること
により、I(My)及びMyを決定することができる。
第6図に示されるパターンを例にとつた場合、論理動作
の結果は第7図及び第8図に示される。
の結果は第7図及び第8図に示される。
これらの図は、ずれの値に対して最小値を示す。第7図
は、被検査モジユールが連続したステツプで右方へずら
されるにつれて、Mxの異なつた値に対して、関数LI
(Mx)が最初の値1から11、12と減少し13へ増
加することを示している。I(Mx)の最小値は2ステ
ツプで得られる。従つて、被検査モジユールを2ステツ
プ右方へ移動することが必要である。同様に第8図はI
(My)を示し、右方へなされた最初の移動は誤つてお
り (11〉Iとなつた)、次に左方への移動がなされ
たことを示す。
は、被検査モジユールが連続したステツプで右方へずら
されるにつれて、Mxの異なつた値に対して、関数LI
(Mx)が最初の値1から11、12と減少し13へ増
加することを示している。I(Mx)の最小値は2ステ
ツプで得られる。従つて、被検査モジユールを2ステツ
プ右方へ移動することが必要である。同様に第8図はI
(My)を示し、右方へなされた最初の移動は誤つてお
り (11〉Iとなつた)、次に左方への移動がなされ
たことを示す。
最小値はyの負の方向へなされたステツプ移動により得
られることが分る。この中心合せステツプは容易にプロ
グラム制御が可能である。
られることが分る。この中心合せステツプは容易にプロ
グラム制御が可能である。
イメージの一部分のみが選択されたので、これらのライ
ンが基準モジユール及び被検査モジユールのパターン、
並びにそれらの背景をも効果的に横断することを確める
ことが必要である。
ンが基準モジユール及び被検査モジユールのパターン、
並びにそれらの背景をも効果的に横断することを確める
ことが必要である。
処理動作の始めに基準モジユールは既知であるから、パ
ラメータX1、y1、P. qなどは容易に選択するこ
とができる。更に、位置ずれの状態から所望の結果を得
るため、基準モジユールのパターンが被検査モジユール
の対応するパターンと重複することが必要である。これ
はイメージを取出した時、近似的な中心合せ動作を実行
することによつて達成される。イメージの取出し、サン
プリング、量子化、闘値検査、クノ−ニング、センタリ
ングを行なつた後、基準モジユールから生じた2進イメ
ージは基準イメージIREFとなり、被検査モジユール
から生じた2進イメージは被検査イメージIEXAとな
る。適用業務によつては、センタリング動作は、平面(
x.y、θ)又は空間(x.y、z)で実行できること
に注意されたい。5. 欠陥指示 5.1前がき:公差が一定のパターンを有するモジユー
ルの場合半導体集積回路技術分野において、被検査物体
は、マスク、レチクル、集積回路チツプ、及び電子モジ
ユールなどである。
ラメータX1、y1、P. qなどは容易に選択するこ
とができる。更に、位置ずれの状態から所望の結果を得
るため、基準モジユールのパターンが被検査モジユール
の対応するパターンと重複することが必要である。これ
はイメージを取出した時、近似的な中心合せ動作を実行
することによつて達成される。イメージの取出し、サン
プリング、量子化、闘値検査、クノ−ニング、センタリ
ングを行なつた後、基準モジユールから生じた2進イメ
ージは基準イメージIREFとなり、被検査モジユール
から生じた2進イメージは被検査イメージIEXAとな
る。適用業務によつては、センタリング動作は、平面(
x.y、θ)又は空間(x.y、z)で実行できること
に注意されたい。5. 欠陥指示 5.1前がき:公差が一定のパターンを有するモジユー
ルの場合半導体集積回路技術分野において、被検査物体
は、マスク、レチクル、集積回路チツプ、及び電子モジ
ユールなどである。
被検査物体上設けられたパターンには、寸法公差が存在
する。例えば、導線の幅は寸法公差を有している。全て
の寸法公差は知られており、製造及び検査指示書に明記
されているが、もちろん、分析される物体により異なつ
ている。
する。例えば、導線の幅は寸法公差を有している。全て
の寸法公差は知られており、製造及び検査指示書に明記
されているが、もちろん、分析される物体により異なつ
ている。
或る種の寸法公差は分析される物体の全てについて一定
である。
である。
その例は第6図の場合である。物体上のパターンのロケ
ーシヨンに従つて、寸法公差が変動する場合もある。そ
の例は、第1A図のモジユールの場合である。
ーシヨンに従つて、寸法公差が変動する場合もある。そ
の例は、第1A図のモジユールの場合である。
更に考慮しなければならないのは、2種類の欠陥がモジ
ユール上に現われることである。その1つは欠損形の欠
陥である。この場合、基準モジユールのイメージと比較
して、被検査モジユールのイメージに欠落部分が現われ
る。他の1つは拡大形の欠陥である。この場合、基準モ
ジユールのイメージと比較して、被検査モジユールのイ
メージに付加部分が現われる。これら欠陥の現われる態
様はさまざまであり、その典型的なものが第9図及び第
10図に示される。(1)拡大形の欠陥 この欠陥は更に3種に分けられる。
ユール上に現われることである。その1つは欠損形の欠
陥である。この場合、基準モジユールのイメージと比較
して、被検査モジユールのイメージに欠落部分が現われ
る。他の1つは拡大形の欠陥である。この場合、基準モ
ジユールのイメージと比較して、被検査モジユールのイ
メージに付加部分が現われる。これら欠陥の現われる態
様はさまざまであり、その典型的なものが第9図及び第
10図に示される。(1)拡大形の欠陥 この欠陥は更に3種に分けられる。
(4) 「島」形(寄生パターン)
(B) 「パターン拡張」形
(6) 「橋」形(2つのパターンの間)第9図は上の
3種の欠陥の例を示す。
3種の欠陥の例を示す。
(2)欠損形の欠陥
この欠陥は更に4種に分けられる。
(4) 「孔」形(パターン中の孔)
(B) 「切込み」形
(C) 「パターン不在」形
(D) 「破壊」形(破壊されたパターン)第10図は
これら4種の欠陥の例を示す。
これら4種の欠陥の例を示す。
ます一定の公差を有する物体を考察する。
これは第6図に示されたモジユールの場合である。
そして2つの拒絶基準のみを適用する。
1つの拒絶基準は欠損形の欠陥に対するものであり、他
の拒絶基準は拡犬形の欠陥に対するものである。
の拒絶基準は拡犬形の欠陥に対するものである。
イメージIREFとIEXAを別々に処理することによ
り、欠陥のマツプ又はイメージがそれぞれの欠陥につい
て設定される。最犬許容幅を考慮に入れて拡大形の欠陥
を決定するため、IREFが寸法公差まで拡大される。
り、欠陥のマツプ又はイメージがそれぞれの欠陥につい
て設定される。最犬許容幅を考慮に入れて拡大形の欠陥
を決定するため、IREFが寸法公差まで拡大される。
これにより (IREF)maxが発生される。次に(
IRE,)maXが次の複合論理動作を実行することに
よつてIEXAと比較される。〔(IREF).nax
OR(IEXA)〕排他的0R(1REF)maxもし
結果の集合又は欠陥イメージが空でなければ、これは拡
大形欠陥の存在を示す。
IRE,)maXが次の複合論理動作を実行することに
よつてIEXAと比較される。〔(IREF).nax
OR(IEXA)〕排他的0R(1REF)maxもし
結果の集合又は欠陥イメージが空でなければ、これは拡
大形欠陥の存在を示す。
この論理動作が選択された理由は、それが拡大形の欠陥
を特に指示することができるからである。欠損形の欠陥
については、IREFが寸法公差まで侵食され(IRE
F)m1nを発生させる。次に(IREF)m1nが、
次の複合論理動作を実行することによりIEXAと比較
される。〔(IREF).n,n0R(IEXA)〕排
他的0R(IExA)もし結果の集合又は欠陥イメージ
が空でなければそれは欠損形欠陥の存在を示す。
を特に指示することができるからである。欠損形の欠陥
については、IREFが寸法公差まで侵食され(IRE
F)m1nを発生させる。次に(IREF)m1nが、
次の複合論理動作を実行することによりIEXAと比較
される。〔(IREF).n,n0R(IEXA)〕排
他的0R(IExA)もし結果の集合又は欠陥イメージ
が空でなければそれは欠損形欠陥の存在を示す。
この論理動作が選択された理由は、それが欠損形の欠陥
を特に指示することができるからである。ここで注意す
べきは、拡張動作及び侵食動作の構造要素は2つの動作
について等しいことである。なぜならば、最小寸法公差
及び最大寸法公差は等しいからである。従つて最終的に
、拡大形欠陥を示す欠陥イメージと欠損形欠陥を示す陥
イメージの2つが得られる。
を特に指示することができるからである。ここで注意す
べきは、拡張動作及び侵食動作の構造要素は2つの動作
について等しいことである。なぜならば、最小寸法公差
及び最大寸法公差は等しいからである。従つて最終的に
、拡大形欠陥を示す欠陥イメージと欠損形欠陥を示す陥
イメージの2つが得られる。
それらのうちの一方の欠陥イメージだけしか必要としな
い場合、他の論理動作を実行することができる。
い場合、他の論理動作を実行することができる。
5.2公差及び拒絶基準がパターンの
ロケーシヨンに従つて変化する
モジユールの場合
これまで説明した処理は、それがパターンのロケーシヨ
ンに従つて変化する公差を有するモジユールヘ適用され
る場合(第3図のステツプ5)にも同じで゛ある。
ンに従つて変化する公差を有するモジユールヘ適用され
る場合(第3図のステツプ5)にも同じで゛ある。
しかし、それは、パターン領域に従つて寸法公差及び拒
絶基準を調整するように変更されねばならない。
絶基準を調整するように変更されねばならない。
第3図のステツプ5″は変動公差を調整するステツプで
あり、ステツプ5″″の拒絶基準はパターンのロケーシ
ヨンに従つて変動する。更に、第3図はタイミング兼ア
ドレシング装置7を示している。装置7は、動作が適当
な順序で且つリアル・タイムで実行されることを保証す
る。被検査モジユール、及びもし必要ならば基準モジユ
ールの走査と同期して、装置7は、各画素のために、欠
陥を寸法公差により調整するのに必要な動作(ステツプ
5″)、及び上記画素に関連した拒絶基準に対して欠陥
を分析する動作(ステツプ5″″″)を制御する。装置
7はメモリヘ関連付けられており、このメモリは2つの
データ・テーブルを含む。1つのテーブルは欠損形欠陥
のために使用され、他のテーブルは拡大形欠陥のために
使用される。
あり、ステツプ5″″の拒絶基準はパターンのロケーシ
ヨンに従つて変動する。更に、第3図はタイミング兼ア
ドレシング装置7を示している。装置7は、動作が適当
な順序で且つリアル・タイムで実行されることを保証す
る。被検査モジユール、及びもし必要ならば基準モジユ
ールの走査と同期して、装置7は、各画素のために、欠
陥を寸法公差により調整するのに必要な動作(ステツプ
5″)、及び上記画素に関連した拒絶基準に対して欠陥
を分析する動作(ステツプ5″″″)を制御する。装置
7はメモリヘ関連付けられており、このメモリは2つの
データ・テーブルを含む。1つのテーブルは欠損形欠陥
のために使用され、他のテーブルは拡大形欠陥のために
使用される。
最初のテーブルは、各画素のために、寸法公差及び拒絶
基準の値に関連したデータを含む。欠損形欠陥の分析に
は、検査される画素を含む導体の幅及び方向についての
指示情報のみを必要とする。
基準の値に関連したデータを含む。欠損形欠陥の分析に
は、検査される画素を含む導体の幅及び方向についての
指示情報のみを必要とする。
これらの情報によつて、IREFは各画素について寸法
公差及び拒絶基準の調整を受ける。導体の幅及び方向に
関する情報は予め決定されており、これらの情報は有用
なデータを計算する基礎として使用される。そのような
データとしては公差値及び拒絶基準があり、これらは第
1のデータ・テーブルとしてメモリヘ記憶される。拡大
形欠陥の分析についても同様である。
公差及び拒絶基準の調整を受ける。導体の幅及び方向に
関する情報は予め決定されており、これらの情報は有用
なデータを計算する基礎として使用される。そのような
データとしては公差値及び拒絶基準があり、これらは第
1のデータ・テーブルとしてメモリヘ記憶される。拡大
形欠陥の分析についても同様である。
この分析には第2のテーブルをメモリヘ記憶しておくこ
とを必要とする。
とを必要とする。
この第2のテーブルは有用なデータとしてイメージの各
画素について公差値及び拒絶基準を含み、これらのデー
タは導体間隔の幅及び方向から計算されたものである。
第1A図に示されたモジユーでは、導体は3種の幅10
0μ、125μ、250μと4種の方向0゜、45゜、
90゜、135゜を有する。
画素について公差値及び拒絶基準を含み、これらのデー
タは導体間隔の幅及び方向から計算されたものである。
第1A図に示されたモジユーでは、導体は3種の幅10
0μ、125μ、250μと4種の方向0゜、45゜、
90゜、135゜を有する。
所定の導体の各画素については、その画素を含む導体の
幅及び方向を決定することが必要である。
幅及び方向を決定することが必要である。
それらの決定のため、導体の4つの方向の各々に沿つた
画素の数を計算しなければならない、プログラムは如何
なる手動作をも加えず、導体の幅及び方向を決定するこ
とができなければならない。この処理は1画素当り約1
6ビツトを必要とする。即ち、イメージIREFについ
ては、16ビツト・ワードの420万個を必要とする。
この数字は、われわれがメモリで利用可能な容量を考慮
する時、重犬な意味をもつ。
画素の数を計算しなければならない、プログラムは如何
なる手動作をも加えず、導体の幅及び方向を決定するこ
とができなければならない。この処理は1画素当り約1
6ビツトを必要とする。即ち、イメージIREFについ
ては、16ビツト・ワードの420万個を必要とする。
この数字は、われわれがメモリで利用可能な容量を考慮
する時、重犬な意味をもつ。
この数字は、IREFをいくつかの領域へ分割すること
によつて減少させることができる。これらの領域は、チ
エツカー盤の正方形に類似していることが望ましい。欠
損形欠陥及び拡大形欠陥に対する寸法公差及び拒絶基準
は、それぞれチエツカー盤の各正方形に関連して決めら
れる。各正方形には16×16画素のサイズが選択され
る。そのためには、16ビツト・ワードを16984個
記憶するだけでよい。このサイズが選ばれたのは、メモ
リで必要な容量を最適化するためと、各正方形中で最小
の導体密度を確保するためである。即ち、各正方形中に
は最大2本の導体しか存在しない。しかし本発明を実施
するに当つては、必ずしもこのように制限する必要はな
い。もし正方形のサイズが2本の導体を設けるのに適し
たものであれば、次の規則を適用することができる。即
ち、もし2本の導体が同じものであれば、正方形の全て
の画素について計算された幅及び方向は同じである。拒
絶基準及び寸法公差によつて許される幅は、それらの値
から容易に導くことができる。2本の導体が異つた幅及
び/又は方向を有する時、正方形の画素の全てについて
計算された公差の最小値、及び最も厳しい拒絶基準が使
用されねばならない。
によつて減少させることができる。これらの領域は、チ
エツカー盤の正方形に類似していることが望ましい。欠
損形欠陥及び拡大形欠陥に対する寸法公差及び拒絶基準
は、それぞれチエツカー盤の各正方形に関連して決めら
れる。各正方形には16×16画素のサイズが選択され
る。そのためには、16ビツト・ワードを16984個
記憶するだけでよい。このサイズが選ばれたのは、メモ
リで必要な容量を最適化するためと、各正方形中で最小
の導体密度を確保するためである。即ち、各正方形中に
は最大2本の導体しか存在しない。しかし本発明を実施
するに当つては、必ずしもこのように制限する必要はな
い。もし正方形のサイズが2本の導体を設けるのに適し
たものであれば、次の規則を適用することができる。即
ち、もし2本の導体が同じものであれば、正方形の全て
の画素について計算された幅及び方向は同じである。拒
絶基準及び寸法公差によつて許される幅は、それらの値
から容易に導くことができる。2本の導体が異つた幅及
び/又は方向を有する時、正方形の画素の全てについて
計算された公差の最小値、及び最も厳しい拒絶基準が使
用されねばならない。
5.2.1 2種の欠陥に対する規則及びデータ・テー
ブル内容の設定(1)欠損形の欠陥 導体の可能な幅について、検査指示書は欠陥の許容サイ
ズを指定するであろう。
ブル内容の設定(1)欠損形の欠陥 導体の可能な幅について、検査指示書は欠陥の許容サイ
ズを指定するであろう。
幅以外のパラメータも考慮することができる。例えば、
所定の幅を有する導体について、欠陥の長さを考慮する
ことができる。公称幅Lが125μに等しい導体につい
ては、次のような検査指示が可能であろう。
所定の幅を有する導体について、欠陥の長さを考慮する
ことができる。公称幅Lが125μに等しい導体につい
ては、次のような検査指示が可能であろう。
モジユールを合格とするためには、導体は欠陥によつて
幅のX%=25%より多くを減ぜられてはならない。
幅のX%=25%より多くを減ぜられてはならない。
しかし、もし欠陥によつて幅の25%より多くが減ぜら
れるならば、導体の長さdがkLより小さいがそれに等
しい時に限り合格とする(k=1.75)。しかし、上
記欠陥によつて、導体の幅は最小値A=25μより小さ
い幅まで減ぜられてはならない。従つてパラメータX.
k.Aは各正方形について拒絶基準の基礎を構成する。
そしてこれらのパラメータは導体の幅に従つて変化する
。
れるならば、導体の長さdがkLより小さいがそれに等
しい時に限り合格とする(k=1.75)。しかし、上
記欠陥によつて、導体の幅は最小値A=25μより小さ
い幅まで減ぜられてはならない。従つてパラメータX.
k.Aは各正方形について拒絶基準の基礎を構成する。
そしてこれらのパラメータは導体の幅に従つて変化する
。
実際には安全性をみこんで、上記の検査指示はIREF
ではなく (IRE,)m1nと比較することにより適
用されるであろう (即ち、基準イメージを寸法公差N
により調整した後に)。
ではなく (IRE,)m1nと比較することにより適
用されるであろう (即ち、基準イメージを寸法公差N
により調整した後に)。
第11A図は或る正方形に含まれる公称幅L=125μ
の導体部分を示す。導体幅は最小寸法公差に調節される
。即ちL:125μに対してN二25μなのでその幅は
Lmin=L−N=100μとなる。3つの欠陥15、
16、17が示されている。
の導体部分を示す。導体幅は最小寸法公差に調節される
。即ちL:125μに対してN二25μなのでその幅は
Lmin=L−N=100μとなる。3つの欠陥15、
16、17が示されている。
欠陥15は受入れられる。なぜならば、その幅11は0
.251−.1nを超過するけれども、この長さd1は
1.75し,。より小さく且つその欠陥により導体幅1
1aは最小値25μまでは減少しないためである。欠陥
16の幅12は0.251−1nより小さく、これは受
入れられる。ここで注意すべきは、欠陥16の長さd2
は任意の値であつてよいことである。欠陥17は欠陥1
5と同じ理由により受入れられる。ここで想起すべきは
、正方形中の導体幅が変つた場合(例えば125μから
250μへ)、最も厳しい寸法公差及び拒絶基準を考慮
しなければならないことである。導体は4種の方向0゜
、45゜、90゜、135をとることができるので、欠
損形の欠陥の大きさは導体方向(幅1)及びそれに垂直
な方向(長さd)で計算される。
.251−.1nを超過するけれども、この長さd1は
1.75し,。より小さく且つその欠陥により導体幅1
1aは最小値25μまでは減少しないためである。欠陥
16の幅12は0.251−1nより小さく、これは受
入れられる。ここで注意すべきは、欠陥16の長さd2
は任意の値であつてよいことである。欠陥17は欠陥1
5と同じ理由により受入れられる。ここで想起すべきは
、正方形中の導体幅が変つた場合(例えば125μから
250μへ)、最も厳しい寸法公差及び拒絶基準を考慮
しなければならないことである。導体は4種の方向0゜
、45゜、90゜、135をとることができるので、欠
損形の欠陥の大きさは導体方向(幅1)及びそれに垂直
な方向(長さd)で計算される。
これは、拒絶基準が主として所定の方向θにおけるd及
びlをkLrr11n.X%Lrr.1o. Lm1n
−Aなどの値と比較することに基いているので重要な意
味をもつ。欠損形欠陥のイメージについては、寸法公差
Nを導体の幅(L又はLm1n)の関数とし、拒絶基準
を上記導体の幅及び方向θの関数とし、それらを各正方
形へ関連付けることが可能である。
びlをkLrr11n.X%Lrr.1o. Lm1n
−Aなどの値と比較することに基いているので重要な意
味をもつ。欠損形欠陥のイメージについては、寸法公差
Nを導体の幅(L又はLm1n)の関数とし、拒絶基準
を上記導体の幅及び方向θの関数とし、それらを各正方
形へ関連付けることが可能である。
(2)拡大形の欠陥
拡大形欠陥に対しても同じ処理を適用することができる
。
。
基準モジユールの補イメージIRE,。が分析される時
、導体間隔の幅及び方向がIREFCの各画素について
得られる。導体に属する画素は、拡大形の欠陥について
は、拒絶基準の限定においてもはや無関係となる。
、導体間隔の幅及び方向がIREFCの各画素について
得られる。導体に属する画素は、拡大形の欠陥について
は、拒絶基準の限定においてもはや無関係となる。
IREFは、制御指示に従い、考慮される導体間隔の幅
の関数として考えることができる。更に、導体間隔のた
めに寸法公差N″を設定することができる。N″は導体
幅について設定されたNと同じ機能を果す。ここで注意
すべきはイメージIREFをN″だけ拡張することは、
導体間隔をN″だけ侵食することと同じであることであ
る。或る正方形においては、N=N″とすることが可能
である。拒絶基準について適用される原理は次のとおり
である。即ち、どのような欠陥に対しても、最小の累積
導体間隔Bを制御指示によつて決定させる(長さは任意
の値をとることができる)。
の関数として考えることができる。更に、導体間隔のた
めに寸法公差N″を設定することができる。N″は導体
幅について設定されたNと同じ機能を果す。ここで注意
すべきはイメージIREFをN″だけ拡張することは、
導体間隔をN″だけ侵食することと同じであることであ
る。或る正方形においては、N=N″とすることが可能
である。拒絶基準について適用される原理は次のとおり
である。即ち、どのような欠陥に対しても、最小の累積
導体間隔Bを制御指示によつて決定させる(長さは任意
の値をとることができる)。
この場合、考慮されるのは、導体間隔の方向における幅
hである。IEXAはN″だけ拡張された基準イメージ
(IREF)maxと比較される。N″は導体間隔の公
称幅L″の寸法公差である。この場合、拒絶基準はx≦
L′m,n−Bとなる。ここでL″m1nは、導体間隔
L″を寸法公差N″だけ侵食した後の値である。Bは考
慮される導体間隔の幅に従つて変動することは明らかで
ある。例えば、導体間隔L″m1n=100μについて
B=25μである。第11B図は導体間隔11b及び2
つの許容される欠陥18及び19を示す。欠陥の幅h1
及びh2は「L″m1。−B」より小かそれに等しいと
いう規則即ち規定を満足する。同一領域の画素が異なつ
た幅をもつ2つの導体間隔を示す時、拡張サイズN″及
び拒絶基準は狭い導体間隔のものを使用する。導体間隔
が正方形中で同じ幅であるが異なつた方向を有する時、
4つの方向で欠陥の幅を計算し、その各方向で上記の規
則を満足させることが必要である。正方形中で、異なつ
た幅及び方向を有する2つの導体間隔が発見された場合
、拡張サイズ及び拒絶基準は狭い導体間隔のものを使用
する。
hである。IEXAはN″だけ拡張された基準イメージ
(IREF)maxと比較される。N″は導体間隔の公
称幅L″の寸法公差である。この場合、拒絶基準はx≦
L′m,n−Bとなる。ここでL″m1nは、導体間隔
L″を寸法公差N″だけ侵食した後の値である。Bは考
慮される導体間隔の幅に従つて変動することは明らかで
ある。例えば、導体間隔L″m1n=100μについて
B=25μである。第11B図は導体間隔11b及び2
つの許容される欠陥18及び19を示す。欠陥の幅h1
及びh2は「L″m1。−B」より小かそれに等しいと
いう規則即ち規定を満足する。同一領域の画素が異なつ
た幅をもつ2つの導体間隔を示す時、拡張サイズN″及
び拒絶基準は狭い導体間隔のものを使用する。導体間隔
が正方形中で同じ幅であるが異なつた方向を有する時、
4つの方向で欠陥の幅を計算し、その各方向で上記の規
則を満足させることが必要である。正方形中で、異なつ
た幅及び方向を有する2つの導体間隔が発見された場合
、拡張サイズ及び拒絶基準は狭い導体間隔のものを使用
する。
ここで注意すべきは、寸法公差N及び
N″は、サンプリング・ピツチ12.5μの倍数でなけ
ればならないことである。
ればならないことである。
従つて、2つのデータ・テーブルが得られる。
各正方形について、パラメータθ、x、
A.k及びLが拒絶基準を表わすためコンピユータを用
いて組合せられる。
いて組合せられる。
この拒絶基準は前述したようにθ、Lm1n−A.X%
Lm1n及びkLn11nの関数である。正方形番号1
については、IREFを侵食するための有用な寸法公差
はN1であり、拒絶2基準はθl)Llm1n−A)X
I%L1m1n) k1L1m1nである。
Lm1n及びkLn11nの関数である。正方形番号1
については、IREFを侵食するための有用な寸法公差
はN1であり、拒絶2基準はθl)Llm1n−A)X
I%L1m1n) k1L1m1nである。
これら拒絶基準は許容される欠陥の方向及びサイズを与
える。拡大形欠陥について同じようなデータ・テーブル
2を設定することができる。データ・テーブル2の場合
、2正方形番号1について、寸法公差はN″1であり、
パラメータはθ″1及びB1である。5.2.2データ
・テーブルの設定 正方形の数がそれほど多くない時(例えば100以下)
、オペレータは基準モジユールを検3査し、チエツカー
盤を重ねることによつて、各種のパラメータをメモリヘ
入れることができる。
える。拡大形欠陥について同じようなデータ・テーブル
2を設定することができる。データ・テーブル2の場合
、2正方形番号1について、寸法公差はN″1であり、
パラメータはθ″1及びB1である。5.2.2データ
・テーブルの設定 正方形の数がそれほど多くない時(例えば100以下)
、オペレータは基準モジユールを検3査し、チエツカー
盤を重ねることによつて、各種のパラメータをメモリヘ
入れることができる。
しかし、正方形の数が多くなる時、寸法公差及び拒絶基
準を含むテーブルを自動的に発生するシステムを使用す
る方が便利であ3る。これらのテーブルは、チエツカー
盤をアドレスする特別の方法を適用することによつてア
ドレスされる。テーブルは後に説明するように、IRE
Fを分析する予備段階で泪動的にロードされる。
準を含むテーブルを自動的に発生するシステムを使用す
る方が便利であ3る。これらのテーブルは、チエツカー
盤をアドレスする特別の方法を適用することによつてア
ドレスされる。テーブルは後に説明するように、IRE
Fを分析する予備段階で泪動的にロードされる。
被検査モジユールを検査し且つ仕分けする時、IEXA
の各画素を含む正方形に対応するデータは、各画素に関
連付けられる。
の各画素を含む正方形に対応するデータは、各画素に関
連付けられる。
ータ・テーブルの自動的発生
チエツカー盤アドレシング・モード
この処理では、検査される地点及び該地点を含む正方形
のX座標及びY座標を同時にアドレスする。
のX座標及びY座標を同時にアドレスする。
。それによつて、メモリに記憶された対応するワードが
取出され、それを解読することによつて、第3図のステ
ツプ5の各種の動作を制御することができる。例として
16×16画素のイメージ(256個のイメージ地点)
及び16個の正方形を含むチエツカー盤について説明す
る。各正方形の大きさは4×4画素である。メモリ中の
アドレス0000のワードは正方形番号、1のデータを
含み、アドレス0001のワードは正方形番号2のデー
タを含み、以下同様にして、アドレス1111のワード
は正方形番号16のデ一夕を含む。
取出され、それを解読することによつて、第3図のステ
ツプ5の各種の動作を制御することができる。例として
16×16画素のイメージ(256個のイメージ地点)
及び16個の正方形を含むチエツカー盤について説明す
る。各正方形の大きさは4×4画素である。メモリ中の
アドレス0000のワードは正方形番号、1のデータを
含み、アドレス0001のワードは正方形番号2のデー
タを含み、以下同様にして、アドレス1111のワード
は正方形番号16のデ一夕を含む。
各画素Xのアドレシングは4ビツトA、
B.C.Dに基づいて実行され、Yのアドレシングは4
ビツトE.F.G.Hに基づいて実行される。
ビツトE.F.G.Hに基づいて実行される。
xの高順位の2のビットABは、Yの高順位の2つのビ
ツトEFと関連づけられる。
ツトEFと関連づけられる。
4ビツトEFABより成る1つのワードが形成されるが
、これはチエツカー盤中の所望の正方形のアドレスに対
応する。
、これはチエツカー盤中の所望の正方形のアドレスに対
応する。
次のテーブルは、チエツカー盤をアドレスする方法を示
す。
す。
(2)
メモリのアドレス0011は、チエツカー盤のl正方形
4によつてカバーされるIREF領域に対応する寸法公
差及び拒絶基準を含む。
4によつてカバーされるIREF領域に対応する寸法公
差及び拒絶基準を含む。
IREFにおける各画素の「通過長さ」の原理及び計算
、並びにデータ・テーブルの作成基準モジユールの2進
イメージIREFか2ら、4個のパラメータ、が各画素
へ割当てられ、、且つ4ワードの中間テーブルヘ記憶さ
れる。
、並びにデータ・テーブルの作成基準モジユールの2進
イメージIREFか2ら、4個のパラメータ、が各画素
へ割当てられ、、且つ4ワードの中間テーブルヘ記憶さ
れる。
これらの4つのパラメータは、4つの方向0゜,45゜
,90゜,135゜の各々に沿つて当該画素を通る線の
導体部分における長さ2に対応する或る方向における値
1(導体)の画素の「通過長さ」はその方向でこの画素
を通過する軸上の連続した値1の画素の数である。1つ
の正方形が16×16画素を含み、2048×3204
8画素のマトリクスがあれば、128×128個の正方
形がある。
,90゜,135゜の各々に沿つて当該画素を通る線の
導体部分における長さ2に対応する或る方向における値
1(導体)の画素の「通過長さ」はその方向でこの画素
を通過する軸上の連続した値1の画素の数である。1つ
の正方形が16×16画素を含み、2048×3204
8画素のマトリクスがあれば、128×128個の正方
形がある。
第12図はチエツカー盤における16384個の正方形
の中で4個の隣接した正方形S.T.U.Vを示す。こ
れらの正方形の中には2つの導体部分が示されてい3る
。各種の画素a.b.c.d.e. f、g.hについ
て「通過長さ」を計算することにより、次に示すような
中間テーブルの一部を形成することができる。中間テー
ブルは、イメージ中の値1を有する全ての画素の「通過
長さ」を含む。
の中で4個の隣接した正方形S.T.U.Vを示す。こ
れらの正方形の中には2つの導体部分が示されてい3る
。各種の画素a.b.c.d.e. f、g.hについ
て「通過長さ」を計算することにより、次に示すような
中間テーブルの一部を形成することができる。中間テー
ブルは、イメージ中の値1を有する全ての画素の「通過
長さ」を含む。
「通過長さ」の計算は、次のようにして自動的に行なわ
れる(第13図参照)。
れる(第13図参照)。
例えば方向0゜の場合、イメージは、そのパターンに属
する最初の黒点(2進の1の値)から始めて、左から右
へ走査される。連続した黒点の数がパターンの終りまで
計数され、その計数値が水平方向で出会つた問題とする
画素ヘ割当てられる(例えば、第12図のe及びgは0
゜の方向で同じ通過長さを有する)。この通過長さの値
は中間テーブルの第1ワードに記憶される。このような
プロセスが次のパターンについて同じライン上で実行さ
れる。それが終るとイメージ中の次のラインについて操
作が反復される。垂直方向では、イメージは底から頂部
へ、且つ左から右へ、同じようにして分析される。
する最初の黒点(2進の1の値)から始めて、左から右
へ走査される。連続した黒点の数がパターンの終りまで
計数され、その計数値が水平方向で出会つた問題とする
画素ヘ割当てられる(例えば、第12図のe及びgは0
゜の方向で同じ通過長さを有する)。この通過長さの値
は中間テーブルの第1ワードに記憶される。このような
プロセスが次のパターンについて同じライン上で実行さ
れる。それが終るとイメージ中の次のラインについて操
作が反復される。垂直方向では、イメージは底から頂部
へ、且つ左から右へ、同じようにして分析される。
そして各画素に対する垂直通過長さが中間テーブルの第
2ワードヘ割当てられる。45゜の斜線方向では、イメ
ージは左方から右方へ走査される。
2ワードヘ割当てられる。45゜の斜線方向では、イメ
ージは左方から右方へ走査される。
各画素に対する「通過長さ」は中間テーブルの第3ワー
ドヘ割当てられる。135゜の斜線方向では、同様にし
て得られた計数値が中間テーブルの第4ワードヘ割当て
られる。
ドヘ割当てられる。135゜の斜線方向では、同様にし
て得られた計数値が中間テーブルの第4ワードヘ割当て
られる。
このようにして、4つの方向に沿つた通過長さを含む中
間テーブルは、値1の画素に関連させられている。
間テーブルは、値1の画素に関連させられている。
値0の画素(モジユールのセラミツク基板)については
、「通過長さ」はOである。
、「通過長さ」はOである。
。それらは、欠損形欠陥に対する寸法公差及び拒絶基準
を限定するに当つて、何の重要性も有しない。各画素に
ついて、コンピユータは4つの通過長さの中で最長のも
のを選択し、それにより導体の方向θを導き出す。
を限定するに当つて、何の重要性も有しない。各画素に
ついて、コンピユータは4つの通過長さの中で最長のも
のを選択し、それにより導体の方向θを導き出す。
それに垂直な方向の「通過長さ」からは、導体の幅Lが
限定される。例えば、正方形Uの画素については、t1
は28を超過し、t2、t3、t4は11に等しい。
限定される。例えば、正方形Uの画素については、t1
は28を超過し、t2、t3、t4は11に等しい。
この正方形の全ての画素は同程度の「通,過長さ」を有
する(画素e及びfを参照)。コンピユータは、これら
の情報から、、正方形Uの導体が0゜方向で10ピツチ
(125μ)の幅を有するものと決定する。このような
計算を制御するプログラムは当業者によつて容.易に作
成可能である。16×16画素を含む各正方形について
、最終的に2つのデータ(導体の幅及び方向)が得られ
る。
する(画素e及びfを参照)。コンピユータは、これら
の情報から、、正方形Uの導体が0゜方向で10ピツチ
(125μ)の幅を有するものと決定する。このような
計算を制御するプログラムは当業者によつて容.易に作
成可能である。16×16画素を含む各正方形について
、最終的に2つのデータ(導体の幅及び方向)が得られ
る。
多くの場合、256個の画素は同じ結果を与える。これ
ら画素の「通過長さ」か(ら、正方形中に存在する導体
の幅及び方向を導き出すことは容易である。その計算は
各正方形についてコンピユータによつて実行される。正
方形1における寸法公差N1は、この正q方形中の導体
の幅L1の関数として直接的に得られる。
ら画素の「通過長さ」か(ら、正方形中に存在する導体
の幅及び方向を導き出すことは容易である。その計算は
各正方形についてコンピユータによつて実行される。正
方形1における寸法公差N1は、この正q方形中の導体
の幅L1の関数として直接的に得られる。
従つて、それはコンピユータによつて容易に決定するこ
とができる。分析窓の寸法及び方向も、導体の方向θ1
及び幅L1の関数である。従つて、それらは拒絶基準の
形でコンピユータによつて決定される。拒絶基準は、既
に説明したように、θ1、Lm1nA.X1%L1m1
n. k1L1.r.1nであり、L1rnin=L−
N1でる。256個の画素が同一の結果を与えない特別
の場合、次の規則を適用しなければならない ケース 1 導体が同じ方向を有するが異なつた幅である時、拒絶基
準は小さい幅の導体に対応するものを使用する。
とができる。分析窓の寸法及び方向も、導体の方向θ1
及び幅L1の関数である。従つて、それらは拒絶基準の
形でコンピユータによつて決定される。拒絶基準は、既
に説明したように、θ1、Lm1nA.X1%L1m1
n. k1L1.r.1nであり、L1rnin=L−
N1でる。256個の画素が同一の結果を与えない特別
の場合、次の規則を適用しなければならない ケース 1 導体が同じ方向を有するが異なつた幅である時、拒絶基
準は小さい幅の導体に対応するものを使用する。
寸法公差の調整のためには、小さい幅の導体に対応する
サイズヘ領域を侵食することができる。
サイズヘ領域を侵食することができる。
ケース 2導体は同じ幅を有するが、異なつた方向を有
するとき(第12図の正方形Tを参照)、拒絶基準は一
層厳密になる。
するとき(第12図の正方形Tを参照)、拒絶基準は一
層厳密になる。
幅は最大の大きさx%L.n1n一Aを有しなければな
らない。ここでA及びBは前に限定したようにLの関数
である。ケース 3 それぞれの導体が異なつた幅及び方向を有する時、寸法
公糸の調整による侵食サイイズは、小さい幅の導体に対
応するものである。
らない。ここでA及びBは前に限定したようにLの関数
である。ケース 3 それぞれの導体が異なつた幅及び方向を有する時、寸法
公糸の調整による侵食サイイズは、小さい幅の導体に対
応するものである。
拒絶基準はケース2の場合と同じように限定される。L
minは小さい幅の導体の幅に対応する。発明の理解を
容易にするため、以下の説明では導体の幅のみが異なつ
ている一般的な場合(ケース])を考察する。
minは小さい幅の導体の幅に対応する。発明の理解を
容易にするため、以下の説明では導体の幅のみが異なつ
ている一般的な場合(ケース])を考察する。
当業者は、ケース2及びケース3に対して、第22図の
回路(特にマルチプレクサ83)を容易に適合させ得る
であろう。補イメージに関しては、同様の処理が実行さ
れ、拡大形欠陥のために第2の中間テーブルの要素が発
生される。コンピユータはこれらの要素から同じように
してデ゛一夕・テーブル2のデータを作成する。データ
・テーブル1のデータは、まず侵食動作を実行する時構
造要素のサイズに関して、使用され、各正方形のために
(IREF)rrhlnが与えられる。
回路(特にマルチプレクサ83)を容易に適合させ得る
であろう。補イメージに関しては、同様の処理が実行さ
れ、拡大形欠陥のために第2の中間テーブルの要素が発
生される。コンピユータはこれらの要素から同じように
してデ゛一夕・テーブル2のデータを作成する。データ
・テーブル1のデータは、まず侵食動作を実行する時構
造要素のサイズに関して、使用され、各正方形のために
(IREF)rrhlnが与えられる。
次に(IREF).n1n及びIEXAが前述した複合
論理動作に従つて比較される。こうして、欠損形欠陥の
イメージが得られる。次に正方形中で検出された欠陥が
、データ・テーブル1に含まれ且つ欠陥に対応する拒絶
基準と比較される。
論理動作に従つて比較される。こうして、欠損形欠陥の
イメージが得られる。次に正方形中で検出された欠陥が
、データ・テーブル1に含まれ且つ欠陥に対応する拒絶
基準と比較される。
実際には、それは、前述した規則に従つて欠陥を特徴付
ける値dおよびlと、x%Lmio−A及びkLrn1
。とを比較することに等しい。同様にして、データ・テ
ーブル2のデータは、まず拡張動作が実行される時構造
要素のサイズに関して使用され、各正方形のために(I
REF)maxが与えられる。次に(IREF)max
及びIEXAは前述した複合論理動作に従つて比較され
る。こうして、拡大形欠陥のイメージが得られる。次に
、正方形内で検出された欠陥が、データ・テーブル2に
含まれた拒絶基準であつてその欠陥に対応するものと比
較される。
ける値dおよびlと、x%Lmio−A及びkLrn1
。とを比較することに等しい。同様にして、データ・テ
ーブル2のデータは、まず拡張動作が実行される時構造
要素のサイズに関して使用され、各正方形のために(I
REF)maxが与えられる。次に(IREF)max
及びIEXAは前述した複合論理動作に従つて比較され
る。こうして、拡大形欠陥のイメージが得られる。次に
、正方形内で検出された欠陥が、データ・テーブル2に
含まれた拒絶基準であつてその欠陥に対応するものと比
較される。
実際には、それは前述した規則に従つて、欠陥を特徴付
ける値hとL″rrl,n−Bとを比較することに等し
い。この比較結果は、仕分け動作を実行する時、物体を
受入れるべきか拒絶すべきかを決定するのに使用される
。従つて、各正方形は前述のようにして決定されたそれ
自体の拒絶基準を有し、その拒絶基準は各正方形内に含
まれる全ての画素へ適用することができる。ここで注意
すべきは、或る場合には、同一の欠陥がlつの正方形で
はなく2つ又はそれ以上の隣接した正方形にまたがるこ
とである。このような場合にも問題は生じない。欠陥中
の各画素は、その欠陥に対応する正方形の拒絶基準に従
つて、分析窓によつて分析される。更に、分析窓のサイ
ズは、正方形のサイズと独立している。例えば、16×
16画素より成る正方形に対して、4つの対称軸を有し
15×15画素より成る分析窓が選択される。第20図
に示されるように、この窓は8つの頂点を有する星形と
して現われ(0゜,45゜,90゜,135゜の4つの
対称軸を有するため)、その最大寸法は21画素である
。第20図については後に詳細に説明する。6.仕分け この段階では、欠陥を有しない物体、又は拒絶基準に従
つて許容された欠陥を有する物体が受入れられる。
ける値hとL″rrl,n−Bとを比較することに等し
い。この比較結果は、仕分け動作を実行する時、物体を
受入れるべきか拒絶すべきかを決定するのに使用される
。従つて、各正方形は前述のようにして決定されたそれ
自体の拒絶基準を有し、その拒絶基準は各正方形内に含
まれる全ての画素へ適用することができる。ここで注意
すべきは、或る場合には、同一の欠陥がlつの正方形で
はなく2つ又はそれ以上の隣接した正方形にまたがるこ
とである。このような場合にも問題は生じない。欠陥中
の各画素は、その欠陥に対応する正方形の拒絶基準に従
つて、分析窓によつて分析される。更に、分析窓のサイ
ズは、正方形のサイズと独立している。例えば、16×
16画素より成る正方形に対して、4つの対称軸を有し
15×15画素より成る分析窓が選択される。第20図
に示されるように、この窓は8つの頂点を有する星形と
して現われ(0゜,45゜,90゜,135゜の4つの
対称軸を有するため)、その最大寸法は21画素である
。第20図については後に詳細に説明する。6.仕分け この段階では、欠陥を有しない物体、又は拒絶基準に従
つて許容された欠陥を有する物体が受入れられる。
■I.イメージのデイジタル的処理を実行する装置これ
まで説明した基準モジユール及び被検査モジユールのデ
イジタル的処理は多くの技術分野で適用できるが、特に
、モジユール上に導線のようなパターンが設けられ、パ
ターンが置かれている口ケーシヨンに従つて寸法公差及
び拒絶基準が変化するようなモジユールを自動的に仕分
ける必要がある半導体領域で適用することができる。
まで説明した基準モジユール及び被検査モジユールのデ
イジタル的処理は多くの技術分野で適用できるが、特に
、モジユール上に導線のようなパターンが設けられ、パ
ターンが置かれている口ケーシヨンに従つて寸法公差及
び拒絶基準が変化するようなモジユールを自動的に仕分
ける必要がある半導体領域で適用することができる。
この場合、自動的闘値検査は、中心合せ動作(センタリ
ング)と同じく何の困難性もなく実行することができる
。第14図はこれまで゛説明したイメージのデイジタル
的処理を実行する装置を示す。
ング)と同じく何の困難性もなく実行することができる
。第14図はこれまで゛説明したイメージのデイジタル
的処理を実行する装置を示す。
第14図の装置20は適用業務に従つて各種のピツクア
ツプ装置を設けられる。実施例で使用されるピツクアツ
プ装置はレチコン社の製品であつて、2048個の集積
されたフオトダイオオードを含むアレイである。このア
レイによつて2048ビツトより成る完全なラインを得
ることができる。ピツクアツプ装置21は支持台23上
に据付けられた基準モジユール22を走査し、ピツクア
ツプ装置24は方向性支持台26上に据付けられた被検
査モジユール25を走査する。これらのピツクアツプ装
置はクロツタ27によつて制御される。基準モジユール
及び被検査モジユールは、図示されている装置又は他の
適当な装置を用いて、検査及び仕分け動作を実行する前
に、フラグ又はマーカに対して前もつて中心合せされる
にのため、例えばマスクを揃える装置を使用することが
できる)。動作の始めに、被検査モジユール25が支持
台へ送られ据付けられる。この動作によつて大まかな整
列が確保される。コンピユータ28に記憶されたプログ
ラムは線32, 33, 34を介してモータ29,3
0,31を制御し、これらのモータは被検査モジユール
25をX軸、Y軸、角度θに関して移動する。従つて、
モジユール22及び25上に存在す″るマークを分析す
ることができる。支持台23はモータ35によりY軸に
沿つて移動されることができる。ピツクアツプ装置21
から発生された基準モジユールのパターン・イメージを
表わすアナログ信・号しef、及びピツクアツプ装置2
4から発生された被検査モジユールのパターン・イメー
ジを表わすアナログ信号1refは、それぞれバス36
を介して第1及び第2の闘値検査ユニツト37,40へ
転送され、そこで分析される。
ツプ装置を設けられる。実施例で使用されるピツクアツ
プ装置はレチコン社の製品であつて、2048個の集積
されたフオトダイオオードを含むアレイである。このア
レイによつて2048ビツトより成る完全なラインを得
ることができる。ピツクアツプ装置21は支持台23上
に据付けられた基準モジユール22を走査し、ピツクア
ツプ装置24は方向性支持台26上に据付けられた被検
査モジユール25を走査する。これらのピツクアツプ装
置はクロツタ27によつて制御される。基準モジユール
及び被検査モジユールは、図示されている装置又は他の
適当な装置を用いて、検査及び仕分け動作を実行する前
に、フラグ又はマーカに対して前もつて中心合せされる
にのため、例えばマスクを揃える装置を使用することが
できる)。動作の始めに、被検査モジユール25が支持
台へ送られ据付けられる。この動作によつて大まかな整
列が確保される。コンピユータ28に記憶されたプログ
ラムは線32, 33, 34を介してモータ29,3
0,31を制御し、これらのモータは被検査モジユール
25をX軸、Y軸、角度θに関して移動する。従つて、
モジユール22及び25上に存在す″るマークを分析す
ることができる。支持台23はモータ35によりY軸に
沿つて移動されることができる。ピツクアツプ装置21
から発生された基準モジユールのパターン・イメージを
表わすアナログ信・号しef、及びピツクアツプ装置2
4から発生された被検査モジユールのパターン・イメー
ジを表わすアナログ信号1refは、それぞれバス36
を介して第1及び第2の闘値検査ユニツト37,40へ
転送され、そこで分析される。
第1闘値検査ユニDソト37はI8Xaの強度ヒストグ
ラム(灰色分布)を設定し、バス38を介してそれをコ
ンピユータ28へ与える。コンピユータ28はアナログ
信号しxaの闘値NTHを決定する。次にこの値はバス
39を介して第2闘値検査ユニツト40へ与えられる。
ユニツト40の出力は、アナログ信号1ref及びI8
Xaを闘値検査したものである。即ち出力は各イメージ
地点で2進の「0」又は「1」の値を有する2進イメー
ジIREF及びIEXAであり、これらはバス41を介
してセンタリング計算ユニツト42へ与えられる。ユニ
ツト42は、前述したようにしてIREF及びIEXA
を中心合せするための計算を行なう。ここで注意すべき
は、或る1つの属のモジユール、即ち同一パターンの導
体を有するモジユールについては、全てのモジユールに
ついて闘値を1回だけ決定することができ、この値がユ
ニツト40において検査される全てのモジユールに対し
て適用されることである。
ラム(灰色分布)を設定し、バス38を介してそれをコ
ンピユータ28へ与える。コンピユータ28はアナログ
信号しxaの闘値NTHを決定する。次にこの値はバス
39を介して第2闘値検査ユニツト40へ与えられる。
ユニツト40の出力は、アナログ信号1ref及びI8
Xaを闘値検査したものである。即ち出力は各イメージ
地点で2進の「0」又は「1」の値を有する2進イメー
ジIREF及びIEXAであり、これらはバス41を介
してセンタリング計算ユニツト42へ与えられる。ユニ
ツト42は、前述したようにしてIREF及びIEXA
を中心合せするための計算を行なう。ここで注意すべき
は、或る1つの属のモジユール、即ち同一パターンの導
体を有するモジユールについては、全てのモジユールに
ついて闘値を1回だけ決定することができ、この値がユ
ニツト40において検査される全てのモジユールに対し
て適用されることである。
更に、計算ユニツト42で実行される中心合せのための
計算を、コンピユータ28で実行させても不都合は生じ
ない。
計算を、コンピユータ28で実行させても不都合は生じ
ない。
中心合せ動作を実行すべき時、計算ユニツト42からコ
ンピユータ28ヘバス43″を介して、有用な情報が転
送される。
ンピユータ28ヘバス43″を介して、有用な情報が転
送される。
コンピユータ28は、X軸、Y軸、方向θに関して変位
量を計算する。Y軸に関してモジユール22及び25の
変位を制御するモータ30及ひ35は、ステツピング・
モータである。選択された2048ライン×2048ビ
ツトのマトリクスに対しては、ΔY=12.5μである
。他の実施例では、IREFを4百万ビツトを有するメ
モリヘ記憶することができる(第3図参照)。このメモ
リはクロツク27によつて制御される22ビツト・カウ
ンタによつてアドレスされる。更に、例えば金属マスク
を表わす2進イメージ(IREF)を直接に与えるため
、ガーバ形のパターン発生器を使用することもできる。
このような2進イメージは、前述したようにして、必要
に応じて中心合せされる。次に処理ユニツト43は、バ
ス44を介して、j完全に中心合せされた2進イメージ
IREF及びhXAを受取る。
量を計算する。Y軸に関してモジユール22及び25の
変位を制御するモータ30及ひ35は、ステツピング・
モータである。選択された2048ライン×2048ビ
ツトのマトリクスに対しては、ΔY=12.5μである
。他の実施例では、IREFを4百万ビツトを有するメ
モリヘ記憶することができる(第3図参照)。このメモ
リはクロツク27によつて制御される22ビツト・カウ
ンタによつてアドレスされる。更に、例えば金属マスク
を表わす2進イメージ(IREF)を直接に与えるため
、ガーバ形のパターン発生器を使用することもできる。
このような2進イメージは、前述したようにして、必要
に応じて中心合せされる。次に処理ユニツト43は、バ
ス44を介して、j完全に中心合せされた2進イメージ
IREF及びhXAを受取る。
。ユニツト43はメモリ45を含み、メモリ45はデ゛
一タ・テーブル1及び2を前もつて負荷されている。即
ち、メモリ45は各正方形について寸法公差及び拒絶基
準を含んでいqる。ユニツト43は、11の5.欠欠陥
指示で述べた全ての動作を実行する。それらの動作は、
IREFを寸法公差により調整すること、調整されたI
REoとIEXAの比較、欠陥イメージの決定、拒絶基
準に従つて欠陥イメージを分析することを含む。更に、
ユニツト43はバス46を介してコンピユー夕28へ1
受取れ」又は「拒絶」の決定信号を与える。処理ユニツ
ト43はクロツク27によつて制御される。
一タ・テーブル1及び2を前もつて負荷されている。即
ち、メモリ45は各正方形について寸法公差及び拒絶基
準を含んでいqる。ユニツト43は、11の5.欠欠陥
指示で述べた全ての動作を実行する。それらの動作は、
IREFを寸法公差により調整すること、調整されたI
REoとIEXAの比較、欠陥イメージの決定、拒絶基
準に従つて欠陥イメージを分析することを含む。更に、
ユニツト43はバス46を介してコンピユー夕28へ1
受取れ」又は「拒絶」の決定信号を与える。処理ユニツ
ト43はクロツク27によつて制御される。
更にクロツク27は22ビツトの2元カウンタ47を制
御する。この2元カウンタが設けられた目的は、公差の
調整(比較動作の前に実行される)に関連したデータ、
及び拒絶基準に基づき欠陥を分析すること(比較動作の
後で実行される)に関連するデータを出力するのに必要
な遅延を考慮に入れるためである。。カウンタ47は処
理ユニツト43と一体化して設けられてもよいし、そう
で゛なくてもよい。このカウンタの内容は、IEXAに
おいて分析されている地点のX軸及びY軸に沿つた2進
表現である。実際には、x軸上のアドレスにれは204
8個のダイオードの1つに対応する)を決定するために
、各ラインについてクロツク・パルスの数を計数し、Y
軸上のアドレスを決定するために、 「ライン終了」パ
ルス(2048番ごとのパルス)の数を計数すれば、十
分である。従つて、X軸上のアドレスの高位7ビツト
(11ビツトの中で)及びY軸上のアドレスの高位7ビ
ツト (11ビツトの中で)が組合せられて、アドレス
が形成される。このアドレスは1つの正方形にに対応し
、且つこの正方形のために寸法公差及び拒絶基準を限定
するデータのロケーシヨンを指示する。従つて、処理ユ
ニツト43及びカウンタ47は、被検査モジユールにつ
いて分析されている地点の座標(x.y)の関数として
、寸法公差及び拒絶基準をリアル・タイムで調整するこ
とを確実にする。
御する。この2元カウンタが設けられた目的は、公差の
調整(比較動作の前に実行される)に関連したデータ、
及び拒絶基準に基づき欠陥を分析すること(比較動作の
後で実行される)に関連するデータを出力するのに必要
な遅延を考慮に入れるためである。。カウンタ47は処
理ユニツト43と一体化して設けられてもよいし、そう
で゛なくてもよい。このカウンタの内容は、IEXAに
おいて分析されている地点のX軸及びY軸に沿つた2進
表現である。実際には、x軸上のアドレスにれは204
8個のダイオードの1つに対応する)を決定するために
、各ラインについてクロツク・パルスの数を計数し、Y
軸上のアドレスを決定するために、 「ライン終了」パ
ルス(2048番ごとのパルス)の数を計数すれば、十
分である。従つて、X軸上のアドレスの高位7ビツト
(11ビツトの中で)及びY軸上のアドレスの高位7ビ
ツト (11ビツトの中で)が組合せられて、アドレス
が形成される。このアドレスは1つの正方形にに対応し
、且つこの正方形のために寸法公差及び拒絶基準を限定
するデータのロケーシヨンを指示する。従つて、処理ユ
ニツト43及びカウンタ47は、被検査モジユールにつ
いて分析されている地点の座標(x.y)の関数として
、寸法公差及び拒絶基準をリアル・タイムで調整するこ
とを確実にする。
更に、IRE,の画素及びメモリ中に含まれたそれに対
応するデータを、IEXAの各画索に関連付けることが
できる。ピツクアツプ装置によるライン走査に続いて、
コンピユータ28は線48を介して走査終了を検出する
。
応するデータを、IEXAの各画索に関連付けることが
できる。ピツクアツプ装置によるライン走査に続いて、
コンピユータ28は線48を介して走査終了を検出する
。
即ち、コンピユータ28は2048個のビツトを計数し
又は「ライン終了」信号を受取る。次にコンピユータ2
8は、次のラインを走査するため、モータ30及び35
を制御してΔY=12.5μの変位を生じさせる。メモ
リ45の内容は、予備段階で、手作業又は自動的に第1
4図の装置によつて設定されている。第15図は処理ユ
ニツト43の詳細を示す。
又は「ライン終了」信号を受取る。次にコンピユータ2
8は、次のラインを走査するため、モータ30及び35
を制御してΔY=12.5μの変位を生じさせる。メモ
リ45の内容は、予備段階で、手作業又は自動的に第1
4図の装置によつて設定されている。第15図は処理ユ
ニツト43の詳細を示す。
ユニツト43は、前もつてデータ・テーブル1及び2を
負荷されたメモリ45と、分析される各画素を含む正方
形に対応するデータを上記各画素へ関連させるカウンタ
47を含んでいる。更に、ユニツト43は、寸法公差の
調整、比較及び次陥分析に使用される各種のブロツクを
含む。処理動作は次のようにして実行される。IEXA
及びIREFはバス44を介して与えられ、IREFは
ブロツク48及び49で最小及び最大の寸法公差の調整
を受け、 (IREF)m1n及び(IREF)max
が発生する。これらのイメージは、前もつて遅延線50
によつて遅延させられたIEXAと比較回路51A及び
51B中で比較される。欠損形又は拡大形欠陥のイメー
ジは欠陥分析ブロツク52A及び52Bにより分析され
る。分析結果はバス53A及び53Bヘ与えられ、次に
OR回路54を通つて、コンピユータ28へ接続された
バス46へ送られる。調整ブロツク48及び49はデコ
ード回路を含み、このデコード回路は変動する侵食及び
拡張サイズを調整するため、バス55及び56を介して
メモリヘ接続される。同様に、欠陥分析ブロツク52A
及び52Bはデコード回路を含み、このデコード回路は
、変動する拒絶基準を調整するためバス57及び58を
介してメモリヘ接続される。カウンタ、調整ブロツク、
及び分析ブロツクを構成する回路はクロツク27によつ
て制御される。欠陥分析動作は公差調整動作の後で実行
されることに注意されたい。
負荷されたメモリ45と、分析される各画素を含む正方
形に対応するデータを上記各画素へ関連させるカウンタ
47を含んでいる。更に、ユニツト43は、寸法公差の
調整、比較及び次陥分析に使用される各種のブロツクを
含む。処理動作は次のようにして実行される。IEXA
及びIREFはバス44を介して与えられ、IREFは
ブロツク48及び49で最小及び最大の寸法公差の調整
を受け、 (IREF)m1n及び(IREF)max
が発生する。これらのイメージは、前もつて遅延線50
によつて遅延させられたIEXAと比較回路51A及び
51B中で比較される。欠損形又は拡大形欠陥のイメー
ジは欠陥分析ブロツク52A及び52Bにより分析され
る。分析結果はバス53A及び53Bヘ与えられ、次に
OR回路54を通つて、コンピユータ28へ接続された
バス46へ送られる。調整ブロツク48及び49はデコ
ード回路を含み、このデコード回路は変動する侵食及び
拡張サイズを調整するため、バス55及び56を介して
メモリヘ接続される。同様に、欠陥分析ブロツク52A
及び52Bはデコード回路を含み、このデコード回路は
、変動する拒絶基準を調整するためバス57及び58を
介してメモリヘ接続される。カウンタ、調整ブロツク、
及び分析ブロツクを構成する回路はクロツク27によつ
て制御される。欠陥分析動作は公差調整動作の後で実行
されることに注意されたい。
2元カウンタ47は適当な遅延回路(図示せず)を含む
。
。
第16図は正方形フレームに従つてサンプルされ且つ中
央の画素55の周囲に展開された円形の構造要素59を
示す。
央の画素55の周囲に展開された円形の構造要素59を
示す。
ijによつて示された画素は、x軸上の座標がiであり
Y軸上の座標がjである。構造要素として円形が選択さ
れたのは、それが全ての方向で完全な対称性を示すから
である。事実として、構造要素59は中央の画素55と
4つのリングC1,C2, C3,C4とを含む。同一
のリングに属している画素は同じ符号で表示されている
。第16図においてそれぞれの画素は点として表わされ
ている。
Y軸上の座標がjである。構造要素として円形が選択さ
れたのは、それが全ての方向で完全な対称性を示すから
である。事実として、構造要素59は中央の画素55と
4つのリングC1,C2, C3,C4とを含む。同一
のリングに属している画素は同じ符号で表示されている
。第16図においてそれぞれの画素は点として表わされ
ている。
ピツクアツプ装置として使用されたフオトダイオードは
、この画素を中心とする12.5μ×12.5μの正方
形に位置している。他のピツクアツプ装置を使用する場
合にも同様の配置状態にある。構造要素のサイズはピツ
チの1倍から4倍まで変動する。
、この画素を中心とする12.5μ×12.5μの正方
形に位置している。他のピツクアツプ装置を使用する場
合にも同様の配置状態にある。構造要素のサイズはピツ
チの1倍から4倍まで変動する。
即ち、第16図の構造要素では、公差N=25μ,50
μ,75μ,100μを満足させる調整動作を実行する
ことが可能である。もし構造要素が画素55又はリング
COへ制限されれば、変換されたイメージは元のイメー
ジと同じで゛ある。もし導体が75μの公差の調整を受
けるべきであれば、構造要素はリングCO.C1.C2
、C3を含むように構成されるべきである。デ一タ・テ
ーブルに含まれるデータは解読され、必要な数のリング
を制御する。第17図に示された回路の有利な点は、リ
ングの数が多くなれば、それだけ構造要素の形状が円に
近付くことである。
μ,75μ,100μを満足させる調整動作を実行する
ことが可能である。もし構造要素が画素55又はリング
COへ制限されれば、変換されたイメージは元のイメー
ジと同じで゛ある。もし導体が75μの公差の調整を受
けるべきであれば、構造要素はリングCO.C1.C2
、C3を含むように構成されるべきである。デ一タ・テ
ーブルに含まれるデータは解読され、必要な数のリング
を制御する。第17図に示された回路の有利な点は、リ
ングの数が多くなれば、それだけ構造要素の形状が円に
近付くことである。
第15図の侵食用(最小)公差調整ブロツク48の詳細
は第17図に示される。
は第17図に示される。
このブロツクは、第16図に示された構造要素に対して
侵食動作を実行する。それは9個の2048ビツト・シ
フ卜・レジスタRD1〜RD9を含み、これらシフト・
レジススタヘイメージIREFが順次に入れられる。こ
れらレジスタの各々はイメージIREFの一部を含む。
これらレジスタの各々は、並列出力を出すことがで゛き
る9ビツト・シフト・レジスタを駆動する。9個の9ビ
ツト・レジスタRD10〜RD18は第16図の構造要
素を形成するために使用される。
侵食動作を実行する。それは9個の2048ビツト・シ
フ卜・レジスタRD1〜RD9を含み、これらシフト・
レジススタヘイメージIREFが順次に入れられる。こ
れらレジスタの各々はイメージIREFの一部を含む。
これらレジスタの各々は、並列出力を出すことがで゛き
る9ビツト・シフト・レジスタを駆動する。9個の9ビ
ツト・レジスタRD10〜RD18は第16図の構造要
素を形成するために使用される。
この構造要素は9本のライン及び9個の列上に発生され
る。所与の時点で、イ〆ージがレジスタRD1〜RD9
ヘロードされている間に、レジスタRD10〜RD18
のセルヘロードされる画素の番号が第17図に示される
。これらのセルは、画素を含むリングに従つて4個のA
ND回路60〜63の1つへ接続される。セルの内容は
介入し合つて構造要素59を限定する。例えば、第16
図において、リングC4は画素14,15, 16,2
3,27,32,38,41,49,51,59,61
, 69, 72, 78,83, 87, 94,
95, 96を含むように示される。従つて、これらの
画素を含むセルの出力はANDゲート60の入カヘ接続
される。他の3つのリングC3,C2,C1についても
同様で゛あつて、それらリングはそれぞ゛れAND回路
61,62, 63に対応している。AND回路60〜
63の出力はそれぞれOR回路64〜67へ接続されて
いる。OR回路64〜67の各々はデ゛コード回路68
によつて制御される。デコード回路68はバス55を介
してメモリ45 (第15図)に含まれるデータ・テー
ブル1へ接続される。デコード回路68は、関連のない
リングに対応するOR回路へ「1」信号を印加する。換
言すれば、デコード回路の真理表は次のとおりである。
この真理表は、デコード回路の出力が全て11」に等し
ければ、リングが含まれないことを示す。
る。所与の時点で、イ〆ージがレジスタRD1〜RD9
ヘロードされている間に、レジスタRD10〜RD18
のセルヘロードされる画素の番号が第17図に示される
。これらのセルは、画素を含むリングに従つて4個のA
ND回路60〜63の1つへ接続される。セルの内容は
介入し合つて構造要素59を限定する。例えば、第16
図において、リングC4は画素14,15, 16,2
3,27,32,38,41,49,51,59,61
, 69, 72, 78,83, 87, 94,
95, 96を含むように示される。従つて、これらの
画素を含むセルの出力はANDゲート60の入カヘ接続
される。他の3つのリングC3,C2,C1についても
同様で゛あつて、それらリングはそれぞ゛れAND回路
61,62, 63に対応している。AND回路60〜
63の出力はそれぞれOR回路64〜67へ接続されて
いる。OR回路64〜67の各々はデ゛コード回路68
によつて制御される。デコード回路68はバス55を介
してメモリ45 (第15図)に含まれるデータ・テー
ブル1へ接続される。デコード回路68は、関連のない
リングに対応するOR回路へ「1」信号を印加する。換
言すれば、デコード回路の真理表は次のとおりである。
この真理表は、デコード回路の出力が全て11」に等し
ければ、リングが含まれないことを示す。
これはイメージを何ら変更することなく単純に転送する
ことを意味する。
ことを意味する。
0R回路64〜67の出力及び画素55に討応するセル
の出力はAND回路69の入カヘ接続される。
の出力はAND回路69の入カヘ接続される。
デコード回路55の入カヘ印加された2進値によつて決
定される構造要素に従つて侵食された信号(IR0,)
.n1nは、AND回路69の出力で利用可能となる。
第15図の拡張用(最大)公差調整ブロツタ49は、次
の関係式によつて容易に第17図に示される回路から導
くことができる。
定される構造要素に従つて侵食された信号(IR0,)
.n1nは、AND回路69の出力で利用可能となる。
第15図の拡張用(最大)公差調整ブロツタ49は、次
の関係式によつて容易に第17図に示される回路から導
くことができる。
ブロツタ49は第18図に示されている。
それは、 (IREF)0を得るためインバータ70を
挿入、且つインバータ71を介して最終的信号を補数化
することによつて、ブロツク48から容易に導かれる。
換言すれば、2つのインバータを付加するだけで十分で
ある。1つのインバータをブロツク48の入カヘ付加し
、1つのインバータをブロツク48の出力へ付加すれば
、ブロツタ49が得られる。
挿入、且つインバータ71を介して最終的信号を補数化
することによつて、ブロツク48から容易に導かれる。
換言すれば、2つのインバータを付加するだけで十分で
ある。1つのインバータをブロツク48の入カヘ付加し
、1つのインバータをブロツク48の出力へ付加すれば
、ブロツタ49が得られる。
当業者に知られているように、全てのシフト・レジスタ
はクロツク27によつて駆動される。
はクロツク27によつて駆動される。
侵食又は拡張作用を受けた基準イメージIREFは、比
較回路51A,51B中でIEXAと比較される。第1
9図は次の動作を実行することができる回路51を示す
。
較回路51A,51B中でIEXAと比較される。第1
9図は次の動作を実行することができる回路51を示す
。
(信号AOR信号B)排他的0R信号B
これは第3図のステツプ5″″で示される比較動作と同
じである。
じである。
回路51はOR回路72を含み、0R回路72はインバ
ータ73で反転された信号Aと、信号Bとを受取る。O
R回路72の出力はインバータ74で再び反転される。
従つて出力信号は次のようになる。(信号B) これは次のようにも書ける。
ータ73で反転された信号Aと、信号Bとを受取る。O
R回路72の出力はインバータ74で再び反転される。
従つて出力信号は次のようになる。(信号B) これは次のようにも書ける。
(信号A OR信号B)排他的0R(信号B)もし次の
ような信号が回路51へ印加されれば、欠損形欠陥を表
わす信号が得られることが分かる。
ような信号が回路51へ印加されれば、欠損形欠陥を表
わす信号が得られることが分かる。
この場合、回路51は比較回路51Aとなる。
同様に、拡大形欠陥を表わす信号は次のような信号を回
路51へ印加することによつて得られる。この場合、回
路51は比較回路51Bとなる。
路51へ印加することによつて得られる。この場合、回
路51は比較回路51Bとなる。
比較動作の後に、欠損形及び拡大形の欠陥のイメージが
得られる。ここで、欠陥イメージを分析することになる
。本発明の理解を容易にするため、欠損形欠陥イメージ
を分析するブロツク52Aのみを詳細に説明する。
得られる。ここで、欠陥イメージを分析することになる
。本発明の理解を容易にするため、欠損形欠陥イメージ
を分析するブロツク52Aのみを詳細に説明する。
第20図は、対称軸(イ)゜,45゜,90゜,135
゜)を有する15×15画素より成る分析窓75を示す
。
゜)を有する15×15画素より成る分析窓75を示す
。
それは8つの頂点を有する星の形をしている。この星の
中にある全ての画素が分析される。第20図には、全て
の画素が示されているわけではない。画素はx軸及びY
軸に沿つた座標によつて参照される。従つて中央の画素
の座標は1111である。分析窓のサイズ及び形は、適
用業務によつて異なる。特に、欠陥の最大許容サイズに
よつて異なる。欠陥76が画素1111の周囲に示され
ている。画素1111は分析されている画素である。第
21図に示されるように、欠陥76は、例えば公称幅L
−125μの導体77上に現われる欠損形欠陥である。
この導体はθ=O゜の方向に配置されている。この欠陥
の水平及び垂直方向の長さは、50μ及び25μである
。欠陥の水平方向の長さは2つのエレメントP一及びP
+に分割される。P−=25μでありP+=25μであ
る。これらの長さは、付勢されたフオトダイオード、即
ち画素を囲んでいる12.5μ×12.5μの正方形を
基にして計算される。中央の画素11]1は、任意的に
エレメントP−の一部とされる。換言すれば、欠陥の長
さ又はエレメントの値を得るには、欠陥部分にある画素
の数をカウントしそれに12.5μを乗算すれば十分で
ある。
中にある全ての画素が分析される。第20図には、全て
の画素が示されているわけではない。画素はx軸及びY
軸に沿つた座標によつて参照される。従つて中央の画素
の座標は1111である。分析窓のサイズ及び形は、適
用業務によつて異なる。特に、欠陥の最大許容サイズに
よつて異なる。欠陥76が画素1111の周囲に示され
ている。画素1111は分析されている画素である。第
21図に示されるように、欠陥76は、例えば公称幅L
−125μの導体77上に現われる欠損形欠陥である。
この導体はθ=O゜の方向に配置されている。この欠陥
の水平及び垂直方向の長さは、50μ及び25μである
。欠陥の水平方向の長さは2つのエレメントP一及びP
+に分割される。P−=25μでありP+=25μであ
る。これらの長さは、付勢されたフオトダイオード、即
ち画素を囲んでいる12.5μ×12.5μの正方形を
基にして計算される。中央の画素11]1は、任意的に
エレメントP−の一部とされる。換言すれば、欠陥の長
さ又はエレメントの値を得るには、欠陥部分にある画素
の数をカウントしそれに12.5μを乗算すれば十分で
ある。
欠陥76はO゜の方向において4個の画素を含み、90
゜の方向において2個の画素を含む。更に第21図は、
中央画素1111を含む正方形に関連して、データ・テ
ーブル1から得られるデータを示す。データ・テーブル
1によれば、公差N=25μであり、導体はθ=0゜の
方向を向いており、拒絶基準はLmin−A〉75μ、
X%Lrr11n〉25μ、kLm1n〉175μであ
る。N=25μは、第15図のブロツク48で公差の調
整を実行する時に使用される。拒絶基準の値は導体77
の公称幅L=125μを基礎にしている。拒絶基準はL
m,nから計算されるが、Lから計算することも可能で
あることに注意されたい。拒絶基準の選択如何によつて
、本発明の信頼性は更に改善される。第22図は、拒絶
基準に関して欠陥を分析するブロツク52Aを構成する
各種の回路を示す。
゜の方向において2個の画素を含む。更に第21図は、
中央画素1111を含む正方形に関連して、データ・テ
ーブル1から得られるデータを示す。データ・テーブル
1によれば、公差N=25μであり、導体はθ=0゜の
方向を向いており、拒絶基準はLmin−A〉75μ、
X%Lrr11n〉25μ、kLm1n〉175μであ
る。N=25μは、第15図のブロツク48で公差の調
整を実行する時に使用される。拒絶基準の値は導体77
の公称幅L=125μを基礎にしている。拒絶基準はL
m,nから計算されるが、Lから計算することも可能で
あることに注意されたい。拒絶基準の選択如何によつて
、本発明の信頼性は更に改善される。第22図は、拒絶
基準に関して欠陥を分析するブロツク52Aを構成する
各種の回路を示す。
ブロツク52Aは主として2つの機能を有する。1つは
方向θ及び「θ+90゜」に沿つて欠陥の長さを計算す
ることであり、他の1つは欠陥の最大許容サイズに対応
する拒絶基準と欠陥の長さとを比較丁ることである。
方向θ及び「θ+90゜」に沿つて欠陥の長さを計算す
ることであり、他の1つは欠陥の最大許容サイズに対応
する拒絶基準と欠陥の長さとを比較丁ることである。
従つて、欠陥分析ブロツク52Aへ印加される信号75
Aは欠損形欠陥のイメージを表わす信号である。
Aは欠損形欠陥のイメージを表わす信号である。
回路79は並列出力を有するシフト・レジスタを含む。
オペレータは、座標によつて指定される窓75の所望の
画素に対応するシフト・レジスタのセルの内容ヘアタセ
スすることがで゛きる。回路79の詳細は第23図に示
される。座標0111〜2111によつて与えられる位
置に対応する分析窓の全ての画素(2進形式)は、回路
79の出力で利用可能となる。ブロツク80A〜80D
は欠陥の長さ(具体的には4つの方向に沿つた欠陥の長
さ)を計算する。例えば、回路80AはO゜方向に沿つ
た欠陥の長さを計算する。この回路の出力で、線L01
〜L15上に表示された2進値は、欠陥の長さを表わす
。回路80Aの詳細は第23図に示される。ここで想起
すべきは、拒絶基準が欠陥の垂直方向の長さに関して2
つの項(Lm1n−A及びx%Lrrl,n)を含み、
水平方向の長さに関して1つの項(kLm1n)を含む
ことである。従つて、2つの方向(例えば0゜及び90
゜)について解読動作を行なつた後、回路81A〜8]
Dはこれら方向に沿つた欠陥の大きさについて、それが
許容できるかどうかを決定することができる。回路81
A〜81Dはデマルチプレタサ82によつて制御される
。デマルチプレクサ82は、後に説明される真理表に従
つて、バス57を介してメモリ45から情報を受取る。
回路81A〜81Dは2つの出力を有する。第24図は
回路81Aの詳細図である。回路81A〜81Dの各々
から出る2つの出力線上の情報は、考慮された方向にお
ける欠陥の長さが許容できるかどうかを示す。この情報
はマルチプレクサ83へ転送される。マルチプレクサ8
3は、θの値に従つて、8つの可能な対(pair)の
中から導体の方向及びそれに垂直な方向に対応する2つ
の対を選択する。拒絶基準は3つの項を含むから、3つ
の値(1つは水平方向の長さ、2つは垂直方向の長さ)
のみが有用である。これら3つの値は、マルチプレクサ
83の出力線W1.W2、W3上に現われる。AND回
路84は、欠陥の垂直方向長さがX%L.n1nを超え
るかどうかを検査する。もしその水フ平方向長さがkL
n11nを超えれば、欠陥は拒絶となる(W4がレベル
1)。垂直方向長さがLm,n−Aを超える時、線W1
は高(W1はレベル1)となる。線W1、W4、W5は
OR回路85へ接続される。もしこれら3つの線のうち
1つだけが高で5あれば、線53Aは高となり、欠陥は
許容されず、従つてモジユールは拒絶される。線W5の
レベルは、線L15、M15、N15、Q15のレベル
によつて決定され、後述するように考慮される方向に沿
つた2つの欠陥長さの少なくとも1つ0が分析窓の大き
さ(15画素)を超過すると高になる。OR回路86は
線L15及びM15を受取る。0R回路87はN15と
Q15とを受取る。
オペレータは、座標によつて指定される窓75の所望の
画素に対応するシフト・レジスタのセルの内容ヘアタセ
スすることがで゛きる。回路79の詳細は第23図に示
される。座標0111〜2111によつて与えられる位
置に対応する分析窓の全ての画素(2進形式)は、回路
79の出力で利用可能となる。ブロツク80A〜80D
は欠陥の長さ(具体的には4つの方向に沿つた欠陥の長
さ)を計算する。例えば、回路80AはO゜方向に沿つ
た欠陥の長さを計算する。この回路の出力で、線L01
〜L15上に表示された2進値は、欠陥の長さを表わす
。回路80Aの詳細は第23図に示される。ここで想起
すべきは、拒絶基準が欠陥の垂直方向の長さに関して2
つの項(Lm1n−A及びx%Lrrl,n)を含み、
水平方向の長さに関して1つの項(kLm1n)を含む
ことである。従つて、2つの方向(例えば0゜及び90
゜)について解読動作を行なつた後、回路81A〜8]
Dはこれら方向に沿つた欠陥の大きさについて、それが
許容できるかどうかを決定することができる。回路81
A〜81Dはデマルチプレタサ82によつて制御される
。デマルチプレクサ82は、後に説明される真理表に従
つて、バス57を介してメモリ45から情報を受取る。
回路81A〜81Dは2つの出力を有する。第24図は
回路81Aの詳細図である。回路81A〜81Dの各々
から出る2つの出力線上の情報は、考慮された方向にお
ける欠陥の長さが許容できるかどうかを示す。この情報
はマルチプレクサ83へ転送される。マルチプレクサ8
3は、θの値に従つて、8つの可能な対(pair)の
中から導体の方向及びそれに垂直な方向に対応する2つ
の対を選択する。拒絶基準は3つの項を含むから、3つ
の値(1つは水平方向の長さ、2つは垂直方向の長さ)
のみが有用である。これら3つの値は、マルチプレクサ
83の出力線W1.W2、W3上に現われる。AND回
路84は、欠陥の垂直方向長さがX%L.n1nを超え
るかどうかを検査する。もしその水フ平方向長さがkL
n11nを超えれば、欠陥は拒絶となる(W4がレベル
1)。垂直方向長さがLm,n−Aを超える時、線W1
は高(W1はレベル1)となる。線W1、W4、W5は
OR回路85へ接続される。もしこれら3つの線のうち
1つだけが高で5あれば、線53Aは高となり、欠陥は
許容されず、従つてモジユールは拒絶される。線W5の
レベルは、線L15、M15、N15、Q15のレベル
によつて決定され、後述するように考慮される方向に沿
つた2つの欠陥長さの少なくとも1つ0が分析窓の大き
さ(15画素)を超過すると高になる。OR回路86は
線L15及びM15を受取る。0R回路87はN15と
Q15とを受取る。
導体方向θによつて制御されるマルチプレクサ88は、
適当な対の線を選択する。欠陥分析ブロツク52Aの動
作を理解するには、第23図及び第24図に示される回
路を詳細に説明するのが良い。
適当な対の線を選択する。欠陥分析ブロツク52Aの動
作を理解するには、第23図及び第24図に示される回
路を詳細に説明するのが良い。
第23図は、分析窓を記憶するために使用されるブロツ
ク79を含む。このブロツクはそれぞれ2048ビツト
を含む21個のシフト・レジスタRD″0]〜RD″2
1を有する。これらのシフト・レジスタは分析窓75の
21本のライン(画素0111から2111まで)に相
当する。これらのシフト・レジスタはカスケード状にな
つている。それぞれのシフト・レジスタ(例えばRD″
01)は21ビツト・シフト・レジスタ(例えばRD゛
O1A)へ接続される。後者のシフト・レジスタは分析
窓の21個の列に対応する。このシフト・レジスタも並
列出力を有する。即ち、その各セルの内容はアクセスす
ることができる。レジスタRD″01Aは位置01YY
にある全ての画素を含む。ここでYYは01から2]ま
で変化する。即ち最初のラインにある全ての画素がRD
″0]Aに含まれるが、画素0]]]のみが分析窓を構
成するのに有用である(第20図参照)。他の,21ビ
ツト・シフト・レジスタについても同様で゛ある。例え
ば、レジスタRD]1Aは第11番目のラインにある全
ての画素(1101から1121まで)を含む。全ての
これらの画素は分析窓を構成するために使用される。
2第20図及び第21図の欠
陥76は、位置1011.1110、1111.111
2、1113にある画素が「2進の1」値を有する点に
特徴を有する。
ク79を含む。このブロツクはそれぞれ2048ビツト
を含む21個のシフト・レジスタRD″0]〜RD″2
1を有する。これらのシフト・レジスタは分析窓75の
21本のライン(画素0111から2111まで)に相
当する。これらのシフト・レジスタはカスケード状にな
つている。それぞれのシフト・レジスタ(例えばRD″
01)は21ビツト・シフト・レジスタ(例えばRD゛
O1A)へ接続される。後者のシフト・レジスタは分析
窓の21個の列に対応する。このシフト・レジスタも並
列出力を有する。即ち、その各セルの内容はアクセスす
ることができる。レジスタRD″01Aは位置01YY
にある全ての画素を含む。ここでYYは01から2]ま
で変化する。即ち最初のラインにある全ての画素がRD
″0]Aに含まれるが、画素0]]]のみが分析窓を構
成するのに有用である(第20図参照)。他の,21ビ
ツト・シフト・レジスタについても同様で゛ある。例え
ば、レジスタRD]1Aは第11番目のラインにある全
ての画素(1101から1121まで)を含む。全ての
これらの画素は分析窓を構成するために使用される。
2第20図及び第21図の欠
陥76は、位置1011.1110、1111.111
2、1113にある画素が「2進の1」値を有する点に
特徴を有する。
回路80A〜80Dは欠陥長さを計算するために設けら
れる。
れる。
回路80A及び80Bはそれぞれj方向0゜及び90゜
に沿つた欠陥の大きさ(即ち欠陥76の水平長さ及び垂
直長さ)を計算する。欠陥76が分析窓の中に完全に入
れられると、その大きさの正確な値が線LO1〜L15
上で得られる。回路80Aは15個のOR回路を含み、
これら5のOR回路は15の入力を有する。OR回路8
9は方向0゜に沿つた分析窓75の最初の列の全ての画
素に対応する。即ち、これらの画素は位置XXO1にあ
り、XXは04から18まで変化する。以下同様にして
、OR回路103は第15番目の列の画素4XX18(
XXは04から18まで変化する)を集計する。配線に
ついては、OR回路89の入力は、対応する番号を有す
るセルの出力へ接続されることに注意されたい。例えば
、最初の入力0404はRD″04Aの第4番目のセル
の出力へ接続される。回路80Aの全てのORゲートに
ついても同様である。上記の説明から、回路80B,
80C, 80Dの構成も容易に理解できよう。ORゲ
ートの出力は、第23図に示されるように、ANDゲー
トヘ接続される。ANDゲートの出力はLO1〜L15
とレーべルを付される。これら出力の条件は、分析され
ている中央の画素を表わす線LO8に関して、考察され
ている方向に沿つた欠陥の長さを示す。実施例において
、分析窓75が欠陥76の画素1]1]上に中心を置か
れた時、4つのORゲートのみが1に等しい出力を有す
る。これらのゲートは95、96、97、98であり、
これらは2進の1を有する画素が存在する分析窓の第7
、第8、第9、第10番目の列に対応する。従つて、1
のレベルが線LO7、L08、L9、L10上にのみ存
在する。これは、欠陥が12.5μのステツプ(即ち5
0μ)の水平長さを有することを意味する。この50μ
は、検査されている中央画素の2つの方向でP−=25
μ及びP−=25μに分解される(第21図参照)。線
L08の両側で高(2進の1)になつた線の数は、欠陥
の長さ(12.5μの倍数として)を容易に決定させる
。
に沿つた欠陥の大きさ(即ち欠陥76の水平長さ及び垂
直長さ)を計算する。欠陥76が分析窓の中に完全に入
れられると、その大きさの正確な値が線LO1〜L15
上で得られる。回路80Aは15個のOR回路を含み、
これら5のOR回路は15の入力を有する。OR回路8
9は方向0゜に沿つた分析窓75の最初の列の全ての画
素に対応する。即ち、これらの画素は位置XXO1にあ
り、XXは04から18まで変化する。以下同様にして
、OR回路103は第15番目の列の画素4XX18(
XXは04から18まで変化する)を集計する。配線に
ついては、OR回路89の入力は、対応する番号を有す
るセルの出力へ接続されることに注意されたい。例えば
、最初の入力0404はRD″04Aの第4番目のセル
の出力へ接続される。回路80Aの全てのORゲートに
ついても同様である。上記の説明から、回路80B,
80C, 80Dの構成も容易に理解できよう。ORゲ
ートの出力は、第23図に示されるように、ANDゲー
トヘ接続される。ANDゲートの出力はLO1〜L15
とレーべルを付される。これら出力の条件は、分析され
ている中央の画素を表わす線LO8に関して、考察され
ている方向に沿つた欠陥の長さを示す。実施例において
、分析窓75が欠陥76の画素1]1]上に中心を置か
れた時、4つのORゲートのみが1に等しい出力を有す
る。これらのゲートは95、96、97、98であり、
これらは2進の1を有する画素が存在する分析窓の第7
、第8、第9、第10番目の列に対応する。従つて、1
のレベルが線LO7、L08、L9、L10上にのみ存
在する。これは、欠陥が12.5μのステツプ(即ち5
0μ)の水平長さを有することを意味する。この50μ
は、検査されている中央画素の2つの方向でP−=25
μ及びP−=25μに分解される(第21図参照)。線
L08の両側で高(2進の1)になつた線の数は、欠陥
の長さ(12.5μの倍数として)を容易に決定させる
。
欠陥が存在しないと、線の上に0出力が生じる。例えば
、欠陥76は第6番の列まで延長されていない。その列
に対応するORゲート94は、その入力にゼロを受取り
、従つて隣接したANDゲートにゼロを印加する。ゼロ
はカスケード状にANDゲートヘ転送され、線L06〜
L01は低(2進のO)となる。ANDゲート104は
特殊の機能を果す。
、欠陥76は第6番の列まで延長されていない。その列
に対応するORゲート94は、その入力にゼロを受取り
、従つて隣接したANDゲートにゼロを印加する。ゼロ
はカスケード状にANDゲートヘ転送され、線L06〜
L01は低(2進のO)となる。ANDゲート104は
特殊の機能を果す。
線L0]がANDゲート]04へ接続されている。換言
すれば、欠陥が分析窓の大きさ(15画素)に等しいか
又はそれを超える時、L15はレベル1にある。この場
合、線15は、欠陥長さが分析窓より大きく、モジユー
ルが拒絶されるべきであることを示す。回路80B、8
0C、80Dも回路80Aと同じように動作し、それら
の出力は線MO1〜M15、N01〜N15、QOI〜
Q15の上に与えられる。
すれば、欠陥が分析窓の大きさ(15画素)に等しいか
又はそれを超える時、L15はレベル1にある。この場
合、線15は、欠陥長さが分析窓より大きく、モジユー
ルが拒絶されるべきであることを示す。回路80B、8
0C、80Dも回路80Aと同じように動作し、それら
の出力は線MO1〜M15、N01〜N15、QOI〜
Q15の上に与えられる。
回路80A〜80Dは、常に4つの方向に沿つた欠陥長
さを与える。例えば分析窓が中央画素1111上に中心
を合せられる時、欠陥76の水平長さ(方向0゜)を測
定する回路80Aは、50μの値を与える。垂直長さ
(方向90゜)を測定する回路80Bは25μの値を与
える。方向45゜及び135゜に沿つた欠陥長さは、そ
れぞれ線NOl〜Nl5、QOl〜Ql5上で利用可能
である。しかし、実施例では、導体77の方向θが0゜
であtるから、無視される。次に、欠陥長さは解読ユニ
ツト105A及び106Aを通して量子化される。
さを与える。例えば分析窓が中央画素1111上に中心
を合せられる時、欠陥76の水平長さ(方向0゜)を測
定する回路80Aは、50μの値を与える。垂直長さ
(方向90゜)を測定する回路80Bは25μの値を与
える。方向45゜及び135゜に沿つた欠陥長さは、そ
れぞれ線NOl〜Nl5、QOl〜Ql5上で利用可能
である。しかし、実施例では、導体77の方向θが0゜
であtるから、無視される。次に、欠陥長さは解読ユニ
ツト105A及び106Aを通して量子化される。
これら解読ユニツトの出力は欠陥長さの2進値を与える
。これら解読ユニツトとしては、MM27O8形のEP
ROMメモリであつてよい。長さエレメントP一及びド
は解解読ユニツト105A及び]06Aのアドレス入力
へ印加され、2進値がデータ出力として得られる。解読
ユニツト105A及び106Aの変換機能は次のとおり
である。
。これら解読ユニツトとしては、MM27O8形のEP
ROMメモリであつてよい。長さエレメントP一及びド
は解解読ユニツト105A及び]06Aのアドレス入力
へ印加され、2進値がデータ出力として得られる。解読
ユニツト105A及び106Aの変換機能は次のとおり
である。
前述したように、中央画素1111はP−に属するもの
とした。
とした。
ドの最大値は0111であるがP−の最大値は1000
である。全体の長さP=P−+P+の2進値は、2進加
算1器107Aで計算され、その結果がバス108Aで
得られる。
である。全体の長さP=P−+P+の2進値は、2進加
算1器107Aで計算され、その結果がバス108Aで
得られる。
欠陥76の水平長さは、P−:25μ、ド=25μであ
り、LO7=LO8=LO9=LlO=1であり、全て
の他の線はレベルにある。
り、LO7=LO8=LO9=LlO=1であり、全て
の他の線はレベルにある。
P−に対応する解読ユニツト105Aは2進値0010
を与え、P+に対応する解読ユニツト106Aは同じく
2進値0010を与える。
を与え、P+に対応する解読ユニツト106Aは同じく
2進値0010を与える。
加算器107Aの出力では、欠陥76の水平長さは2進
値0010+0010=0100として表わされる。加
算器出力の2進値0000は欠陥がないことを意味する
。
値0010+0010=0100として表わされる。加
算器出力の2進値0000は欠陥がないことを意味する
。
2進値0001は欠陥が1個の画素に限定されることを
意味する。
意味する。
2進値1111は欠陥の最大サイズP−+P+=15に
対応し、これは12.5μの15ステツプ(187.5
μ)を意味し、拒絶基準の1つである175μを超過す
る。
対応し、これは12.5μの15ステツプ(187.5
μ)を意味し、拒絶基準の1つである175μを超過す
る。
これまでの説明から、選択された拒絶基準に関して(第
21図参照)、欠陥長さのために2つの閾値を対象とし
なければならないことが分つた。
21図参照)、欠陥長さのために2つの閾値を対象とし
なければならないことが分つた。
第21図の場合、欠陥76の垂直長さ (25μ)をX
%Lmin=0.25×100μ= 25μ及び土M,
n− A =100−25μ=75μと比較しなければ
ならない。ここで注意すべきは、0.25Lを超える欠
陥は、その垂直方向の欠陥長さが1.75Lm,nより
小さい場合許容されることである。従つて、分析される
べき最大2つの閾値が存在する。
%Lmin=0.25×100μ= 25μ及び土M,
n− A =100−25μ=75μと比較しなければ
ならない。ここで注意すべきは、0.25Lを超える欠
陥は、その垂直方向の欠陥長さが1.75Lm,nより
小さい場合許容されることである。従つて、分析される
べき最大2つの閾値が存在する。
例えば、実施例において、水平欠陥長さを分析する回路
81Aは、それを閾値KLm,n=1.75μと比較し
なければならず、他方、垂直欠陥長さを分析する回路8
1Bは、それを閾値X%Lm,n=25μ及びLmin
−A=75μと比較しなければならない。最初の場合、
データはバス82A(第22図のデマルチプレクサ82
から来る)から2元解読ユニツト109Aへ与えられる
。ユニツト109Aは拒絶基準を2進形式で2個の比較
ユニツトIIOA及びIIIAへ表示する。例えば、回
路81Aの場合、解読ユニツトは1.75Lmin=1
75μ (2進値1110)を比較ユニツトIIOAへ
表示する(バス112Aを介して)。更に、この比較ユ
ニツトは欠陥76の水平長さP(50μ、2進値010
0)を受取る。Pは拒絶基準より小であるから(許容で
きる欠陥)、比較ユニツトIIOAの出力R1はレベル
(0)にある。もしPが拒絶基準を超えれば(許容でき
ない欠陥)、出力R1は2進値1を有する。回路81A
の場合、唯1つの拒絶基準が存在する。解読ユニツト1
09Aはバス113Aを介して比較ユニツト111Aへ
1111を表示する。更に比較ユニツト111Aは他の
入力としてP(0100)を受取る。従つて、R2上の
出力はゼロ・レベルで゛ある。同様に、欠陥76の垂直
長さを分析する回路81Bは2つの拒絶基準Lrl11
n−A=75μ及びX%L:25μを与えられる。
81Aは、それを閾値KLm,n=1.75μと比較し
なければならず、他方、垂直欠陥長さを分析する回路8
1Bは、それを閾値X%Lm,n=25μ及びLmin
−A=75μと比較しなければならない。最初の場合、
データはバス82A(第22図のデマルチプレクサ82
から来る)から2元解読ユニツト109Aへ与えられる
。ユニツト109Aは拒絶基準を2進形式で2個の比較
ユニツトIIOA及びIIIAへ表示する。例えば、回
路81Aの場合、解読ユニツトは1.75Lmin=1
75μ (2進値1110)を比較ユニツトIIOAへ
表示する(バス112Aを介して)。更に、この比較ユ
ニツトは欠陥76の水平長さP(50μ、2進値010
0)を受取る。Pは拒絶基準より小であるから(許容で
きる欠陥)、比較ユニツトIIOAの出力R1はレベル
(0)にある。もしPが拒絶基準を超えれば(許容でき
ない欠陥)、出力R1は2進値1を有する。回路81A
の場合、唯1つの拒絶基準が存在する。解読ユニツト1
09Aはバス113Aを介して比較ユニツト111Aへ
1111を表示する。更に比較ユニツト111Aは他の
入力としてP(0100)を受取る。従つて、R2上の
出力はゼロ・レベルで゛ある。同様に、欠陥76の垂直
長さを分析する回路81Bは2つの拒絶基準Lrl11
n−A=75μ及びX%L:25μを与えられる。
これらの値は、バス82Bを介して2進形式で解読ユニ
ツト109B(図示せず)へ与えられ、比較ユニツト1
10B(図示せず)は、垂直欠陥長さP=25μとx%
L1111n:25μとを比較し、且つ比較ユニツト1
11B(図示せず)は、P=25μとLn11n−A=
75μとを比較する。これらの比較の後、欠陥76は許
容されるから、出力T1(これは拒絶基準X%Lrrl
lnに対応する)及びT2(これは拒絶基準Lm1n−
Aに対応する)はOレベルにある。現在考慮していない
方向に沿つた欠陥長さに対応する回路81C及び゛81
Dの出力U1,U2,V1,V2は、デマルチプレクサ
82から出るバス82C及び82DによりOレベルヘ強
制される。
ツト109B(図示せず)へ与えられ、比較ユニツト1
10B(図示せず)は、垂直欠陥長さP=25μとx%
L1111n:25μとを比較し、且つ比較ユニツト1
11B(図示せず)は、P=25μとLn11n−A=
75μとを比較する。これらの比較の後、欠陥76は許
容されるから、出力T1(これは拒絶基準X%Lrrl
lnに対応する)及びT2(これは拒絶基準Lm1n−
Aに対応する)はOレベルにある。現在考慮していない
方向に沿つた欠陥長さに対応する回路81C及び゛81
Dの出力U1,U2,V1,V2は、デマルチプレクサ
82から出るバス82C及び82DによりOレベルヘ強
制される。
ともあれ、これらの出力は、以下説明するように欠陥7
6の場合第22図のマルチプレクサ83によつて考慮さ
れない。デマルチプレクサ82は第22図に示される。
それは、データθ、Lm11−A.X%L.n1n.k
Ln.1nを含むバス57によつて制御される。θの値
に従つて、拒絶基準は適当な回路へ印加されるが、その
具体的な方法は次の表に従う。ここで欠陥76は、LI
n1n=100μ、A=25μ、X=0.25、k=1
.75(第21図参照)であるような正方形の中に置か
れていることに注意されたい。
6の場合第22図のマルチプレクサ83によつて考慮さ
れない。デマルチプレクサ82は第22図に示される。
それは、データθ、Lm11−A.X%L.n1n.k
Ln.1nを含むバス57によつて制御される。θの値
に従つて、拒絶基準は適当な回路へ印加されるが、その
具体的な方法は次の表に従う。ここで欠陥76は、LI
n1n=100μ、A=25μ、X=0.25、k=1
.75(第21図参照)であるような正方形の中に置か
れていることに注意されたい。
出力R1.R2、T1.T2、U1.U2、■1、V2
は全てマルチプレクサ83へ接続されている。マルチプ
レクサ83は、そこへ印加された角度θに従つて、適当
な出力を選択する。その方法は次の表に従う。例えば、
欠陥76の場合、θ=0゜である。
は全てマルチプレクサ83へ接続されている。マルチプ
レクサ83は、そこへ印加された角度θに従つて、適当
な出力を選択する。その方法は次の表に従う。例えば、
欠陥76の場合、θ=0゜である。
R1は拒絶基準1.75LrT11nとの比較に対応し
、T1及びT2は拒絶基準0.25Ln.1n及び土.
n1n−25に対応する。欠陥76は許容された。従つ
て、R1=0、T1=0、T2=0である。線W1,W
2,W3は低レベルにある。ANDゲート84の出力線
W4と同じくイ氏レベルにある。もし出力線W5がイ氏
レべルにあれば、ORゲート85はその出力線53Aに
Oレベルを有する。従つて、分析される画素から測定さ
れ欠陥は許容されると考えてよい。欠陥が許容されない
場合、線W1が1レベルにあるか(これは欠陥の垂直長
さが拒絶基準L.n1。−Aを超えることを意味する)
、又は線W4が1レベルにあるか(これは欠陥の垂直長
さがkL.n1nを超え・、かつその水平長さがkL[
n1nを超えることを意味する)、又はW5が1レベル
にある場合を考えれば十分である。線W5はマルチプレ
クサ88から来るもので、そのレベルは線L15,M1
5,N15,Q15によつて決定される。これらの線は
、考察される分析窓のサイズに欠陥が達し.た時、高レ
ベルになる。マルチプレクサ88はθの値に従つて使用
できる対(pair)を選択する。例えば、欠陥76の
場合、θ−0゜であり、ORゲート86の出力が選択さ
れる。もしL15(又はM15)が高であれば、これは
水平(又は垂・直)欠陥長さが少なくとも15個のの画
素に達することを意味し、このような欠陥はモジユール
拒絶させねばならない。欠陥分析ブロツク52Bの構成
及び動作もブロツク52Aと同じである。
、T1及びT2は拒絶基準0.25Ln.1n及び土.
n1n−25に対応する。欠陥76は許容された。従つ
て、R1=0、T1=0、T2=0である。線W1,W
2,W3は低レベルにある。ANDゲート84の出力線
W4と同じくイ氏レベルにある。もし出力線W5がイ氏
レべルにあれば、ORゲート85はその出力線53Aに
Oレベルを有する。従つて、分析される画素から測定さ
れ欠陥は許容されると考えてよい。欠陥が許容されない
場合、線W1が1レベルにあるか(これは欠陥の垂直長
さが拒絶基準L.n1。−Aを超えることを意味する)
、又は線W4が1レベルにあるか(これは欠陥の垂直長
さがkL.n1nを超え・、かつその水平長さがkL[
n1nを超えることを意味する)、又はW5が1レベル
にある場合を考えれば十分である。線W5はマルチプレ
クサ88から来るもので、そのレベルは線L15,M1
5,N15,Q15によつて決定される。これらの線は
、考察される分析窓のサイズに欠陥が達し.た時、高レ
ベルになる。マルチプレクサ88はθの値に従つて使用
できる対(pair)を選択する。例えば、欠陥76の
場合、θ−0゜であり、ORゲート86の出力が選択さ
れる。もしL15(又はM15)が高であれば、これは
水平(又は垂・直)欠陥長さが少なくとも15個のの画
素に達することを意味し、このような欠陥はモジユール
拒絶させねばならない。欠陥分析ブロツク52Bの構成
及び動作もブロツク52Aと同じである。
相異点としては、デー夕・テーブル2に含まれる拒絶基
準が使用される。この拒絶基準は、前述したように、導
体間隔及びその方向θ″に関連するものである。線53
A及び53B(第15図参照)はORゲート54へ接続
され、0Rゲート54は欠陥分析フ治ツク52A及び5
2Bから得られた情報を集める。
準が使用される。この拒絶基準は、前述したように、導
体間隔及びその方向θ″に関連するものである。線53
A及び53B(第15図参照)はORゲート54へ接続
され、0Rゲート54は欠陥分析フ治ツク52A及び5
2Bから得られた情報を集める。
この最終的な情報はコンピユータによつて処理される。
第1A図は導体パターンを有する電子モジユールであつ
て上記導体パターンの位置に従つて公差が変動するモジ
ユールの一部を示す図、第1B図は或る導体部分の拡大
図、第2図は本発明の特徴を示す機能図、第3図は本発
明の装置で実行される検査及び仕分けステツプを示す流
れ図、第4図は良好なコントラストを示すイメージと灰
色勾配背景を示すイメージに関しその信号振幅に従つて
イメージ地点又は画素の分布を表わしたヒストダラム(
16個の灰色レベルを横軸とする)、第5図は侵食形の
形態的変換を受けた後六角フレームに従つてサンプルさ
れたイメージの形成を示す図、第6図は基準モジユール
及びそれに中心合せされねばならない被検査モジユール
のイメージ・パターンを示す図、第7図は第6図の陰影
を付けた領域1(Mx)を示す曲線であつて、被検査モ
ジユールのx軸に沿つた変位量Mxの関数として上記領
域が変化する様子を示す図、第8図は第7図と同様の図
であるがY軸方向の変位量Myに対して1(My)が変
化する様子を示す図、第9図は拡大形の欠陥の例を示す
図、第10図は欠損形の欠陥の例を示す図、第11A図
は第1A図に示される電子モジユールの導体の一部を拡
張したものであつてその拡張部分が欠損形の欠陥を有す
るものの図、第11B図は第1A図に示される電子モジ
ユールの導体間隔の一部を拡張したものであつてその拡
張部分が拡大形の欠陥を有するものの図、第12図は第
1A図に示されるモジユールの拡大部分であつてそこに
設けられた2本の導体の通過長さが4つの方向0゜,4
5゜,90゜,135゜で計算される様子を示す図、第
13図は被検査モジユールの寸法公差及び拒絶基準を調
整するデータ・テーブルを自動的に発生するためモジユ
ール・イメージを4つの方向で走査する様子を示す図、
第14図は本発明の装置に含まれる種々の構成要素を示
すブロツタ図、第15図は第14図に含まれる処理ユニ
ツト43の各種の構成要素を示す機能図、第16図は被
検査モジユールの寸法公差を調整するために使用される
構造要素を示す図、第]7図は第15図の侵食用(最小
)公差調整ブロツク48の詳細を示す図、第18図は第
15図の拡張用(最大)公差調整ブロツク49の詳細を
示す図、第19図は第15図の比較回路51A及び51
Bとして使用されてよい比較回路の詳細を示す図、第2
0図は4つの対称軸を有し15×15画素より成る正方
形分析窓を示す図、第21図は典型的な欠損形欠陥を有
する導体を示す図、第22図は被検査モジユールにある
導体の欠陥を2つの方向(導体の方向及びその方向に垂
直な方向)で計算し、被検査モジユールを受入れるべき
か拒絶すベきかを決定するため、上記欠陥のロケーシヨ
ンに従つて設定された拒絶基準ど上記欠陥の大きさとを
比較する欠陥分析ブロツクを示す図、第23図は1つの
方向(θ=O゜)で欠陥の大きさを計算する回路の詳細
を示十図、第24図は欠陥の大きさを拒絶基準と比較す
る回路の詳細を示す図である。 2]・・・・・・ピツクアツプ装置、22・・・・・・
基準モジユール、23・・・・・・支持台、24・・・
・・・ピツクアツプ装置、25・・・・・・被検査モジ
ユール、26・・・・・・方向性支持台、27・・・・
・・クロツク、28・・・・・・コンピユータ、29,
30, 31, 35・・・・・・モータ、37・・
・・・・第1闘値検査ユニツト、40・・・・・・第2
闘値検査ユニツト、42・・・・・・センタリング計算
ユニツト、43・・・・・・処理ユニツト、45・・・
・・・メモリ、47・・・・・・2元カウンタ。
て上記導体パターンの位置に従つて公差が変動するモジ
ユールの一部を示す図、第1B図は或る導体部分の拡大
図、第2図は本発明の特徴を示す機能図、第3図は本発
明の装置で実行される検査及び仕分けステツプを示す流
れ図、第4図は良好なコントラストを示すイメージと灰
色勾配背景を示すイメージに関しその信号振幅に従つて
イメージ地点又は画素の分布を表わしたヒストダラム(
16個の灰色レベルを横軸とする)、第5図は侵食形の
形態的変換を受けた後六角フレームに従つてサンプルさ
れたイメージの形成を示す図、第6図は基準モジユール
及びそれに中心合せされねばならない被検査モジユール
のイメージ・パターンを示す図、第7図は第6図の陰影
を付けた領域1(Mx)を示す曲線であつて、被検査モ
ジユールのx軸に沿つた変位量Mxの関数として上記領
域が変化する様子を示す図、第8図は第7図と同様の図
であるがY軸方向の変位量Myに対して1(My)が変
化する様子を示す図、第9図は拡大形の欠陥の例を示す
図、第10図は欠損形の欠陥の例を示す図、第11A図
は第1A図に示される電子モジユールの導体の一部を拡
張したものであつてその拡張部分が欠損形の欠陥を有す
るものの図、第11B図は第1A図に示される電子モジ
ユールの導体間隔の一部を拡張したものであつてその拡
張部分が拡大形の欠陥を有するものの図、第12図は第
1A図に示されるモジユールの拡大部分であつてそこに
設けられた2本の導体の通過長さが4つの方向0゜,4
5゜,90゜,135゜で計算される様子を示す図、第
13図は被検査モジユールの寸法公差及び拒絶基準を調
整するデータ・テーブルを自動的に発生するためモジユ
ール・イメージを4つの方向で走査する様子を示す図、
第14図は本発明の装置に含まれる種々の構成要素を示
すブロツタ図、第15図は第14図に含まれる処理ユニ
ツト43の各種の構成要素を示す機能図、第16図は被
検査モジユールの寸法公差を調整するために使用される
構造要素を示す図、第]7図は第15図の侵食用(最小
)公差調整ブロツク48の詳細を示す図、第18図は第
15図の拡張用(最大)公差調整ブロツク49の詳細を
示す図、第19図は第15図の比較回路51A及び51
Bとして使用されてよい比較回路の詳細を示す図、第2
0図は4つの対称軸を有し15×15画素より成る正方
形分析窓を示す図、第21図は典型的な欠損形欠陥を有
する導体を示す図、第22図は被検査モジユールにある
導体の欠陥を2つの方向(導体の方向及びその方向に垂
直な方向)で計算し、被検査モジユールを受入れるべき
か拒絶すベきかを決定するため、上記欠陥のロケーシヨ
ンに従つて設定された拒絶基準ど上記欠陥の大きさとを
比較する欠陥分析ブロツクを示す図、第23図は1つの
方向(θ=O゜)で欠陥の大きさを計算する回路の詳細
を示十図、第24図は欠陥の大きさを拒絶基準と比較す
る回路の詳細を示す図である。 2]・・・・・・ピツクアツプ装置、22・・・・・・
基準モジユール、23・・・・・・支持台、24・・・
・・・ピツクアツプ装置、25・・・・・・被検査モジ
ユール、26・・・・・・方向性支持台、27・・・・
・・クロツク、28・・・・・・コンピユータ、29,
30, 31, 35・・・・・・モータ、37・・
・・・・第1闘値検査ユニツト、40・・・・・・第2
闘値検査ユニツト、42・・・・・・センタリング計算
ユニツト、43・・・・・・処理ユニツト、45・・・
・・・メモリ、47・・・・・・2元カウンタ。
Claims (1)
- 【特許請求の範囲】 1 基準物体上に配置された基準パターンの寸法公差及
び拒絶基準がその基準パターンの存在するロケーション
によつて異なるような基準パターンと被検査物体上に配
置され上記基準パターンのロケーションに対応するロケ
ーションにおける被検査パターンとを比較して、上記被
検査パターンに含まれる欠陥の大きさに従い被検査物体
を受入れるか拒絶するかを決定する検査装置であつて、
上記基準パターンの2進イメージI_R_E_F及び上
記被検査パターンの2進イメージI_E_X_Aを発生
する手段と、上記寸法公差によつて決定された所定のパ
ターン構造要素によつて上記2進イメージI_R_E_
Fを拡張して最大公差2進イメージ(I_R_E_F)
_m_a_xを発生し、また上記所定のパターン構造要
素によつて上記2進イメージI_R_E_Fを侵食して
最小公差2進イメージ(I_R_E_F)_m_i_n
を発生する手段と、上記最大公差2進イメージ(I_R
_E_F)_m_a_xと上記2進イメージI_E_X
_Aとの間で〔(I_R_E_F)_m_a_xOR(
I_E_X_A)〕排他的OR(I_R_E_F)_m
_a_xの論理動作を実行することにより拡大形欠陥イ
メージを発生し、また上記最小公差2進イメージ(I_
R_E_F)_m_i_nと上記2進イメー2進イメー
ジI_E_X_A2進イメージI_E_X_Aとの間で
〔(2進イメージI_R_E_F)_m_i_nOR(
2進イメージI_E_X_A)〕排他的OR(2進イメ
ージI_E_X_A)の論理動作を実行することにより
欠損形欠陥イメージを発生する手段と、上記欠陥イメー
ジに基づき上記被検査物体の欠陥の大きさを測定し、上
記欠陥の存在するロケーションによつて決定された拒絶
基準と上記欠陥の大きさとを比較して被検査物体を受入
れるべきか拒絶すべきかを決定する手段とを具備する物
体検査装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP80430030A EP0054596B1 (fr) | 1980-12-18 | 1980-12-18 | Procédé d'inspection et de tri automatique d'objets présentant des configurations avec des tolérances dimensionnelles et des critères de rejet variables selon l'emplacement, équipement et circuits de mise en oeuvre |
| FR804300309 | 1980-12-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57107046A JPS57107046A (en) | 1982-07-03 |
| JPS5951135B2 true JPS5951135B2 (ja) | 1984-12-12 |
Family
ID=8187427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56159541A Expired JPS5951135B2 (ja) | 1980-12-18 | 1981-10-08 | 物体検査装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4481664A (ja) |
| EP (1) | EP0054596B1 (ja) |
| JP (1) | JPS5951135B2 (ja) |
| DE (1) | DE3070721D1 (ja) |
Families Citing this family (79)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4590607A (en) * | 1982-09-17 | 1986-05-20 | Environmental Research Institute Of Michigan | Image correspondence techniques using serial neighborhood processing |
| GB2129547B (en) * | 1982-11-02 | 1986-05-21 | Cambridge Instr Ltd | Reticle inspection |
| GB2129546B (en) * | 1982-11-02 | 1985-09-25 | Cambridge Instr Ltd | Image comparison |
| EP0123229B1 (en) * | 1983-04-15 | 1988-11-09 | Hitachi, Ltd. | Method and apparatus for detecting defects of printed circuit patterns |
| JPS6021523A (ja) * | 1983-07-15 | 1985-02-02 | Toshiba Corp | マスク欠陥検査方法 |
| JPH061370B2 (ja) * | 1983-11-24 | 1994-01-05 | 株式会社東芝 | マスク欠陥検査装置 |
| EP0147493B1 (fr) * | 1983-12-28 | 1988-09-07 | International Business Machines Corporation | Procédé et équipement pour l'alignement automatique d'un objet par rapport à une référence |
| DE3347645C1 (de) * | 1983-12-30 | 1985-10-10 | Dr.-Ing. Ludwig Pietzsch Gmbh & Co, 7505 Ettlingen | Verfahren und Einrichtung zum opto-elektronischen Pruefen eines Flaechenmusters an einem Objekt |
| GB2152658A (en) * | 1984-01-09 | 1985-08-07 | Philips Electronic Associated | Object sorting system |
| US4618938A (en) * | 1984-02-22 | 1986-10-21 | Kla Instruments Corporation | Method and apparatus for automatic wafer inspection |
| CA1229392A (en) * | 1984-02-28 | 1987-11-17 | Hirosato Yamane | Method and apparatus for detection of surface defects of hot metal body |
| JPS60230281A (ja) * | 1984-04-27 | 1985-11-15 | Fuji Electric Co Ltd | 文字識別装置 |
| US4853967A (en) * | 1984-06-29 | 1989-08-01 | International Business Machines Corporation | Method for automatic optical inspection analysis of integrated circuits |
| US4669466A (en) * | 1985-01-16 | 1987-06-02 | Lri L.P. | Method and apparatus for analysis and correction of abnormal refractive errors of the eye |
| US4776022A (en) * | 1985-04-09 | 1988-10-04 | Aoi Systems, Inc. | System for printed circuit board defect detection |
| JPS61251705A (ja) * | 1985-04-30 | 1986-11-08 | Sumitomo Metal Ind Ltd | パタ−ン検査方法及び装置 |
| US4668982A (en) * | 1985-06-17 | 1987-05-26 | The Perkin-Elmer Corporation | Misregistration/distortion correction scheme |
| IL79097A0 (en) * | 1985-06-17 | 1986-09-30 | Visionetics Corp | Automatic optical inspection of printed circuit boards |
| IL79098A0 (en) * | 1985-07-15 | 1986-09-30 | Visionetics Corp | Fine flaw detector for printed circuit boards |
| FR2587489B1 (fr) * | 1985-09-16 | 1988-07-08 | Bertin & Cie | Procede de controle optique automatique d'objets tels que des circuits integres |
| KR900007548B1 (ko) * | 1985-10-04 | 1990-10-15 | 다이닛뽕스쿠링세이소오 가부시키가이샤 | 패턴 마스킹 방법 및 그 장치 |
| US4928313A (en) * | 1985-10-25 | 1990-05-22 | Synthetic Vision Systems, Inc. | Method and system for automatically visually inspecting an article |
| US4942619A (en) * | 1986-01-20 | 1990-07-17 | Nikon Corporation | Pattern inspecting apparatus |
| US4771468A (en) * | 1986-04-17 | 1988-09-13 | International Business Machines Corporation | System for automatic inspection of periodic patterns |
| EP0246145B1 (en) * | 1986-05-10 | 1993-07-28 | Fujitsu Limited | Pattern inspection system |
| CA1284383C (en) * | 1986-08-04 | 1991-05-21 | Fmc Corporation | Computer integrated gaging system |
| US4918627A (en) * | 1986-08-04 | 1990-04-17 | Fmc Corporation | Computer integrated gaging system |
| US4796194A (en) * | 1986-08-20 | 1989-01-03 | Atherton Robert W | Real world modeling and control process |
| JPS63104185A (ja) * | 1986-10-22 | 1988-05-09 | Seiko Instr & Electronics Ltd | 画像の膨張・縮小変換回路 |
| US4949390A (en) * | 1987-04-16 | 1990-08-14 | Applied Vision Systems, Inc. | Interconnect verification using serial neighborhood processors |
| US5621811A (en) * | 1987-10-30 | 1997-04-15 | Hewlett-Packard Co. | Learning method and apparatus for detecting and controlling solder defects |
| US5081656A (en) * | 1987-10-30 | 1992-01-14 | Four Pi Systems Corporation | Automated laminography system for inspection of electronics |
| US5561696A (en) * | 1987-10-30 | 1996-10-01 | Hewlett-Packard Company | Method and apparatus for inspecting electrical connections |
| US4926452A (en) * | 1987-10-30 | 1990-05-15 | Four Pi Systems Corporation | Automated laminography system for inspection of electronics |
| US5097492A (en) * | 1987-10-30 | 1992-03-17 | Four Pi Systems Corporation | Automated laminography system for inspection of electronics |
| GB8811005D0 (en) * | 1988-05-10 | 1988-06-15 | Plessey Co Plc | Improvements in/relating to methods/registration |
| US5046111A (en) * | 1989-02-09 | 1991-09-03 | Philip Morris Incorporated | Methods and apparatus for optically determining the acceptability of products |
| US5146510A (en) * | 1989-02-09 | 1992-09-08 | Philip Morris Incorporated | Methods and apparatus for optically determining the acceptability of products |
| JP3132565B2 (ja) * | 1989-08-30 | 2001-02-05 | 株式会社日立製作所 | 欠陥検査方法及びその装置 |
| US5495424A (en) * | 1990-04-18 | 1996-02-27 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for inspecting solder portions |
| US5129009A (en) * | 1990-06-04 | 1992-07-07 | Motorola, Inc. | Method for automatic semiconductor wafer inspection |
| US5113565A (en) * | 1990-07-06 | 1992-05-19 | International Business Machines Corp. | Apparatus and method for inspection and alignment of semiconductor chips and conductive lead frames |
| JPH0786466B2 (ja) * | 1990-07-18 | 1995-09-20 | 大日本スクリーン製造株式会社 | プリント基板のパターン検査装置 |
| US5259012A (en) * | 1990-08-30 | 1993-11-02 | Four Pi Systems Corporation | Laminography system and method with electromagnetically directed multipath radiation source |
| US5231675A (en) * | 1990-08-31 | 1993-07-27 | The Boeing Company | Sheet metal inspection system and apparatus |
| US5214712A (en) * | 1990-09-11 | 1993-05-25 | Matsushita Electric Industrial Co., Ltd. | Pattern inspection system for inspecting defect of land pattern for through-hole on printed board |
| JP2500961B2 (ja) * | 1990-11-27 | 1996-05-29 | 大日本スクリーン製造株式会社 | プリント基板の座残り検査方法 |
| US5598345A (en) * | 1990-11-29 | 1997-01-28 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for inspecting solder portions |
| US5586058A (en) * | 1990-12-04 | 1996-12-17 | Orbot Instruments Ltd. | Apparatus and method for inspection of a patterned object by comparison thereof to a reference |
| US5237621A (en) * | 1991-08-08 | 1993-08-17 | Philip Morris Incorporated | Product appearance inspection methods and apparatus employing low variance filter |
| JP3265595B2 (ja) * | 1991-09-27 | 2002-03-11 | オムロン株式会社 | 画像処理方法およびその装置 |
| JP3445394B2 (ja) * | 1993-12-17 | 2003-09-08 | ゼロックス・コーポレーション | 少なくとも二つのイメージセクションの比較方法 |
| JP3986571B2 (ja) * | 1994-12-09 | 2007-10-03 | 日本テキサス・インスツルメンツ株式会社 | 歩留り予測装置とその方法 |
| US5583904A (en) * | 1995-04-11 | 1996-12-10 | Hewlett-Packard Co. | Continuous linear scan laminography system and method |
| US5687209A (en) * | 1995-04-11 | 1997-11-11 | Hewlett-Packard Co. | Automatic warp compensation for laminographic circuit board inspection |
| DE29510334U1 (de) * | 1995-06-26 | 1995-10-26 | AQS Dimensionale Meßtechnik GmbH, Hallein/Salzburg | System zur zweidimensionalen Vermessung planer Objekte |
| JP2885694B2 (ja) * | 1996-04-25 | 1999-04-26 | 山口日本電気株式会社 | 半導体基板表面の自動外観検査装置 |
| US5835634A (en) * | 1996-05-31 | 1998-11-10 | Adobe Systems Incorporated | Bitmap comparison apparatus and method using an outline mask and differently weighted bits |
| DE19636949A1 (de) * | 1996-09-11 | 1998-03-12 | Siemens Ag | Verfahren zur Detektion von Kanten in einem Bildsignal |
| US5978501A (en) * | 1997-01-03 | 1999-11-02 | International Business Machines Corporation | Adaptive inspection method and system |
| US6295374B1 (en) | 1998-04-06 | 2001-09-25 | Integral Vision, Inc. | Method and system for detecting a flaw in a sample image |
| US6297377B1 (en) | 1998-06-22 | 2001-10-02 | Cytec Technology Corporation | Benzocycle-substituted triazine and pyrimidine ultraviolet light absorbers |
| US6306939B1 (en) | 1998-06-22 | 2001-10-23 | Ciba Specialty Chemicals Corporation | Poly-trisaryl-1,3,5-Triazine carbamate ultraviolet light absorbers |
| US6239276B1 (en) | 1998-06-22 | 2001-05-29 | Cytec Technology Corporation | Non-yellowing para-tertiary-alkyl phenyl substituted triazine and pyrimidine ultraviolet light absorbers |
| US6201850B1 (en) | 1999-01-26 | 2001-03-13 | Agilent Technologies, Inc. | Enhanced thickness calibration and shading correction for automatic X-ray inspection |
| US6859285B1 (en) | 1999-08-31 | 2005-02-22 | Og Technologies, Inc. | Optical observation device and method for observing articles at elevated temperatures |
| IL133313A (en) | 1999-12-05 | 2004-12-15 | Orbotech Ltd | Adaptive tolerance reference inspection system |
| US6488405B1 (en) * | 2000-03-08 | 2002-12-03 | Advanced Micro Devices, Inc. | Flip chip defect analysis using liquid crystal |
| US6867250B1 (en) | 2000-10-30 | 2005-03-15 | Cytec Technology Corp. | Non-yellowing ortho-dialkyl aryl substituted triazine ultraviolet light absorbers |
| US6545156B1 (en) | 2000-11-03 | 2003-04-08 | Cytec Technology Corp. | Oligomeric hindered amine light stabilizers based on multi-functional carbonyl compounds and methods of making same |
| US6492521B2 (en) | 2000-11-03 | 2002-12-10 | Cytec Technology Corp. | Hindered amine light stabilizers based on multi-functional carbonyl compounds and methods of making same |
| US6727300B2 (en) | 2000-11-03 | 2004-04-27 | Cytec Technology Corp. | Polymeric articles containing hindered amine light stabilizers based on multi-functional carbonyl compounds |
| US6414155B1 (en) | 2000-11-03 | 2002-07-02 | Cytec Technology Corp. | Oligomeric hindered amine light stabilizers based on multi-functional carbonyl compounds and methods of making same |
| US6996790B2 (en) * | 2003-01-30 | 2006-02-07 | Synopsys, Inc. | System and method for generating a two-dimensional yield map for a full layout |
| US7693336B2 (en) * | 2004-06-15 | 2010-04-06 | Fraudhalt Limited | Method and apparatus for determining if an optical disk originated from a valid source |
| US8106355B1 (en) | 2008-06-27 | 2012-01-31 | Kla-Tencor Corporation | Automated inspection using cell-cell subtraction perpendicular to stage motion direction |
| CN109431511B (zh) * | 2018-11-14 | 2021-09-24 | 南京航空航天大学 | 一种基于数字图像处理的人体背部脊柱侧弯脊柱轮廓特征曲线拟合方法 |
| CN112595234A (zh) * | 2021-01-04 | 2021-04-02 | 胜宏科技(惠州)股份有限公司 | 一种线路板复杂外形尺寸的检测方法 |
| CN114425524B (zh) * | 2021-12-20 | 2023-06-30 | 苏州镁伽科技有限公司 | 用于检测设备的收料控制方法、装置及检测设备 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3546377A (en) * | 1968-06-12 | 1970-12-08 | Ovitron Corp | Video comparator using vidicons with delayed scanning |
| US3645626A (en) * | 1970-06-15 | 1972-02-29 | Ibm | Apparatus for detecting defects by optical scanning |
| US3955072A (en) * | 1971-03-22 | 1976-05-04 | Kasper Instruments, Inc. | Apparatus for the automatic alignment of two superimposed objects for example a semiconductor wafer and a transparent mask |
| JPS4934385A (ja) * | 1972-07-28 | 1974-03-29 | ||
| JPS5427098B2 (ja) * | 1972-09-11 | 1979-09-07 | ||
| US3909602A (en) * | 1973-09-27 | 1975-09-30 | California Inst Of Techn | Automatic visual inspection system for microelectronics |
| US3868508A (en) * | 1973-10-30 | 1975-02-25 | Westinghouse Electric Corp | Contactless infrared diagnostic test system |
| FR2321229A1 (fr) * | 1975-08-13 | 1977-03-11 | Cit Alcatel | Procede et appareillage pour controle automatique de graphisme |
| US3987244A (en) * | 1975-12-31 | 1976-10-19 | United Technologies Corporation | Programmable image processor |
| US4056716A (en) * | 1976-06-30 | 1977-11-01 | International Business Machines Corporation | Defect inspection of objects such as electronic circuits |
| US4247203A (en) * | 1978-04-03 | 1981-01-27 | Kla Instrument Corporation | Automatic photomask inspection system and apparatus |
| JPS5915381B2 (ja) * | 1978-10-16 | 1984-04-09 | 日本電信電話株式会社 | パタ−ン検査法 |
| JPS55142254A (en) * | 1979-04-25 | 1980-11-06 | Hitachi Ltd | Inspecting method for pattern of printed wiring board |
| DE2929846A1 (de) * | 1979-07-23 | 1981-03-12 | Siemens AG, 1000 Berlin und 8000 München | Opto-elektronisches pruefsystem zur automatischen beschaffenheitspruefung von leiterplatten, deren zwischenprodukte und druckwerkzeuge |
| US4269515A (en) * | 1979-08-07 | 1981-05-26 | Altman Associates, Inc. | Electro-optical system for inspecting printed circuit boards |
-
1980
- 1980-12-18 EP EP80430030A patent/EP0054596B1/fr not_active Expired
- 1980-12-18 DE DE8080430030T patent/DE3070721D1/de not_active Expired
-
1981
- 1981-10-08 JP JP56159541A patent/JPS5951135B2/ja not_active Expired
- 1981-12-11 US US06/329,892 patent/US4481664A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE3070721D1 (en) | 1985-07-04 |
| US4481664A (en) | 1984-11-06 |
| JPS57107046A (en) | 1982-07-03 |
| EP0054596B1 (fr) | 1985-05-29 |
| EP0054596A1 (fr) | 1982-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5951135B2 (ja) | 物体検査装置 | |
| US4477926A (en) | Process for inspecting and automatically sorting objects showing patterns with constant dimensional tolerances and apparatus for carrying out said process | |
| US4969198A (en) | System for automatic inspection of periodic patterns | |
| JP3187827B2 (ja) | パターン検査方法および装置 | |
| US6865288B1 (en) | Pattern inspection method and apparatus | |
| US4771468A (en) | System for automatic inspection of periodic patterns | |
| US5659630A (en) | Advanced manufacturing inspection system | |
| US4949390A (en) | Interconnect verification using serial neighborhood processors | |
| JPS59157505A (ja) | パタ−ン検査装置 | |
| JPS6063405A (ja) | パタ−ン検査方法及びその装置 | |
| KR940006220B1 (ko) | 프린트기판상의 패턴을 검사하는 방법 및 장치 | |
| EP1485872B1 (en) | A morphological inspection method based on skeletonization | |
| JP3368644B2 (ja) | 配線パターン検査装置及びその方法 | |
| JPS6115343A (ja) | 集積回路の光学的検査解析方法 | |
| JPH0735532A (ja) | 路面のひび割れ長さの測定方法 | |
| JPS6385432A (ja) | 線状欠陥の検査方法 | |
| JPH06288739A (ja) | 配線パターン検査装置 | |
| JP3370315B2 (ja) | パターン検査方法および装置 | |
| JPH063541B2 (ja) | パターン検査装置 | |
| US6173071B1 (en) | Apparatus and method for processing video data in automatic optical inspection | |
| JPH07200830A (ja) | 欠陥検査装置 | |
| Chae et al. | Template-set approach to VLSI pattern inspection | |
| JPH01296142A (ja) | 2次元画像比較検査装置 | |
| JPH02503123A (ja) | シリアル近傍プロセッサを用いた連結検証 | |
| JPS6128809A (ja) | 外観検査装置 |