JPS5952852B2 - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JPS5952852B2 JPS5952852B2 JP52115784A JP11578477A JPS5952852B2 JP S5952852 B2 JPS5952852 B2 JP S5952852B2 JP 52115784 A JP52115784 A JP 52115784A JP 11578477 A JP11578477 A JP 11578477A JP S5952852 B2 JPS5952852 B2 JP S5952852B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- filter
- phase comparator
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/185—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using a mixer in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
本発明は種々の通信機等に適用して好適な周波数シンセ
サイザに関する。
サイザに関する。
従来、斯種周波数シンセサイザは例えば第１図に示すよ
うに構成されている。
うに構成されている。
先ず、以下に第１図について説明しよう。
２０はフェイズ・ロックド・ループ（以下ＰＬＬと略称
する）である。
する）である。
このＰＬＬ２０において、可変発振器４の出力信号の一
部は混合器５に供給され、ここに供給される周波数信号
と混合されてその周波数が低くされいわゆるビートダウ
ンされる。
部は混合器５に供給され、ここに供給される周波数信号
と混合されてその周波数が低くされいわゆるビートダウ
ンされる。
このビートダウンされた信号は可変分周器としてのプロ
グラマブルカウンタ６に供給されて適当な値で分周され
位相比較器２に供給され、基準発振器１からの基準周波
数信号と位相比較される。
グラマブルカウンタ６に供給されて適当な値で分周され
位相比較器２に供給され、基準発振器１からの基準周波
数信号と位相比較される。
この比較出力はアクティブフィルタ３に供給されて直流
化され、可変発振器４にその発振周波数を制御する信号
として供給される。
化され、可変発振器４にその発振周波数を制御する信号
として供給される。
ところでこのＰＬＬ２０で周波数がロックされている状
態において位相比較器２の出力信号の周波数スペクトラ
ムは第２図のようであり、これには基準発振周波数であ
るｌ０ＫＨ２，の基本波信号及び；その高調波信号が含
まれている。
態において位相比較器２の出力信号の周波数スペクトラ
ムは第２図のようであり、これには基準発振周波数であ
るｌ０ＫＨ２，の基本波信号及び；その高調波信号が含
まれている。
ところで、アクティブフィルタ３は後述するように演算
増巾器の帰還回路に抵抗器とコンデンサとが直列接続さ
れて構成されており、この回路定数によって所定の周波
数以下ではかなり信号が減衰される低域通過フィルタが
構成されている。
増巾器の帰還回路に抵抗器とコンデンサとが直列接続さ
れて構成されており、この回路定数によって所定の周波
数以下ではかなり信号が減衰される低域通過フィルタが
構成されている。
この位相比較器２の出力信号に含まれる高調波信号成分
はアクティブフィルタ３を通して軽減されるが、アクテ
ィブフィルタ３の周波数特性はＰＬＬ２０の固有周波数
及びダンピングファクタを求めると決まってしまうので
、高調波信号成分の減衰度には限度がある。
はアクティブフィルタ３を通して軽減されるが、アクテ
ィブフィルタ３の周波数特性はＰＬＬ２０の固有周波数
及びダンピングファクタを求めると決まってしまうので
、高調波信号成分の減衰度には限度がある。
斯かる点に鑑み、本発明は回路構成簡単にして位相比較
器の出力信号に含まれる基本波信号の高調波成分を効果
的に抑圧できる周波数シンセサイザを提案せんとするも
のである。
器の出力信号に含まれる基本波信号の高調波成分を効果
的に抑圧できる周波数シンセサイザを提案せんとするも
のである。
以下に、第２図を参照して本発明周波数シンセサイザの
一実施例を説明しよう。
一実施例を説明しよう。
尚、第３図において第１図と対応する部分には同一符号
を付し、その重複説明を省略する。
を付し、その重複説明を省略する。
即ち、第３図は第１図において位相比較器２と可変発振
器４との間にアクティブフィルタ３と直列に補助フィル
タ８として例えばチェビシェフ型の低減通過フィルタを
挿入して付加したものである。
器４との間にアクティブフィルタ３と直列に補助フィル
タ８として例えばチェビシェフ型の低減通過フィルタを
挿入して付加したものである。
この補助フィルタ８は位相比較器に供給される基準周波
数信号及びその高調波信号を阻止すると共に可変分周器
の分周比の変化時において位相比較器より出力される比
較周波数信号のうちの最大周波数信号を通過させるよう
にその特性が設定されている。
数信号及びその高調波信号を阻止すると共に可変分周器
の分周比の変化時において位相比較器より出力される比
較周波数信号のうちの最大周波数信号を通過させるよう
にその特性が設定されている。
ところでこの補助フィルタ８を付加したことによってＰ
ＬＬ２０の系の周波数及びダンピングファクタに影響を
与えてはならないため、この補助フィルタ８は次のよう
な設計によりその特性が決められている。
ＬＬ２０の系の周波数及びダンピングファクタに影響を
与えてはならないため、この補助フィルタ８は次のよう
な設計によりその特性が決められている。
以下にこの補助フィルタ８の設計について吟味しよう。
尚、以下の説明においては本発明周波数シンセサイザを
例えば４０チヤンネルの市民バンド（ＣＢ帯）のトラン
シーバ−に適用する場合について述べる。
例えば４０チヤンネルの市民バンド（ＣＢ帯）のトラン
シーバ−に適用する場合について述べる。
第３図において電圧制御型発振器４の出力信号は１６２
７０ＫＨｚ〜１６７１０ＫＨｚで゛あり、いわゆるビー
トダウン用の混合回路５では一方の入力端から１５３６
０ＫＨｚの信号が供給され、プログラマブルカウンタ６
には９１０〜１３５０ＫＨ７の信号が供給される。
７０ＫＨｚ〜１６７１０ＫＨｚで゛あり、いわゆるビー
トダウン用の混合回路５では一方の入力端から１５３６
０ＫＨｚの信号が供給され、プログラマブルカウンタ６
には９１０〜１３５０ＫＨ７の信号が供給される。
この信号はプログラマブルカウンタ６で分周され、位相
比較器２でこの信号と基準発振器１からの１０ＫＨｚの
基準信号とが位相比較される。
比較器２でこの信号と基準発振器１からの１０ＫＨｚの
基準信号とが位相比較される。
そして、この比較出力はアクティブフィルタ３及び補助
フィルタ８を経て電圧制御型発振器４に発振周波数の制
御信号として供給される。
フィルタ８を経て電圧制御型発振器４に発振周波数の制
御信号として供給される。
ところでこのトランシーバ−は４０ｃｈを装備して々す
、プログラマブルカウンタ６で゛分周比ｌ／ＮのＮの値
は９１から１３５迄変化される。
、プログラマブルカウンタ６で゛分周比ｌ／ＮのＮの値
は９１から１３５迄変化される。
そして、このプログラマブルカウンタ６においてＮの値
の変化が一番大きいのはＮが９１から１３５へ変化する
とき及び１３５から９１へ変化するときである。
の変化が一番大きいのはＮが９１から１３５へ変化する
とき及び１３５から９１へ変化するときである。
プログラマブルカウンタ６においてＮを９１から１３５
へ変化させた瞬間はＰＬＬ２０の系で１６２７０ＫＨｚ
の周波数の信号がロックされたままであり、プログラマ
ブルカウンタ６で゛は９１０ＫＨｚが１３５分周されて
しまうので６．７４ＫＨｚの出力の信号が位相比較器２
へ供給され、位相比較器２で発信器１からの１０：ｔＧ
（ｚの発振出力信号と位相比較すると３．２６ＫＨｚも
の高い周波数の信号が取り出される。
へ変化させた瞬間はＰＬＬ２０の系で１６２７０ＫＨｚ
の周波数の信号がロックされたままであり、プログラマ
ブルカウンタ６で゛は９１０ＫＨｚが１３５分周されて
しまうので６．７４ＫＨｚの出力の信号が位相比較器２
へ供給され、位相比較器２で発信器１からの１０：ｔＧ
（ｚの発振出力信号と位相比較すると３．２６ＫＨｚも
の高い周波数の信号が取り出される。
又、同様にして、プログラマブルカウンタ６においてＮ
を１３５から９１へ変化させた瞬間はＰＬＬ２０の系で
１６７１０に出の信号がロックされたままであり、プロ
グラマブルカウンタ６で゛は１３５０ＫＩ（ｚが９１分
周されてしまうので１４．８４ＫＨ２の出力が位相比較
器２へ供給され、位相比較器２からは４．８４に＆もの
高い周波数の信号が取り出される。
を１３５から９１へ変化させた瞬間はＰＬＬ２０の系で
１６７１０に出の信号がロックされたままであり、プロ
グラマブルカウンタ６で゛は１３５０ＫＩ（ｚが９１分
周されてしまうので１４．８４ＫＨ２の出力が位相比較
器２へ供給され、位相比較器２からは４．８４に＆もの
高い周波数の信号が取り出される。
従って、補助フィルタ８の特性としては４．８４に出逢
の周波数を減衰なく伝達し、それ以上の成分を減衰させ
るような低域通過フィルタを付加すれば良く、こうする
ことによりＰＬＬ２０の緒特性に影響なくスプリアス及
び雑音を減少させることができる。
の周波数を減衰なく伝達し、それ以上の成分を減衰させ
るような低域通過フィルタを付加すれば良く、こうする
ことによりＰＬＬ２０の緒特性に影響なくスプリアス及
び雑音を減少させることができる。
この補助フィルタ８としては第４図にその特性を示すチ
ェビシェフ型フィルタ又は例えば１０ＫＨｚ以下の周波
数を通過させるローパスフィルタが好ましい。
ェビシェフ型フィルタ又は例えば１０ＫＨｚ以下の周波
数を通過させるローパスフィルタが好ましい。
このチェビシェフ型フィルタは基準周波数１０ＫＨｚ及
びその２倍の高周波の周波数２０ＫＨｚに著しい遮断特
性を有している。
びその２倍の高周波の周波数２０ＫＨｚに著しい遮断特
性を有している。
第５図は補助フィルタ８としてチェビシェフ型フィルタ
を使用した場合におけるアクティブフィルタ３、補助フ
ィルタ８、インピーダンス整合器１４、電圧制御用発振
器４の具体構成例を示したものである。
を使用した場合におけるアクティブフィルタ３、補助フ
ィルタ８、インピーダンス整合器１４、電圧制御用発振
器４の具体構成例を示したものである。
アクティブフィルタ３は演算増巾器１０、その帰還回路
に直列接続された抵抗値１１、コンデンサ１２、及び負
荷抵抗器１３等より構成されており、コンデンサ１２、
抵抗器１１゜１３等の定数によりフィルタの周波数特性
は決定される。
に直列接続された抵抗値１１、コンデンサ１２、及び負
荷抵抗器１３等より構成されており、コンデンサ１２、
抵抗器１１゜１３等の定数によりフィルタの周波数特性
は決定される。
チェビシェフ型フィルタ８は複数のコイル及びコンデン
サで構成されており、その特性は上述したように第４図
で表わされる。
サで構成されており、その特性は上述したように第４図
で表わされる。
そして、フィルタ８は通過帯域内の周波数の信号の伝送
損失をなくすため、出力インピーダンスを無限大とした
低域通過フィルタを設計しても良い。
損失をなくすため、出力インピーダンスを無限大とした
低域通過フィルタを設計しても良い。
そして、低域通過フィルタの出力をインピーダンス整合
器１４の入力インピーダンスの高い電界効果型トランジ
スタ１５で受けてトランジスタ１６によりインピーダン
スを低くした後電圧制御型発振器４の可変容量ダイオー
ド１７の両端に供給して駆動し、可変容量ダイオード１
７で発生される雑音を減少するようにしている。
器１４の入力インピーダンスの高い電界効果型トランジ
スタ１５で受けてトランジスタ１６によりインピーダン
スを低くした後電圧制御型発振器４の可変容量ダイオー
ド１７の両端に供給して駆動し、可変容量ダイオード１
７で発生される雑音を減少するようにしている。
以上は補助フィルタとして低域通過フィルタを用いた場
合について述べたが、補助フィルタはノツチフィルタで
あっても良い。
合について述べたが、補助フィルタはノツチフィルタで
あっても良い。
ノツチフィルタは第６図に示す特性を有しており、基準
周波数１０に比の高調数の周波数において一５９ｄＢ減
衰するように設計されている。
周波数１０に比の高調数の周波数において一５９ｄＢ減
衰するように設計されている。
補助フィルタとして低域通過フィルタを用いた場合、位
相比較器２の出力のビート周波数が低域通過フィルタの
遮断周波数より高いとＰＬＬ２０はロックしないが、ノ
ツチフィルタを用いた場合位相比較器２の出力のビート
信号の周波数が基準周波数の何倍かの周波数以外であれ
ばビート信号は減衰せず、ＰＬＬ２０は口ツクするので
いわゆるＰＬＬ２０のロックレンジが広くなる。
相比較器２の出力のビート周波数が低域通過フィルタの
遮断周波数より高いとＰＬＬ２０はロックしないが、ノ
ツチフィルタを用いた場合位相比較器２の出力のビート
信号の周波数が基準周波数の何倍かの周波数以外であれ
ばビート信号は減衰せず、ＰＬＬ２０は口ツクするので
いわゆるＰＬＬ２０のロックレンジが広くなる。
次に、スペクトラムアナライザを用いて従来の周波数シ
ンセサイザ及び本発明の周波数シンセサイザの可変発振
器の出力信号の周波数スペクトラムを比較して説明しよ
う。
ンセサイザ及び本発明の周波数シンセサイザの可変発振
器の出力信号の周波数スペクトラムを比較して説明しよ
う。
第７図は補助フィルタを付加しない従来の周波数シンセ
サイザにおける電圧制御発振器の出力信号の周波数スペ
クトラム図であり、搬送波信号のレベルは一３２ｄＢ、
搬送波信号から基準周波数に対応する１ＱＫＨｚを隔て
て第２次高調液位号のレベルは約−７０ｄＢ、第３次高
調液位号のレベルは約−７４ｄＢであり、かなり高いレ
ベルの高調波信号が含まれている。
サイザにおける電圧制御発振器の出力信号の周波数スペ
クトラム図であり、搬送波信号のレベルは一３２ｄＢ、
搬送波信号から基準周波数に対応する１ＱＫＨｚを隔て
て第２次高調液位号のレベルは約−７０ｄＢ、第３次高
調液位号のレベルは約−７４ｄＢであり、かなり高いレ
ベルの高調波信号が含まれている。
一方、第８図は補助フィルタを付加した本発明周波数シ
ンセサイザにおける電圧制御発振器の出力信号の周波数
スペクトラム図であり、高調波信号が良好に除去され１
００ｄＢ以下とされた。
ンセサイザにおける電圧制御発振器の出力信号の周波数
スペクトラム図であり、高調波信号が良好に除去され１
００ｄＢ以下とされた。
斯くして、本発明周波数シンセサイザによれば、位相比
較器と可変発振器との間にアクティブフィルタと直列に
補助フィルタを挿入し、補助フィルタは位相比較器に供
給される基準周波数信号及びその高調波信号を阻止する
と共に可変分周器の分周比の変化時において位相比較器
より出力される比較周波数信号のうち最大周波数信号を
通過させるようにその特性が設定されて成るので、可変
発振器からは高調波信号成分の殆んど含まれない純粋な
出力信号が得られ、搬送波信号から基準周波数に対応す
る１０ＫＴｈ隔てた第２次高調液位号成分を１００ｄＢ
以下とすることができた。
較器と可変発振器との間にアクティブフィルタと直列に
補助フィルタを挿入し、補助フィルタは位相比較器に供
給される基準周波数信号及びその高調波信号を阻止する
と共に可変分周器の分周比の変化時において位相比較器
より出力される比較周波数信号のうち最大周波数信号を
通過させるようにその特性が設定されて成るので、可変
発振器からは高調波信号成分の殆んど含まれない純粋な
出力信号が得られ、搬送波信号から基準周波数に対応す
る１０ＫＴｈ隔てた第２次高調液位号成分を１００ｄＢ
以下とすることができた。
尚、補助フィルタとしてはチェビシェフ型の低域通過フ
ィルタでなく、コイルとコンデンサとを組合わせた低域
通過フィルタであってもよい。
ィルタでなく、コイルとコンデンサとを組合わせた低域
通過フィルタであってもよい。
第１図は従来の周波数シンセサイザの一例の系統図、第
２図は第１図の動作説明に供する周波数スペクトラム図
、第３図は本発明の周波数シンセサイザの一例の系統図
、第５図は第３図の要部の具体構成を示す回路図、第４
図及び第６図は補助フィルタの一例の周波数特性図、第
７図は従来の周波数シンセサイザの説明に供する周波数
スペクトラム図、第８図は本発明の周波数シンセサイザ
の説明に供する周波数スペクトラム図である。 ′ ２は位相比較器、３はアクティブフィルタ、４は可
変発振器、６は可変分周器、８は補助フィルタである。
２図は第１図の動作説明に供する周波数スペクトラム図
、第３図は本発明の周波数シンセサイザの一例の系統図
、第５図は第３図の要部の具体構成を示す回路図、第４
図及び第６図は補助フィルタの一例の周波数特性図、第
７図は従来の周波数シンセサイザの説明に供する周波数
スペクトラム図、第８図は本発明の周波数シンセサイザ
の説明に供する周波数スペクトラム図である。 ′ ２は位相比較器、３はアクティブフィルタ、４は可
変発振器、６は可変分周器、８は補助フィルタである。
Claims (1)
- １ 位相比較器と可変発振器との間にアクティブフィル
タと直列に補助フィルタを挿入し、上記補助フィルタは
位相比較器に供給される基準周波数信号及びその高調波
信号を阻止すると共に可変分周器の分周比の変化時にお
いて位相比較器より出力される比較周波数信号のうちの
最大周波数信号を通過させるようにその特性が設定され
て成る周波数シンセサイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52115784A JPS5952852B2 (ja) | 1977-09-27 | 1977-09-27 | 周波数シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52115784A JPS5952852B2 (ja) | 1977-09-27 | 1977-09-27 | 周波数シンセサイザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5449054A JPS5449054A (en) | 1979-04-18 |
| JPS5952852B2 true JPS5952852B2 (ja) | 1984-12-21 |
Family
ID=14670970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52115784A Expired JPS5952852B2 (ja) | 1977-09-27 | 1977-09-27 | 周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5952852B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6077526A (ja) * | 1983-10-05 | 1985-05-02 | Fujitsu Ltd | 位相同期回路 |
| JPS6284236U (ja) * | 1985-11-13 | 1987-05-29 | ||
| JPS63164619A (ja) * | 1986-12-26 | 1988-07-08 | Matsushita Electric Ind Co Ltd | 位相同期ル−プ回路 |
-
1977
- 1977-09-27 JP JP52115784A patent/JPS5952852B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5449054A (en) | 1979-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08228150A (ja) | 周波数合成装置 | |
| US4977613A (en) | Fine tuning frequency synthesizer with feedback loop for frequency control systems | |
| US5341110A (en) | Low phase noise reference oscillator | |
| US4707665A (en) | Low noise signal generator | |
| US4748425A (en) | VCO range shift and modulation device | |
| JPS5952852B2 (ja) | 周波数シンセサイザ | |
| JPH05243984A (ja) | 位相同期発振器 | |
| US4097816A (en) | Tuning system | |
| RU2329595C1 (ru) | Синтезатор частот | |
| SU832703A1 (ru) | Избирательный усилитель | |
| US4095190A (en) | Tuning system | |
| JP3715335B2 (ja) | Ｐｌｌシンセサイザ回路 | |
| US4743865A (en) | Quartz-crystal microwave oscillator of the common-emitter transmission type with two transistors and a predetermined loaded Q factor | |
| JPH0389633A (ja) | 受信機回路 | |
| KR920000411B1 (ko) | 수동 3차 pll 루프 필터 | |
| JPH11308096A (ja) | 位相ロックループ回路 | |
| KR930007103B1 (ko) | 소형 무전기용 디지탈 피엘엘(pll) 주파수 합성기 대규모 집적회로 | |
| JPH0134443Y2 (ja) | ||
| JP2732625B2 (ja) | 位相同期回路 | |
| JPS59191921A (ja) | チユ−ナにおける発振周波数制御回路 | |
| SU813674A1 (ru) | Умножитель частоты | |
| JPH0229009A (ja) | 電圧制御発振回路 | |
| JPS63164619A (ja) | 位相同期ル−プ回路 | |
| JPS6355814B2 (ja) | ||
| JPS6143321Y2 (ja) |