JPS5953558B2 - 電子楽器 - Google Patents

Description

【発明の詳細な説明】 この発明は、各鍵の状態（押鍵、離鍵）を検出して、押
鍵された鍵に対する楽音の発生制御を行う電子楽器に関
する。

一般に、電子楽器において、各鍵の押鍵、離鍵に対応し
て楽音の発生を制御するためには、押下された鍵および
離鍵された鍵を正確に検出する必要がある。

従来、各鍵の状態を検出する手段としては種々のものが
提案されているが、いずれも新たに押下された鍵および
新たに離鍵された鍵等の各鍵の状態の変化を簡単な構成
でかつ正確に検出できるものではない。

この発明は、簡単な構成により各鍵の状態の変化を検出
し、この検出出力に基づき楽音の発生制御を行うように
した電子楽器を提供することを目的とする。

この発明によれば、所定のタイミングで繰り返し各鍵の
状態を検出することにより、各鍵の状態を示すキー情報
を鍵状態検出手段から発生するとともにこのキー情報を
記憶手段に一時記憶し、前記鍵状態検出手段から発生さ
れるキー情報（新キー情報）と前記記憶手段に記憶され
ているキー情報（旧キー情報）を比較し、この新キー情
報と旧キー情報の変化から各鍵の状態の変化を検出して
いる。

そしてこの各鍵の状態の変化に基づき新たに押鍵された
鍵に対応する楽音の発生を複数の楽音発生用のチャンネ
ル（同時発音可能な数に対応する）のいずれかに割当て
るように制御される。この割当てに際し、上記各チャン
ネルの中で最も早く離鍵があつたチャンネルを検出し、
この検出したチャンネルに対して上記新たに押鍵された
鍵に対応する楽音の割当てが行われる。以下、この発明
の電子楽器の一実施例を添付図面を参照して詳細に説明
する。

この発明の電子楽器においては、複数の楽音を同時に発
音可能とするためにカウンタ、論理回路、記憶装置等を
時分割的に共用せしめるようにダイナミツク論理的に構
成してある。

従つて、まず以下で使用するクロツクパルスの関係につ
いて説明する。１チヤンネルのタイムスロツトに相当す
るパルス間隔を有するものがチヤンネルクロツクφ１で
、このパルス間隔をチヤンネル時間という。

同時最大発音数を８音とすると、チヤンネルクロツクφ
１の８周期（８チヤンネル時間）毎に同期してキークロ
ツクφ２が発生される。従つてキークロツクφ２のパル
ス間隔は８チヤンネル時間で、これを１キー時間という
。第１図において、キーデータ発生装置１０は鍵盤の各
鍵に連動して作動される各キースイツチのオン・オフ状
態をキークロツクφ２の走査速度で順次検出走査し、時
分割多重化された各キースイツチの走査結果すなわちキ
ーデータＫＤを順次発生する。

オンされたスイツチに相当するタイムスロツトにはパル
スが生じ（信号１）、オフスイツチのタイムスロツトに
はパルスが生じていない（信号０）、キーデータＫＤが
得られる。尚、全鍵数を４８とすると、全キースイツチ
を１通り走査し終える全走査時間は４８キー時間である
。このキーデータＫＤは４８ビツトのシフトレジスタ２
０に加えられ、キークロツクφ２に従つて順次シフトさ
れる。

このレジスタ２０の各段は全キースイツチに対応してお
り、全キースイツチの走査結果が絶えず１時記憶されて
いる。入力されたキーデータＫＤは４８キー時間遅延さ
れてレジスタ２０から出力され、これが遅延キーデータ
ＫＤ＊となる。あるキースイツチに関する新しいキーデ
ータＫＤが発生されるタイミングと、このキースイツチ
に関する遅延キーデータＫＤ＊が出力されるタイミング
は完全に一致している。遅延キーデータＫＤ＊はインバ
ータＩＮｌを介してアンド回路ＡＮｌの一方入力側に加
えられ、同回路ＡＮｌの他の入力側には新しいキーデー
タＫＤが加えられる。

また、新しいキーデータＫＤはインバータＩＮ２を介し
てアンド回路ＡＮ２の一方入力側に加えられ、同回路Ａ
Ｎ２の他の入力側には遅延キーデータＫＤ＊が加えられ
る。従つて、今まで押されていた鍵が離されて新しいキ
ーデータＫＤが信号０になると、遅延キーデータＫＤ＊
の信号１によりアンド回路ＡＮ２の条件が成立し、出力
は信号１となる。

この信号１は１キー時間の間生じており、これが、ある
鍵が離されたことを表わすストツプ信号ＳＴとなる。他
方、新たに鍵が押されてキーデータＫＤが信号１になる
と、インバータＩＮｌの出力信号１によりアンド回路Ａ
Ｎｌの条件が成立し、同回路ＡＮｌの出力は１キー時間
の間信号１となる。アンド回路ＡＮｌの出力はアンド回
路ＡＮ３に加えられ、アンド回路ＡＮ３は他の入力側に
反転クレーム信号Ｃ口ｑ及びオールド信号０Ｌが同時に
加えられたとき条件が成立し、信号１を出力する。反転
クレーム信号Ｃ口ｑは同時発音可能な８チヤンネルのう
ち鍵が押されていないチヤンネルに相当するタイムスロ
ツトに生じるもので、１チヤンネル時間の幅を有してい
る。オールド信号０Ｌは同時発音可能な８チヤンネルの
うち最も減衰の進んでいる（最も古く離鍵された）チヤ
ンネルに相当するタイムスロツトに生じるもので、１チ
ヤンネル時間の幅を有している二従つて、新たに鍵が押
された場合、鍵が押されていずかつ最も古く離鍵された
チヤンネルに相当するタイムスロツトに１チヤンネル時
間の幅の信号１がアンド回路ＡＮ３から出力される。こ
れが、新たに鍵が押されたことを示すニユープレス信号
ＮＰとなる。このニユープレス信号ＮＰはゲート回路Ｇ
１に加えられるとともに、オールド信号発生装置６０に
加えられる。

オールド信号発生装置６０は、あるチヤンネルにおいて
鍵が離された場合すなわちその楽音がデイケイに入つた
場合この離鍵時以降に離された鍵の数を夫々離鍵されて
いるチヤンネル毎に計数記憶し（すなわち計数値の大小
によつて各楽音がデイケイに入つた順序を事実上記憶し
、）各チヤンネルの計数値を比較して最も計数値の大き
いチヤンネルを最も減衰の進んでいる（すなわち最も早
くデイケイに入つた）チヤンネルとして検出し、当該チ
ヤンネルのタイムスロツトにオールド信号０Ｌを発生す
るものであり、詳細は後述する。キーコード発生装置３
０はキークロツクφ２を順次計数する４８進カウンタか
らなるもので、６ビツトのキーコードＫＣを各鍵に対応
して４８通り順次発生する。

このカウンタの計数動作は前記キースイツチの走査と完
全に同期して行なわれる。従つてある時点におけるキー
データＫＤ（ＫＤ＊）とキーコードＫＣは常に同一のキ
ースイツチに対応しており、ニユープレス信号ＮＰが出
力されるとき発生されているキーコードＫＣは当該新た
に押された鍵に対応している。ゲート回路Ｇ１はニユー
プレス信号ＮＰが加えられたとき対応するキーコードＫ
Ｃを選択し、８語（１語＝６ビツト）のシフトレジスタ
３］に入力する。レジスタ３１に加えられたキーコード
ＫＣはチヤンネルクロツクφ１に従つて順次シフトされ
、１キー時間遅延された遅延キーコードＫＣ＊が出力さ
れる。この遅延キーコードＫＣ＊はゲート回路Ｇ１に帰
還され、ニユープレス信号ＮＰが生じていないときシフ
トレジスタ３１に再入力される。こうしてレジスタ３１
は８チヤンネル分の各キーコードＫＣ＊を循環させて記
憶保持し、チヤンネルクロツクφ１に従つて各キーコー
ドＫＣ＊を順次時分割出力する。この時分割多重化され
た各キーコードは適宜の楽音信号発生装置（図示せず）
に加えられ、この各キーコードにもとづいて複数の押圧
鍵に対応する楽音信号が夫々発生される。

例えば、上記楽音信号発生においては各チヤンネルに対
応して楽音発生装置が設けられており、各チヤンネルに
割当てられた楽音が別個に発生される。各楽音発生装置
は各チヤンネルで時分割共用されるものでもよいまた、
ニユープレス信号ＮＰはインバータＩＮ３を介してナン
ド回路４３に加えられ、８ビツトのシフトレジスタ５０
に信号１を入力する。

このタイミングは、前記レジスタ３１にキーコードＫＣ
が書込まれるタイミングと一致している。またレジスタ
３１と同様に、レジスタ５０に入力された信号］はチヤ
ンネルクロツクφ１に従つて順次シフトされ１キー時間
後に出力される。従つて両レ．ジスタ３１及び５０から
は同一のチヤンネルの情報が同期して出力される。この
レジスタ５０の出力信号１は当該チヤンネルにおいて鍵
が押されていることを表わすクレーム信号ＣＬＭとなる
。レジスタ５０の出力はナンド回路４２及び゛４３・を
介して帰還入力される。すなわち、鍵が押され続けてい
るあるいは離され続けているときニユープレス信号ＮＰ
は信号０であるからナンド回路４３の条件が成立し、ま
たストツプ信号ＳＴが発生していないときナンド回路４
１の出力は信号１で゛あるからナンド回路４２の条件が
成立し、従つてレジスタ５０の出力はそのまま入力側に
循環される。こうして、鍵が押されている間、当該チヤ
ンネルには信号１すなわちクレーム信号ＣＬＭが保持さ
れ、レジスタ５０は当該チヤンネルが押鍵されているこ
とを記憶保持する。鍵が離されると前述のようにストツ
プ信号ＳＴが発生される。

このとき、キーコード発生装置３０の出力は当該離され
た鍵に対応するキーコードＫＣを１キー時間維持してい
る。このキーコードＫＣは前記押鍵のときにレジスタ３
１に確実に書込まれているから、１キー時間の間のいず
れかのチヤンネルに相当するタイムスロツトに当該離さ
れた鍵のキーコードＫＣ＊が前記レジスタ３１から出力
される。当該チヤンネル時間においてキーコードＫＣと
ＫＣ＊の内容が一致すると比較回路４０は一致検出信号
１をナンド回路４１に送出する。ナンド回路４１の他の
入力にはストツプ信号ＳＴが加えられているから、同回
路４１の出力は信号０となりナンド回路４２の条件は不
成立である。従つてナンド回路４２の出力は信号１とな
り、ナンド回路４３の出力は信号０となる。このとき、
レジスタ５０からは当該離鍵されたチヤンネルの押鍵記
憶信号１が出力されるが、当該チヤンネルのレジスタ入
力は新たに書替えられて信号０となる。この信号０は１
キー時間遅延されてレジスタ５０の出力側に現われ、前
述と同様にレジスタ５０の当該チヤンネルには信号０が
循環される。この信号０はインバータＩＮ５で反転され
て当該チヤンネルにおいて鍵が押されていないことを表
わす反転クレーム信号ＡＭとなる。すなわち、反転クレ
ーム信号Ｃ口Ｋ．Ｋは離鍵されたチヤンネルを識別する
ものである。かくてレジスタ５０からは各チヤンネル毎
に１チヤンネル時間間隔で鍵が押されている（信号１）
か否（信号０）かの情報が時分割的に順次出力される。
このレジスタ５０の出力で゛あるクレーム信号ＣＬＭは
前述と同様な適宜の楽音信号発生装置に加えられ、前記
キーコードにもとずいて発生される楽音信号を当該チヤ
ンネルにおいて発音するか否かを制御するために利用さ
れる。

第２図はオールド信号発生装置６０の一具体例を示すプ
ロツク図で、オールド信号発生装置６０は、全８チヤン
ネルのうち減衰中の音（鍵が離されているチヤンネル）
がある場合最も減衰の進んでいる音（チヤンネル）を検
出し、新たに押圧された鍵の音を当該チヤンネルにおい
て発音させるためにオールド信号０Ｌを発生する。

各チヤンネル毎に計数値を記憶しチヤンネルクロツクφ
１に従つて順次シフトされる８語（１語＝３ビツト）の
循還シフトレジスタ６１と、このレジスタ６１からの３
ビツトの記憶計数値にアンド回路ＡＧからのキャリー入
力を積算する加算器，６２及びレジスタ６１に対して加
算器６２からの積算計数結果を入力制御するゲート回路
Ｇ２とによつて積算カウンタが構成され、あるチヤンネ
ルにおける離鍵時以降に離された鍵（鍵種類、チヤンネ
ル等を問わず）の数が夫々離鍵されている当該チヤンネ
ル毎に計数される。

計数の条件は、（４）当該チヤンネルが離鍵されている
こと、（Ｂ）計数値が未だ最大に達していないこと、で
あり、これらの条件をアンド回路ＡＧで検出し条件を満
たすときストツプ信号ＳＴを加算器６２のキャリー入力
，側に加えて、離された鍵の数を計数する。条件囚は反
転クレーム信号Ｃ口ｑが信号１であることにより満たさ
れ、条件８はナンド回路ＮＧの出力が信号１であること
により満たされる。

すなわち、最大発音数は８音であるからあるチヤン，ネ
ルの離鍵時以降に離される鍵の数は当該チヤンネルをも
含めて最大で８鍵であるため、計数値を３ビツトの情報
で構成するようにした。そして３ビツトの計数値の最大
値は１１１であり、これをナンド回路ＮＧで検出し、最
大値に達したときアンド回路ＡＧの条件を不成立にして
計数を停止させ、レジスタ６１の当該チヤンネルに最大
値を保持？せるようにした。尚、前記アンド回路ＡＮ２
（第１図）から送出されるストツプ信号ＳＴは遅延回路
６３でクロツクφ２によつて１キー時間遅延された後ア
ンド回路ＡＧに加えられるようになつている。遅延回路
６３を設けた理由は、前記レジスタ５０から送出される
反転クレーム信号ＣＤｑはストツプ信号ＳＴの発生より
も１キー時間遅延されるため、ストツプ信号ＳＴの発生
による当該チヤンネルにおける自らの離鍵をも同チヤン
ネルにおいて計数させるためである。また、ゲート回路
Ｇ２の一方入力側にはニユープレス信号ＮＰがインバー
タＩＮ６を介して加えられるようになつており、あるチ
ヤンネルにおいてニユープレス信号ＮＰが発生されると
、レジスタ６１の当該チヤンネルの計数値はＯにりセツ
トされる。例えば、すべてのチヤンネルで鍵が押されて
いれば、レジスタ６１の記憶計数値は０である。

このとき第１チヤンネルの鍵が離されると、当該チヤン
ネルの反転クレーム信号ＣＤＶは信号１となるから第１
チヤンネルの計数値は１となる。次いで、第３チヤンネ
ルの鍵が離されるとストツプ信号ＳＴが１キー時間発生
されている間に第１チヤンネルと第３チヤンネルの反転
クレーム信号ＡＭは夫々信号１であるから、夫々離され
た鍵の数を計数し第１チヤンネルは計数値２となり第３
チヤンネルは計数値１となる。こうしてすべての鍵が離
されて相当の時間が経過すると、全８チヤンネルのうち
６チヤンネルに１〜６の計数置が記憶され、最も古く離
鍵された２チヤンネルの計数値は７（１１１）となる。
例えば、第１、第３チヤンネル以下第２、第８、第４、
第５、第６、第７と順に鍵が離された場合計数値は下記
の表に示すように変化する。

尚、キー時間９のとき第１チヤンネルの計数値がりセツ
トされたとする。こうして、離鍵時以降に離された鍵の
数が離鍵されたチヤンネル毎に計数され、計数値の最も
大きいチヤンネルの音が最も減衰が進んでいる（最も古
く離鍵された）とみなすことができる。

離鍵されると楽音がデイケイ状態に入ることは周知のこ
とである。従つて、レジスタ６１においては複数の楽音
がデイケイに入つた順序が記憶されているということが
できる。この順序は上記計数値の大小によつて表わされ
ている。各計数値の比較は比較回路６５で行なわれる。

バツフアメモリ６４にはこれまでの最大計数値Ｑが循環
して記憶されており、この記憶最大計数値Ｑとレジスタ
６１からクロツクφ１に従つて時分割的に送出される各
チヤンネルの計数値Ｐとが比較回路６５で比較され、Ｐ
＞Ｑの場合同回路６５から信号１が出力される。この信
号１によつてゲート回路Ｇ３にてレジスタ６１からの計
数値を選択し、より大きな計数値をメモリ６４に新たに
読込み、記憶最大計数値Ｑを書替える。レジスタ６１か
ら新たに計数値が選択されない場合はメモリ６４の記憶
計数値が循環され記憶保持される。比較回路６５の出力
信号１はゲート回路Ｇ４にも加えられ、クロツクφ１を
計数する８進カウンタ６８からのチヤンネルコードＣＨ
Ｃを選択し、前記メモリ６４に新たに計数値が読込まれ
ると同時にバツフアメモリ６６に該チヤンネルコードＣ
ＨＣを読込ませる。カウンタ６８は第１〜第８チヤンネ
ルを表わす８通りのチヤンネルコードＣＨＣを前記レジ
スタ６１のシフト動作（時分割周期）に同期して順次発
生するもので、メモリ６４に記憶された最大計数値に相
当するチヤンネルを表わすチヤンネルコードがメモリ６
６に記憶されることになる。メモリ６４の記憶計数値が
書替えられない限り、メモリ６６に記憶されたチヤンネ
ルコードＣｍａｘが循環され保持される。比較回路６７
はクロツクφ１に従つて順次発生される各チヤンネルの
チヤンネルコードＣＨＣと記憶チヤンネルコードＣｍａ
ｘとを比較し、両コードの内容が一致したとき信号１を
出力する。この比較出力信号１がオールド信号０Ｌであ
り、計数値の最も大きいすなわち最も古く離鍵され減衰
が一番進んでいるチヤンネルに相当するタイムスロツト
に生じるものである。すなわち、このオールド信号０Ｌ
は最も早くデイケイに入つたチヤンネル（楽音発生装置
）を示している。このオールド信号０Ｌは１キー時間の
間にいずれかの単一のチヤンネルに生じるもので、オー
ルド信号０Ｌに基いてこのチヤンネルにおける発音を停
止させ（但し、離鍵後のデイケイ制御により減衰音が発
音されている場合に限る）、新たに押圧された鍵の楽音
を当該チヤンネルで発音させるように制御する。すなわ
ち、第１図においては、オールド信号０Ｌの発生した１
チヤンネル時間の間アンド回路ＡＮ３の条件を成立させ
ニユープレス信号ＮＰを発生させて、前記レジスタ３１
の当該チヤンネルにおけるキーコードの内容を新たに書
替えさせる。

前記表の例に従えば、キー時間１〜７までは第１チヤン
ネルにオールド信号０Ｌが生じる。キー時間８において
第１と第３チヤンネルが計数値７で最大であるが、バツ
フアメモリ６４（第２図）には第１チヤンネルの計数値
７が先に記憶されており、第３チヤンネルの計数値７が
レジスタ６１から出力されるとき比較回路６５の両入力
はＰ〉Ｑを満足しない。従つて出力信号１は生じず、バ
ツフアメモリ６６の記憶チヤンネルコードＣｍａｘは書
替えられない。従つて、キー時間８においても第１チヤ
ンネルのタイムスロツトにオールド信号０Ｌが生じる。
新たに鍵が押されて、第１チヤンネルにニユープレス信
号ＮＰが生じると計数値がりセツトされ、キー時間９に
示すように第１チヤンネルの計数値はＯになる。このキ
ー時間９においては第３チヤンネルにオールド信号０Ｌ
が生じる。尚、バツフアメモリ６４の記憶最大計数値を
１キー時間毎にタリアするために第８チヤンネル同期ク
ロツクφ１８がゲート回路Ｇ３に加えられている。

第８チヤンネル同期クロツクφ１８はキークカツクφ２
と同じ１キー時間のパルス間隔を有しており、キークロ
ツクφ２の立上りよりも１チヤンネル時間前に発生され
る。これにより、第８チヤンネル目の計数イ直がレジス
タ６１から出力され、比較回路６５で比較されるとき、
Ｐ＞Ｑの比較結果の如何にかかわらず、記憶最大計数値
は０にりセツトされる。すなわち、全８チヤンネルを１
通り比較し終えたとき比較基準となる記憶最大計数値Ｑ
はＯにりセツトされ、次の１キー時間の間新たな比較が
行なわれる。記憶最大計数値をリセツトしないと、レジ
スタ６１の各計数値とは無関係な最大計数値７が常に記
憶されてしまうという不都合が生じるからである。尚、
第１図に示す実施例は、一般にミユージツクシンセサイ
ザといわれる電子楽器に関して示したものである。

この発明は第１図、第２図に示す実施例に何ら限定され
るものではなく、要は、押圧されている鍵を示す新キー
情報と、この新キー情報を一時記憶した旧キー情報とを
比較し、各鍵の状態の変化を検出し、この検出出力に基
づき楽音の発生制御を行うような構成であればよく、複
数音を同時に発音し得るすべての形式の電子楽器におい
て応用することができる。また、電子楽器に限らず、キ
ー操作に基いて得られる多チヤンネルのデータを新たな
キー操作に応じて書替えるようなデジタルシステムにお
いても応用することができる。以上説明したようにこの
発明によれば、簡単な構成により各鍵の状態の変化を確
実に検出できるとともに、新たに押鍵された鍵に対応す
る楽音の発生を常に楽音発生の上で好ましいチヤンネル
（特に全てのチヤンネルが楽音発生中の場合にこの楽音
の発生を強制的に取り消しても影響が最も少ないチヤン
ネル）に割り当てることができ、これによつて各鍵の状
態に対応した楽音の発生制御を適切に行うことができる
。

また構成が簡単なことから低価格化が期待でき、更に特
にデイジタル電子楽器に適用可能である。

【図面の簡単な説明】

第１図はこの発明に係る電子楽器の一実施例を示すプロ
ツク図、第２図はオールド信号発生装置の一具体例を示
す詳細プロツク図である。 １０・・・・・・キーデータ発生装置、２０，３１，５
０，６１・・・・・・シフトレジスタ、３０・・・・・
・キーコード発生装置、６０・・・・・・オールド信号
発生装置、６２・・・・・・加算器、６３・・・・・・
遅延回路、６４，６６・・・・・・バツフアメモリ、６
５，６７・・・・・・比較回路。

Claims (1)

【特許請求の範囲】
1. １ 鍵の数より少ない複数の楽音発生用のチャンネルを
   有する電子楽器において、所定のタイミングで繰り返し
   各鍵の状態を検出し、各鍵の状態を示すキー情報を発生
   する鍵状態検出手段と、この鍵状態検出手段から発生さ
   れたキー情報を一時記憶する記憶手段と、前記鍵状態検
   出手段から発生されるキー情報を新キー情報とし、前記
   記憶手段に記憶されているキー情報を旧キー情報として
   両キー情報を比較し、新たな押鍵および新たな離鍵を検
   出するキー状態変化検出手段と、前記キー状態変化検出
   手段が新たな押鍵を検出したときこの押鍵された鍵に対
   応する楽音の発生を前記複数のチャンネルのいずれかに
   割り当てるとともに、前記キー状態変化検出手段が新た
   な離鍵を検出したときこの離鍵された鍵が割り当てられ
   ている前記チャンネルを離鍵状態に設定する割当て制御
   手段と、前記各チャンネルの中で最も早く離鍵状態に設
   定されたチャンネルを検出し、この検出したチャンネル
   に対して前記新たに押鍵された鍵に対応する楽音の発生
   の割り当てを行うべきことを前記割当て制御手段に対し
   て指示する割当てチャンネル指示手段とを具えた電子楽
   器。