JPS596062B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】 この発明は半導体装置、特に２層ポリシリコン構造の半
導体装置の製造方法に関するものである。

従来からこの種の２層ポリシリコン構造の半導体装置は
、例えばｎチャンネルシリコンゲート構造のメモリＬＳ
Ｉなどに多用されている。この構造の半導体装置の一例
を第１図に示してある。すなわち、この第１図において
、１はシリコン半導体基板、２はシリコン酸化膜、３お
よび４は各々第１層および第２層ポリシリコンであり、
これらの第１層および第２層ポリシリコン３および４は
、通常、第１および第２Ｍ０Ｓトランジスタの各々ゲー
ト電極として、その一部が重ね合わされて使用され、こ
の構造によつて例えば１トランジスタ形ダイナミックＲ
ＡＭのメモリセル構造を簡略化し、併せてチップ上での
占有面積を小さくし得るのである。しかし乍らこのよう
な装置での平面的な簡単化は、結局、複雑化された立体
的構造によつて得られている訳であり、この複雑化のた
めに、一方では表面凹凸の増加に伴なう配線の断線およ
び短絡の欠点を生じ易いものであつた。

そしてこの断線事故を減少させるためには、リンガラス
層をリフローさせて表面を滑らかにするなどの手段が採
用され、また短絡現象については、第１層ポリシリコン
と第２層ポリシリコン間の絶縁層の形成方法、特にその
膜質、膜厚などによつて減少させるようにしている。・
ごで前記後者の短絡現象については、発明者等の実験
によつて、第２層ポリシリコン下方の第１層ポリシリコ
ンのパターン形状に伴ない、その発生率ならびにポリシ
リコン間絶縁破壊電圧が大巾に変化することが判明した
。

この実験例を次に・ 述べる。実験例としては第２図ａ
３ｂに示すポリシリコンパターンを用い、両者を比較す
るようにした。

すなわち、第２図ａでは、Ｕ字形に各屈曲部が直角とな
つた第１層ポリシリコン３と、これに重ねフ 合わされ
る第２層ポリシリコン４との組み合わせとし、また第２
図ｂでは、これと反対にＵ字形に各屈曲部が直角となつ
た第２層ポリシリコン４を、第１層ポリシリコン３上に
重ね合わせた組み合わせとし、これらを前記第１図のよ
うにして、同一５ チップ土に同一方法で形成させた。
しカルてその製作方法としては、第１図のＸに相当する
シリコン酸化膜２’として５００λを生成させたのち、
第１層ポリシリコン３を減圧ＣＶＤ法により５０００λ
生成させ、ついで通常のフオトリソグラフイによりこの
第１層ポリシリコン３の必要以外の部分をエツチング除
去し、また第１図のＹに相当するポリシリコン間絶縁の
ためのシリコン酸化膜２を生成させると同時に、ｚに相
当するシリコン酸化膜２をも生成させる。このとき、Ｚ
部分では既にＹ部分と同膜厚のシリコン酸化膜２が生成
されており、その上にさらに酸化膜を生成させるために
、Ｙ部分に比較してその成長レートが遅く、反対にＹ部
分では通常リンなどで高濃度にドープされた第１層ポリ
シリコン３上に生成させるから、その成長レートは早く
なる。具体的に数値を挙げると、９５０℃、ウエツト０
２、３０分条件の酸化により、Ｙは１４００λ、Ｚは８
５０λとなる。そしてさらにその上に第２層ポリシリコ
ン４をデポジシヨンし、以後は通常のプロセスに従つて
素子形成を行なつた。しかしてこのようにして製作され
た構成の第１層ポリシリコン３と第２層ポリシリコン４
との間の絶縁破壊電圧を測定したところ、第１層ポリシ
リコン３をＵ字形にした第２図ａの構成の場合が約４０
Ｖ、第２層ポリシリコン４をＵ字形にした第２図ｂの構
成の場合が約８０Ｖであつて、前者の方が後者に比較し
て約％となつた。

この絶縁破壊電圧の差は条件的にみてパターン形状の違
いに起因するものとしか考えられず、これを詳細に観察
したところ、前者での第１層ポリシリコン３のパターン
の内角部５に、第３図にみられるとおりの亀裂６を生じ
ていることが判明した。こＸで前記パターン内角部５に
おける亀裂６の発生原因は次のように考えられる。

すなわち、第１層ポリシリコン３の生成後の酸化に際し
て、この酸化がポリシリコンパターン端部から、パター
ン下部の酸化膜を通して横方向にも符号７で示すように
進み、これによつてそのパターン端部が上方に膨隆され
ることＸなり、この第３図に点線で示す部分の膨隆に伴
なつて、辺部分は単に持ち上げられるだけですむが、内
角部分では応力集中により引きさかれて亀裂６を生ずる
のである。またこの亀裂６は７部分での酸化が進むにつ
れて長くなり、かつ巾は内角部５の角度θが小さいほど
大きく広がることになる。そして、このように内角部５
に亀裂６が生ずると、発生時点で露出された｝亀裂面の
ポリシリコン酸化が始まり、この亀裂部の酸化膜は他部
分の酸化膜に比較して薄くなるため、その後の第２層ポ
リシリコン４のデポジシヨンがなされたのちに、この第
２層ポリシリコン４と亀裂部との間の絶縁破壊電圧が必
然的に低下するに至るのである。

この発明は従来のこのような欠点を改善するためになさ
れたものであつて、第１層ポリシリコンの屈曲部パター
ンの内角々度を、直角よりも大きな角度とすることによ
つて、亀裂の発生が可及的少なくなるようにしたもので
ある。

以下この発明の一実施例につき、第４図を参照して説明
する。

この第４図は前記第２図ａ対応に示したものであつて、
図中同一符号は同一または相当部分を表わしており、こ
の実施例では前記パターン内角部５の角度を直角よりも
大きい角度とするもので、具体的には内角部５を直線に
より面取りして２つの内角部５ａ，５ｂとすることによ
り、個々の内角部５ａ，５ｂの角度を各々１３５りづ匁
としたものである。

こＸで前記亀裂を減少させる手段としては、第１に前記
第１層ポリシリコン３の下部のシリコン酸化膜を薄くし
、かつ同ポリシリコン自体の酸化を少なくして、前記７
部分での酸化の進行を抑制するか、あるいは第２として
前記実施例でのように内角部５での角度θを大きくする
ことであるが、前者の手段は形成される素子性能に直接
影響するために好ましくはなく、従つてこの発明では後
者の手段を利用するものであり、内角部５の角度として
は、この場合も発明者等の実験したところによると、前
記したように９０のの場合、絶縁破壊電圧が著るしく低
下したが、１３５合以上であれば大巾に上昇することが
認められた。

なお前記内角部５の角度θが９０たであつても、実際に
フオトリソグラフイ、エツチングの工程を経るとラウン
ドがつき、このラウンドのために絶縁破壊電圧は高いが
、フオトリソグラフイの精度が向上するに従つて次第に
低下することＸなるもので、微細化技術の向土と共に問
題が大きくなると考えられ、特にこの発明による手段の
重要性が増すのである。

なお以上はＭＯＳ構造の半導体装置について述べたが、
他の２層ポリシリコン構造のすべての半導体装置に適用
できることは勿論である。

以上詳述したようにこの発明によるときは、屈曲したパ
ターン形状の第１層ポリシリコン上に、絶縁層を介して
第２層ポリシリコンを重ね合わせた２層ポリシリコン構
造の半導体装置にあつて、屈曲部パターンの内角々度を
直角よりも大きい角度に形成するだけの極めて簡単な手
段により、第１層および第２層ポリシリコン間の絶縁破
壊電圧を高めることができるものであつて、その実用上
の価値が極めて大きい特長がある。

【図面の簡単な説明】 第１図は２層ポリシリコン構造の半導体装置の概要を示
す断面図、第２図Ａ，ｂは従来のポリシリコン構成を示
す平面説明図、第３図は同上部の拡大図、第４図はこの
発明に係わるポリシリコン構成の一実施例を第２図ａに
対応して示す平面説明図である。 １・・・・・・シリコン半導体基板、２・・・・・・シ
リコン酸化膜、３，４・・・・・・第１層、第２層ポリ
シリコン、５・・・・・・内角部。

Claims (1)

【特許請求の範囲】
1. １ 絶縁層上に形成した屈曲パターン形状の第１層ポリ
   シリコン上に酸化性雰囲気中でシリコン酸化膜を形成し
   、このシリコン酸化膜を介して前記第１層ポリシリコン
   上に第２層ポリシリコンを形成する２層ポリシリコン構
   造の半導体装置の製造方法において、前記第１層ポリシ
   リコンの屈曲部パターンの内角々度を、直角よりも大き
   な角度に形成することを特徴とする半導体装置の製造方
   法。