JPS597232B2 - 電界効果型磁気センサ - Google Patents

Description

【発明の詳細な説明】 〔技術分野〕 本発明は電界効果型磁気センサに係る。

〔先行技術〕

これまで、電界効果トランジスタ（ＦＥＴ）を利用した
磁気セッサを開発するために、多大の努力がｆよざれて
きた。

従来型セッサの一般的な動作では、ＦＥＴのノースと１
つ又はそれ以上のドレインとの間を流れるキャリアを利
用したが、このキャリアは従来までローレンツ偏向を受
けるものと考えられてきた。ローレンツ偏向はドレイン
電流に不均衡状態を生じざせて、ドレインに差動信号出
力を与えるものとされた。例えばそのような文献として
、ＩＥＭテクニカル・fャCスクロージヤ・ブレテイン１
９７１年５月号の３６３３頁及び英国特許第１２４３１
７８号を参照されたい。この英国特許には、２つ又は３
つのドレインを有し、チャネルの対向する端部１ζそれ
ぞれ１つのソースを有するＦＥＴ磁気センサが示ざれて
いる。チャネルの電流を制御するために、適当なゲート
及び絶縁酸化物層が形成される。ゲートヘ適当な電圧を
印加することによつて、導電チャネルとして動作する反
転層が形成される。このようにして形成された有効導電
チャネルは、ソースと２つ又は３つのドレインとの間に
延びている。ソースは接地され、ドレインは抵抗負荷を
介して電源へ接続される。当技術分野で周知の如く、そ
れぞれソース、ドレイン、ゲートに適当な電圧を加えて
装置を動作させる時、ソース及びドレイン間に電流が流
れる。

従来まで、この電流の流れはキャリアの通路を横断する
磁界によつて生じた０−レンツカによつて偏向されるも
のと考えられてきた。これは周知の技術知識であつて、
上記英国特許に記載されているように、電荷の転移によ
つて生じた電界が、磁界に起因する力に等しい反対方向
の力をキャリアに及ぼすまで、電荷はローレンツ偏向力
によつてチヤネルの一端へ累積され、その他端が空乏化
されるものと考えられる。チヤネル中に生じた電荷集積
がキヤリアの偏向に対抗するという古典的解釈の結果と
して、この種のＦＥＴ構造では比較的広いチヤネルが使
用されることとなつた。

これはキヤリアの顕著な相互作用又は電荷集積を先じさ
せないで、キヤリアを偏向させる空間を与えるためであ
つた。勿論、チヤネルが広ければ、狭いチヤネルよりも
それだけ大きな電流を通すことができる。差動モードに
おいては、チヤネルの中央近くにある少数のキヤリアの
みがそれらの通路で実際に偏向され、１つのドレインを
打撃する。従つて、広チヤネル装置の大多数のキヤリア
は、ローレンツ偏向による影響を受けないで、出力ドレ
インのドレイン電流を増大する。反面、これは負荷抵抗
中に発生したノイズ電圧が狭チヤネル装置よりも大きく
なることを意味する。更に、キヤリアの一部だけが信号
発生のためにチヤネル中で偏向されるので、ノイズ・レ
ベルに対する信号レベル（Ｓ／Ｎ比）は所望のものより
も小さくなる。更に、チヤネル幅が比較的広いので、装
置の分解能、即ち出力信号を発生するキヤリアの偏向に
使用できる磁束の最狂帯域が小さくなる。従来技術にお
いて、最小のドレイン又はソース間隔の幅よりもチヤネ
ル幅の方が広い場合、チヤネル境界に沿つた空乏領域の
幅は無視されるか又は認識されなかつた。

即ち、そのような広チヤネル装置の空乏領域は取るに足
りないものと考えられた。これに対し本発明においては
、チヤネル幅が非常に小さいので、空乏領域の幅が重要
になる。幾分異つた種類の関連先行技術では、導電度の
異るノース及び１つ又はそれ以上のドレインが半導体基
板中に埋設されたバイポーラ（Ｐ−Ｎ接合）装置を使用
する。例えば、英国特許第３７１４５５９号、同第３８
２９８８３号、同第３１６７６６３号、同３７３１１２
３号を参照されたい。これらの特許で指摘されているよ
うに、ＦＥＴ形磁界センサの大きな問題点は、十分な帯
域幅条件の下で許容できる信号対雑音比をもつた大きな
出力信号を得ることができず、従つて高感度を達成でき
ないことであつた。前記の米国特許第３７１４５５９及
び同第３８２９８８３号には、複数ドレインＦＥＴ磁界
センサが示されている。このセンサの動作モードとして
、ゲートはトランジスタ閾値より小ざい電圧へバイアス
され、第１のドレインは基板接合の電子なだれ降伏（Ｆ
ＥＴ中の顕著な雑音源）を生じるようＱこバイアスされ
、第２及び第３ドレインはそれらの接合の電子なだれ降
伏に必要な電圧よりも小さい電圧へバイアスされる。こ
の動作モードでは、ＦＥＴチヤネルは効果的に導通状態
へターン・オンされない。従つてＦＥＴ構造が動作の基
本になつているわけではない。何故ならば、この構造は
ＦＥＴとして動作せず、チヤネルが存在しないからであ
る。これらの特許には他の実施例も示されている。１つ
の実施例において、少なくとも１つのドレインが基板と
同じ導電形を有するが、基板よりも高度にドーピングさ
れている。

この装置は、ソース拡散領域と接合との間に電流が流れ
るように動作され、従つて明らかにダイオードとして動
作する。この装置は高感度、比較的に大きい信号出力、
良好な信号対雑音比を有するものとされるが、ＦＥＴと
して動作しない。それは磁界によつて偏向された正孔を
加速するように動作し、それらの少数キヤリアが感度を
改善するものと考えられるっ電子なだれ降伏の制御が困
難であること、及びソースからドレインへの正孔電流を
生じさせる正孔−電子対を十分に発生できないことは、
或る種の応用例で望ましくない。可能ならばトランジス
タ動作をさせて、それによる多数キヤリア電流を使用す
るのが望ましい。上記米国特許第３１６７６６３号及び
同第３７３１１２３号は、Ｐ−Ｎ接合形（バイポーラ）
の他の磁界センサを開示している。

この磁界センサは、本質的に、外部磁界を印加すること
によつて電流を変化させるダイオードとして動作する〇
この装置は高電流領域中で動作され、注人されたキヤリ
アは横方向にローレンツ偏向を受け、２つ又はそれ以上
のＰ−Ｎ接合ドレイン間で差動出力信号が生じるものと
考えられる。この装置は本来的に高電流を有し、磁界を
検知することができるが、雑音電流の影響を受けやすい
。これまで説明した特許の装置に類似した装置が米国特
許第３５９３０４５号に開示されている。

それによれば、半導体装置中のＰ−Ｎ接合で作られた注
入電子のビ・−ムが電界又は磁界によ一つて１つ又はそ
れ以上のターゲツトへ偏向される。しかし、この装置も
ＦＥＴとして動作せず、また２００ボルト程度の比較的
高い電圧を必要とし、従つて電界効果集積回路へ応用す
るには不適当である。他の型のセンサとして例えば米国
特許第３４４８３５３号に示される電界効果ホール装置
がある。

これは電界効実装置のキヤリア偏向を直接に利用せず、
入出力接続路を横切る方向のキヤリアの等電位線のロー
レンツ偏向によつて生じたオフセツト電圧を利用する。
ホール装置は、通常、比較的小さい長さ対幅比によつて
特徴づけられ、周知の如く幅及び長さが等しい時に最も
良好に動作する。ホール装置の出力信号は周知の如くキ
ヤリア速度に比例し、キヤリア数に比例しない。この装
置は、キヤリア・ビームを偏向してドレインで差動出力
信号を得るように動作させるＦＥＴ構造ではないので、
チヤネル両端にあるホール出力プローブの電圧出力のみ
を使用することができる。この点に関しては、前記の英
国特許に説明されているように、差動偏向電界効果を利
用して１つ又はそれ以上のドレインで実際の信号電流を
得るようにするのが望ましい。更に他の関連する先行技
術は、例えば米国特許第３７１４５２３号又はＩＢＭテ
クニカル・デイスクロージヤ・ブレテイン１９７２年４
月号の３４２０頁に示されるように、幅の広いＦＥＴチ
ヤネルの電流状態を制御する電荷結合装置の分野に見出
される。

特許された装置は、高感度で磁界を検知することができ
る。これはドレインからゲート電極への正帰還による。
また、この種の電荷結合装置は増幅効果を与えるので、
高い出力信号を得るのに適している。しかし、この種の
装置は比較的広い幅を有し、電流が大きいので、高雑音
出力電圧が予想される。この雑音も正帰還機構によつて
増幅される。勿論、装置の幅が広いので、チヤネルの両
側にある空乏領域は、全体のチヤネル幅からすれば重要
な部分を占めるとは云えない。〔本発明の目的〕 妥当な信号帯域幅及び出力電圧レベルにおいて高い信号
対雑音比を達成するために、比較的大きい長さ対幅比に
よつて特徴づけられる糸状チヤネルを有する電界効果型
磁気センサを提供することである。

このセンサ構造体において、狭く限定されたキヤリアの
ビームが空乏幅変動メカニズムによつて左右へ最大限に
偏向され、高感度、高分解能、且つ低雑音のセンサを実
現している。〔本発明の概要〕 本発明の前記の目的は、エンハンスメント・モード又は
デプレーシヨン・モードのいずれで動作するにせよ、装
置の導電チヤネルを比較的に長く且つ狭く形成し、その
導電チヤネルの両側にある空乏領域がチヤネル内の非空
乏領域に対して相対的に広くなるように構成することに
よつて達成される。

本明細書において、このような装置をピンホール装置（
Ｉｎｈａｌｌｄｅｖｉｃｅ）と呼び、他のチヤネル導電
装置と識別することにする。ピンホール装置の導電チヤ
ネルはその両側にある空乏領域の幅の少なくとも２倍の
幅を有する，導電チヤネルの幅が片方の空乏領域の２倍
である時、ピンホール幅はゼロである。このような装置
の長さは、ソース及びドレイン間で導電チヤネルの短絡
又は降伏を避けるため十分に大きくなければならない〇
長さ対幅比の範囲を限定した結果、従来のものよりも１
桁乃至２桁狭い導電チヤネルを設けることになる。この
要因を考慮して、空乏領域の境界によつて限定されるチ
ヤネルの偏向メカニズムを分析し、そのような偏向メカ
ニズムの雑音源を考察しなければならない。偏向メカニ
ズム及び雑音源が正しく理解された時、従来型装置より
も良好な感度及び信号対雑音比を有する装置を作ること
が可能である。本発明に従えば、通常経験される３５０
ガウスの磁界の下で５０：１から１２００：１に及ぶ信
号対雑音比が達成される。〔詳細な説明〕 先ず、本発明に従うピンホール装置の動作理論及びその
特徴について説明する。

先ず、ピンホール装置は従来型装置と比較して、物理的
に達成可能な限り≧５の狭い導電チヤネルを有する。

現在利用することのできる写真平版法及びその分解能に
よれば、導電チヤネルの幅が２．５ミクロン程度である
ピンホール装置を作ることが可能である。しかし実際に
は、チヤネルをもつと狭くすることが望まれる。ここで
、全体のチヤネル幅からチヤネル内の空乏領域幅を差引
いたものをピンホール幅と定義する。チヤネルの最小ピ
ンホール幅は、若干の電流を通すことのできる数百オン
グストローム程度である。現在利用可能な製造法の最も
狭い分解能をもつてしても、このような狭いピンホール
幅を形成させることはできない。しかし，以下説明する
ように従来よりもチヤネルを狭くすることができれば、
形成された最狭のチヤネルでも十分に動作し、改善され
たパフオーマンスが得られるであろう。従つて本発明の
実現性は、導電チヤネルを形成するための現在利用可能
な技術によつて制限を受けるが、本発明自体を制限的に
解釈してはならない。実施例においては、動作するもの
として定義された最小幅に近い幅を有する実現可能なチ
ヤネルを使用することとする。第２に、ピンホール装置
は従来とは異なつた型のキヤリア偏向セッサであり、ホ
ール装置とは全く異なつた態様の磁気センサとして動作
する。

ピンホール装置の大きな特徴は、それがキヤリアの流れ
を含む実際の空乏領域境界部分を偏向し、２つ又はそれ
以上の出力ドレインで偏向効果を検出できることである
。他の特徴として、一定速度又は可変速度のキヤリア流
に対するチヤネル空乏領域幅変動によつて、ピンホール
装置のキヤリア流境界部分が変えられる。

ホ―ル装置はピンホール装置と違つて、電流出力信号を
発生せず、ホール装置の動作を大いに妨げることなしに
その出力端子から電流を引出すことができない。以下の
説明から明らかとなるように、ホール装置の出力は導電
チヤネル内のキヤリア速度勾配に依存し、そのような勾
配がなければ信号は生じない。

更に、ホール装置は速度勾配に依存するが、キヤリア数
には依存しない。ホール装置の特徴は、チヤネル内で等
電位線を回転させ、ホール・プローブにオフセツト電圧
出力を生起させる速度勾配を必要とすることである。ホ
ール出力プローブから意味のある電流を引出そうとすれ
ば、等電位線の偏向パターンを歪めることによつて、装
置動作を悪化させることになる。ここで説明するピンホ
ール装置は、速度勾配がなくでも全く良好に動作する。
そして、ピンホール装置は速度の大きさ及びチヤネル内
を移動するキヤリアの数に依存している。しかし、キヤ
リア速度及びピンホール幅はドレイン近傍のチヤネル領
域でのみ重要な意味を有するに過ぎない。注意すべき第
３点として、ピンホール装置の動作がチヤネルの厚さ、
ピンホール幅、並びに基板及び導電チヤネルにあるキヤ
リアの単位容積密度に依存することである。

これは先行技術の教示及びこれまでの物理学の理解と明
白に異なる。即ち、これらの教示及び理解によれば、チ
ヤネル導電装置の幅は、電荷の集合効果を避けるため、
狭くするよりも広くすべきであると説く傾向があつた。
以下の説明で明らかとなるように、このような教示は誤
りである。以下の説明から、広いチヤネルではなく狭い
チヤネルを使用することによつて、良好な動作が達成さ
れることが分る。〔本発明の基礎理論〕 ピンホール磁気センサの動作理論を説明するに当り、先
ず第６図を参照する。

第６図には、半導体物質より成る典型的なスラブ（Ｓｌ
ａｂ）１が示されている、スラブ１はシリコヘゲルマニ
ウム、砒化ガリウムのような任意の半導体物質、その他
当技術分野で周知の固有半導体特性を有する各種の元素
及び化合物より成つ−Ｃよい。スラブ１にはＸ，ｙ，ｚ
軸に沿つて等間隔に、複数のキヤリアが配列されている
。第６図の例では幅ＷはＸ軸に沿つて測定きれ、厚さＴ
はｚ軸に沿つて測定され、長さＬはｙ軸に沿つて測定さ
れているが、これらの軸とパラメータの対応関係は任意
でよい。ピンホール構造を解析するためにはチヤネル電
流、センサ出力関数、信号対雑音比等を定義する式の誘
導を必要とする。説明を始めるに当つて、物理学の基礎
的原理の理解から進めることにする。

先ず、スラブ内にあるキヤリアのドーズ密度を定義する
ことが望ましい。第６図において、スラブ１は周知の技
術で半導体基板中へ注入又は導入された半導体チヤネル
の小部分を表わす。キヤリアのドーズ密度は容積密度で
定儀することにする。ＮｘニスラブのＸ方向における荷
電キヤリアはイオノの数Ｎｙ−スラブのｙ方向における
荷電キヤリア又はイオンの数Ｎｚ−スラブのｚ方向にお
ける荷電キヤリア又はイオンの数スラブ１の任意の方向
における電荷キヤリア、電子又はイオンの間の平均間隔
は距離ｄに等しいと仮定する。

第６図のスラブ１は所与の基板における導電チヤネルの
小部分を表わすとすれば、スラブ１中に存在する電荷キ
ヤリア、電子、イオン等の総数は次式によつて与えられ
る。

ここで］はドナー濃度ＮＤに等しいものと定ｄ義する。

ＮＤは基板中の導電チヤネルに存在するスラブ１内の単
位容積当りのイオン、電荷キヤリア、電子等の数である
。従つて式（１）は次のように書ける。ＮｔＯｔａｌ＝
ＮＤＷＬＴ（２） 第６図の厚さＴの層（こおけるｘ−ｙ平面部分中の電子
、電荷キヤリア、イオン等のドーズ又はフルーエンス（
Ｆｌｕｅｎｃｅ）をＤと定義する０従゛つて従つてＮＤ
について式（３）を解くと、 次に、第６図のスラブ１を流れるチヤネル電流１０を展
開することにする。

電流の単一電子幅ビームは、単位時間当りの電荷変化Ｄ
ｑ／Ｄｔとして定義される。

これは第６図の軸の１つにおいて取られた電流に等しい
が、説明の便宜上、ビーム電流１Ｂは第６図のｙ軸に沿
つているものと仮定する。従つて、ビーム電流ＩＢは次
のように定義することができる。他方、ビーム電流１Ｂ
は電子の単位電荷ｑに電荷キヤリアの速度ｖを乗じ、そ
れを連続した電荷キヤリア間の間隔ｄで除したものであ
る。

即ち、従つて、ここでｙは第６図のｙ軸に沿つた平均キ
ヤリア速度であり、ｄは第６図のｙ軸に沿つた電子ビー
ムを形成するキヤリア間の平均間隔である。

式（７）はｙ方向に移動するキヤリアの単一電子流又は
ビームの有効電流を表わす。これから、スラブ表面にお
ける電子の単一層より成るシート電流［ｓは次のように
定義される。即ち、ｙ方向に流れるシート電流１ｓは、
ｘ軸に沿つて分布し且つｙ方向に動いている電子の数Ｎ
ｘに、ビーム電流１Ｂを乗じたものに等しい。

前者はＷを電子間隔ｄで除したものに等しい。第６図の
ｙ方向に流れている全体のチヤネル電流（容積電流）を
Ｉ。とすれば、Ｉｃは厚さＴ中のｚ軸上に分布した電子
又はキヤリアの数Ｎｚとシート電流１ｓとを乗じたもの
に等しく、ＩｃＮｚＩｓである。これに式（８）を代入
し、Ｔ及びＮＤを用いて書き直すと、次のようになる。
Ｉｃ＝ＮＤＴＷｑＶ（９）厚さＴの断面中のキヤリア密
度はＤと定義された。

このＤは、式（３）で示したようにキヤリアの容積密度
ＮＤにスラブの厚さＴを乗じたものである。従つて式（
３）を代入すれば、式（９）は次のようになる。Ｉｃ＝
ＤＷｑＶＱＩ換言すれば、全体のチヤネル電流はキヤリ
アのドーズ密度にチヤネルの幅を乗じ、更に単位電荷ｑ
及びキヤリア速度Ｖを乗じたものである。

周知の如く、キヤリア速度Ｖは、その移動方向に沿つた
電界ＥＬとキヤリアの移動度μとの積で近似できる。こ
こで説明するようなチヤネル導電装置に存在する電界は
、半導体チヤネルのドレイン・ソース間に電８ＶＤＳが
印加された場合に、その電圧をドレイン・ソース間の距
離Ｌで除したもので近似することができる。従つて、Ｕ 〔理論の応用〕 ここで第１図を参照する。

これまで述べてきた原理を応用した典型的なピンホール
・センサのチヤネル構造は、全体のチヤネルの長さがＬ
であり、電子ビームを発生する領域の全体のチヤネル幅
がＷであり、且つソース（Ｓ）５及び少なくとも２つの
ドレイン（Ｄｌ，Ｄ２）６を有する。ソース及びドレイ
ンのすべては半導体基板の表面に存在するか又はその表
面下に埋設されている。第１図において、導電チヤネル
４の一端にあるソース５は例えば接地される。導電チヤ
ネル４の反対端には少なくとも２つの相互に排他的なド
レイン６（Ｄ１及びＤ２ノがある。ドレイン６は抵抗Ｒ
１及びＲ２を介して電圧源ＶＤＤへ接続され、端子３に
出力電圧ＶＯを発生する。ドレイン６及びソース５間の
電圧ＶＤＳは衝突電離が生じる電圧より下に保たれねば
ならない〇第１図において、破線で示されている金属ゲ
ート（静電シールド）７は、導電チヤネル４の全般的領
域を覆つている。

当技術分野で周知の如く、半導体電界効実装置のエンハ
ンスメント・モードにおいてゲートを使用することによ
り、電荷キヤリアの有効ドーズが誘発され、ソース及び
ドレイン間に導電チヤネルが形成される。第１図におい
てシリコン技術を用いた場合、例えが約１０ボルトの電
位がゲート７に印加される。ドレイン６の近傍における
チヤネル領域の幅は、ソース５に近いところで幅Ｗより
も広い。

その理由は、現在の半導体チヤネル形成技術における分
解能の最大限度まで追求されるからである。幅Ｗは現在
の技術を用いて形成される最も狭い限度を表わす。ドレ
イン６の幅Ｗｄもこれと略同じ大きさであるから、現在
の技術ではこれ以上狭くすることはできない。従つて、
チヤネル４が２つ又はそれ以上のドレイン６へ接続され
るところでチヤネル４の幅を広げるのが望ましい。何故
ならば、各ドレインの最小幅がＷに等しい時、幅Ｗのチ
ヤネルの端部へそのドレインを付加するのは物理的に不
可能だからである。換言すれば、２つのドレイン６の間
のギヤツプ８は、実現可能な最小幅Ｗｓを有するように
される。現在の技術では、チヤネル幅Ｗ及びドレイン幅
Ｗｄはこれ以上狭くできないが、ギヤツプ幅Ｗｓについ
てはＷ及びＷｄよりも狭くする方法がある。以下詳細に
説明するように、ドレイン６の近傍でチヤネル４を広げ
る他の理由があるが、今のところチヤネル４をできるだ
け狭くし、ドレイン６を同じように狭くし、ドレイン間
に最小幅のギヤツプ８を作るように、独立した方法でド
レインを狭いチヤネルへ付加することが望ましいことに
注意されたい。

現在使用することのできる形成法の分解能限度はチヤネ
ル幅をＷへ制限するので、正確に制御できるギヤツプ８
は、最初それと同じ大きさである。もつとも、以下説明
するように、ギヤツプ８を狭くする方法がある。ドレイ
ン６の近傍でチヤネル４を広げておくと、雑音を減少し
、感度を高め、更に以下詳細に説明するような他の潜在
的問題を解決するのに役立つので非常に望ましい。次に
、第１図に示される装置の電流条件、動作要件、特性等
について考察する。

鵡Ｄを式（９）及び（代）へ代入すると、次のようなチ
ヤネル電流式が得られる〇又は 上記の式（１２Ａ）及び（１２Ｂ）は、第１図に示され
る装置のチヤネル電流１ｃを表わす式である。

周知の如く、第１図の装置は第９図のようなドレイン電
流特性を有する。この特性は通常のＦＥＴにおける典型
的なもので、線形領域１、飽和領域２、ピンチオフ３、
衝突電離領域４に分けられる〇ピンチオフに達すると、
ドレイン・ソース間電圧が増大しても、衝突電離、電子
′まだれ、その他の同様な降伏現象が起るまで、電流は
増大しない。従つて、飽和又はピンチオフの時点でのチ
ヤネル電流は、次のように与えられる。１ｆＴ 又は ピンチオフ電圧Ｖ８ａｌより大きく衝突電離電圧ＶＩＩ
より小さいドレイン・ソース間電圧についてのチヤネル
電流式は次のようになる。

上記の式において、Ｌはソース５とドレイン６との間の
チヤネル長である。

チヤネル導電装置中に形成されるピンチオフ領域はドレ
イン近傍に長さＬＤの空乏部分を創り出す。従つて、チ
ヤネルの非空乏部分の実効長は、Ｌ−ＬＤへ縮められる
。第９図に示されるようなドレイン電流曲線の各種の動
作領域について、電界効実装置又はチヤネル導電装置の
電流が特公昭５３−３０９９４号公報で説明されるよう
にして誘導される。前記の式へ導入されたＬ／（Ｌ−Ｌ
Ｄ）は、装置動作に関連づけて上記公告公報中で検証さ
れている。従つてその誘導法を繰返すことは不必要であ
ろう。ここで注意すべきことは、ドレイン又はチヤネル
電流が非空乏部分の実効長でチヤネルの全体の長さを除
した値に依存することである。このことは実験的に検証
され且つ理論的に解析されてその正しいことが証明され
ているので、上記の式は第１図に示される装置の動作を
正しく表現していると認められる。第１図に示されるよ
うな装置のチヤネルが基板表面下に埋没している時、ピ
ンチオフ電圧は依然としで存在するが、別の条件を考慮
してそれを定めなければならない。

これらの条件は、Ｓ．Ｍ．Ｓｚｅ氏の著書［半導体装置
の物理（ＰｈｙｓｌｃｓＯｆＳｅｍｉｃＯｎｄｕｃｔＯ
ｒＤｅｖｉｃｅｓ）ｌの第３４１頁以下に記載される接
合形ＦＥＴの解析中に大略が述べられているので詳細に
説明しない。ここでは接合形ＦＥＴのピンチオフ電圧を
ＶＤＳａｌとし、それを次のような式で表わす。上記の
式（自）において、Ｅ８は使用された半導体物質の誘電
率である。

シリコンについて、Ｅｓは約１．０５×１０−１０フア
ラツド／メータである。式０５）を式（１４Ａ）及び（
１４Ｂ）へ代入すると次式を得る。半導体チヤネル装置
における電荷キヤリアの流れを特徴づける基本的原理に
立脚してこれまでの式を誘導して来たので、次にピンホ
ール動作原理について説明する。

更に、比較のためピンホール理論をピンホール装置及び
ホール装置の双方へ適用し、且つ先行技術の理論に内在
する欠陥を分析することとする。先づピンホール装置と
その動作モードを説明し、次いで物理の初歩的原理に基
づいてピンホール装置の動作解析をする。

第１２図には、必ずしも同一比率で拡大されてはいない
典型的ピンホール・センサの導電チヤネル４が示される
。

ソース５及び少なくとも２つのドレイン６がチヤネル４
の互いに反対側の端部に設けられている。チヤネル４は
長さＬ及び幅Ｗを有する。キヤリア１３（本実施例の場
合、電子）の最初の流れがチヤネル４へ注入され、チヤ
ネル４の中央を移動するものとする。先行技術の文献及
び特許明細書は、通常、磁気センサをホール装置又は電
子偏向装置として説明している。

会から説明するように、ピンホール装置はホール装置と
は異つており、ピンホール装置の理論及び動作モードは
、ホール装置自体及びこの種の一般的な磁気センサにつ
いて現在まで展開されて来た理論の信憑性を疑わせるの
に十分である。磁気センサを解析する際に用いられる先
行技術の理論は、本質的には、ローレンツカによつてキ
ヤリア偏向が生じるとする電子又はキヤリアの弾道偏向
理論である。

更にこの理論は、チヤネル境界を定め且つ電子又はキヤ
リアの流れを制限している壁が固定されているという考
えに基づいている。このような理論は、ローレンツカが
磁界中を移動するキヤリアへ働くことによつて、チヤネ
ル内の電子の流れが偏向されるという事象を想定してい
る。ローレンツカは電子及び正孔を各々対向する固定チ
ヤネルの壁のところに集め、それにより電子の以後の偏
向を妨げる電界を創り出すものと信ぜられている。この
電界により、いわゆるホール電圧が生起されるものと考
えられている。以下の解析は、固定不動壁及び弾道偏向
モデルの概念及び理論が誤りであり且つ誤解をまねくも
のであることを明らかにする。第８図は、導電チヤネル
４の部分的平面図を示したものである。

チヤネル４は幅Ｗを有し、均一間隔に配置されたギア・
１ノアを含んでいる。キヤリアはｘ及びｙ方向に距離Ｄ
。だけ離れている。チヤネル４はその中心線（ｘ＝Ｏ）
に関して対称になるようにｙ軸に沿つて配置されている
。従つて、チヤネル４の境界はｘ方向に＋の幅のところ
に位置している。ホール装置の古典的理論によれば、ｘ
−±？のところに位置するチヤネル境界の壁は固定され
不動であると仮定された。

従つて、もし電子がチヤネル内で偏向されると、それら
は一方の壁に沿つて集まり、反対側の壁のところには空
乏化が生じる。このような現象は、チヤネルに対して垂
直な磁界中を移動しているキヤリアヘローレンツカが働
いて、弾道モデルによつて定義された通路へキヤリアを
偏向する結果であると考えられていた。この理論の欠点
を発見するには、このような状況下で同種のキヤリア（
電子）間に存在する反撥静電力がローレンツカによつて
有意な電子偏向を生じるにはあまりに大きいという事実
に注目するだけでよい。ｘ方向へ均一間隔に配置された
電子間のクーロンカは次のように定義される。ここでｄ
は電子間の距離であり、Ｅｓは電子を分離している媒体
の誘電率であり、ｑは電子の単位電荷量である。

外部から印加された電界によつて電子上に発生する力は
次式によつて与えられる。

電子上に生じた力を表わす式（５）及び（自）から電子
間に存在する電界Ｅｘを決定することができる。

それは次式によつて与えられる。ここでＤ。

：：ＸＯであり、これはキヤリア間の初期又は静止間隔
である。磁界中を移動しているキヤリア上に生じたＸ方
向のローレンツ電界の結果として、１つのキヤリアがｘ
方向へどの程度変位するかを調べてみる。

ｘ方向へのローレンツ電界Ｅｘは次の式によつて与えら
れる。ｘに関して式ＵＩを微分すると次式を得る〇噛１
？１４ν八 二響馨νδ 八υ 半導体物質中のドナー濃度の標準式はＮＤ一である。

ここでＤ。は平均電子間隔であるＤＯ３定義によりＤＯ
−ＸＯであるから、式（社）は次のように書き直すこと
ができる。

ローレンツ電界に対応するＤＥｘ＝ＶＢを使用して、式
（２２）をΔｘについて解けば次式を得る。

ここで式（ハ）中の変数について最大即ち最良の値が選
択されたと仮定して、式（支）をΔｘについて解けば、
最適条件のもとでキヤリアがローレンツ電゛界によつて
偏向される距離の値を得ることができる。ｖ：一１０７
ｃｒｆＬ／Ｓとする。

これはキヤリアの最犬速度である。シリコンを使用すれ
ば、Ｅｓ−１．０５×１０−１２フアラツド／Ｃ！！Ｌ
である。 Ｂ＝３５０×１０−８Ｊウエーバ一／ＣＴｉ
ｌとする。これは３５０ガウスに等しく、例えば磁気テ
ープ表面上で経験する最大磁界である。電子の単位電荷
量はｑ＝１．６×１〔１９クーロンであり、ＮＤ＝１０
１７イオン／へである。このような条件下で発生される
ローレンツ電界ＶｙＢｚはｘ軸方向に向いており、約３
５ボルト／？である。上記の数値を式（ハ）へ挿入する
と、Δｘ：１．４４λ即ち１．４４×１０−８？を得る
。

５ この偏向距離Δｘは、上記の条件下で先行技術によりホ
ール出力電圧へして実際に得られる結果よりも少なくと
も１桁小さいホール電圧の発生に対応している。

従つて、これまで考えられて来た固定チヤネル壁の概念
は明らかに誤つている。本質的にローレンツ電界によつ
てはキヤリアの偏向は起らず、従つて最適条件の場合と
いえども、電子及び正孔の集まりは生じない。このよう
に、先行技術の理論は論証的に正しくないばかりでなく
、誤つた結論を導き出す。

高い磁界感度を得るための必須の要素は、固定壁という
仮定によつて不明瞭にされる。例えば、電荷集合を避け
るため、広いチヤネルを維持することが望ましいと度々
云われる。先に示した如く、従来の装置で経１験される
典型的ローレンツ電界によつては、本質的に電子を偏向
することはできないので、固定チヤネル壁の概念は無意
味である。以下説明するように、磁界又は電界の作用に
よつてチヤネルの側部に生じる空乏幅変調メカニズムの
大きさが重要なフアクタであり、チヤネル幅が重要なの
ではない。例えば、第１１Ａ図を参照すると、そこには
チヤネル４の１部分が示されている。

チヤネル４は半導体基板１内に形成されている。基板１
はＰ型であり、チヤネル４はＮ型である。ソース及びド
レーンは示されていないが、いずれもＮ＋型であり、エ
ンハンスメント・モード又はデプレーシヨン・モードの
装置を作るための周知の技術によつて形成される。明ら
かに、チヤネル４の境界に沿つたところ並びにソース及
びドレインのところにはＰ−Ｎ接合が存在している。

以下詳細に説明するように、すべてのＰ−Ｎ接合のとこ
ろに空乏領域が形成される。

今のところ解析はチヤネルの上部及び底部における空乏
領域の深さ方向の変動を無視した２次元範囲に限ること
とする。解析を２次元範囲に単純化しても、本発明の背
後にある基本的動作メカニズムの理解はそれほど妨げら
れない。しかし３次元効果を説明するためには、最後の
解析過程で空乏領域の幅の変動を表わす式を若干修正し
なければならない。空乏層がＰ−Ｎ接合のところに形成
されることは周知である。第１１Ａ図において、Ｎ型物
質内の空乏層は、チヤネル４の内部に書かれた破線の外
側にあり、番号９を付されている。空乏層９はチヤネル
４の周辺部に存在し、且つソース及びドレインを含むＰ
−Ｎ接合の近傍に形成される。空乏層９の幅は１ｎとし
て示される。同様の層がチヤネル４を取巻いているＰ型
物質中に存在し、幅１ｎを有する。特に、チヤネル４の
内側端部に沿つて存在する空乏層９に関して次の事が云
える。即ち、電子はチヤネルの非空乏部分でのみ伝導さ
れる。非空乏部分の幅は、チヤネルの物理的な幅Ｗより
も２１ｎだけ小さい。このチヤネル伝導部分をピンホー
ル幅Ｗｖと呼び、次のように定義する。Ｗｖ＝Ｗ−２１
ｎ Ｐ−Ｎ接合の境界には空間電荷電位、電界、及び電圧電
位がまたがつて存在する。

第１０Ａ図から第１０Ｃ図までは第１１図、第１２図、
第１４図、第１５図に示されるようなチヤネル物質と基
板との間のＰ−Ｎ接合近傍に形成される空間電荷分布、
電界分布、電位分布を示す。第１０Ａ図〜第１０Ｃ図は
冶金接合地点として示された垂直軸に沿つて揃えられて
いる。

この接合地点は、ドナー及びアクセプタ濃度が等しいＰ
Ｎ接合の確率的境界又は位置として知られている。第１
０Ａ図において、空間電荷は冶金接合周辺部に分布した
正及び負の電荷として示され、正の電荷はＮ型領域にあ
り、負の電荷はＰ型領域にある。空間電荷の分布特性は
良く知られておらず、第１０Ａ図にはその粗い近似値が
示されている。従つて第１０Ａ図からは、概略的なこと
しか引出することができない。第１に、異なつた空乏幅
部及び柘が存在し、これらはそれぞれアクセプタ及びド
ナー濃度の関数としてＰ型及びＮ型物質中に存在する。
第２に、Ｎ型領域中の空間電荷の大きさは、ドナー濃度
ＮＤに単位電荷ｑを乗じた積である。同様に、Ｐ型領域
においては、アクセプタ濃度ＮＡに単位電荷ｑを乗じた
積である。電荷の符号について選択された約束に従つて
、Ｐ型領域中の空間電荷は正又は負であり、Ｎ型領域中
のそれは反対の負又は正である。ここで選択した約束で
は、Ｎ型領域の電荷は正であり、Ｐ型領域のそれは負で
ある。第１０Ｂ図は、冶金接合の近傍における空乏境界
端部の間に存在する電界を示す。

第１０Ａ図に示された空間電荷分布へガウスの定理を適
用することにより、電界を決定することができる。

そのようにして誘導された電界が第１０Ｂ図に示される
。第１０Ｂ図に示される式は、第１０Ｃ図に示されるよ
うな電位の値を積分によつて得るのに有用である。電位
が関心事となるのは、それが冶金接合のところに存在じ
Ｃいる空乏領域の幅を左右するからである。空乏幅の変
動を表わす式を展開する前に、この電位について十分理
解しなければならない。第１０Ｃ図において、Ｐ型又は
Ｎ型物質における空乏領域内の電位は、最大内部電位Ｆ
Ｏを有する。

この電位は、半導体物質については次のように定義され
る。ここでＬｎは自然対数記号であり、Ｋはボルツマン
常数であり、ＴＯはゲルピン温度であり、Ｎｉは基板中
の固有キヤリア濃度である。

チヤネル４内の空乏領域の幅１ｎは、次式によつて近似
される。

ここで電圧Ｖは外部からＰ−Ｎ接合へ印加される。

式（２５）はチヤネルの側部又は底部の内側に沿つた空
乏層の近似式であることに注意されたい。

正確な式は、空乏境界を形成する冶金接合に隣接して発
生する空間電荷（ドナー及びアクセプタ）の実際の分布
状態に依存する。現在この分布状態は知られていない。
しかし上記の式は、現在利用できる最良のものである。
上記の式において、ＮＤはチヤネル内のドナー濃度であ
り、ＮＡはチヤネルを取巻いている基板材料内のアクセ
プタ濃度であり、Ｅ８ほ使用されている半導体材料の誘
電率であり、ｑは電子の単位電荷である。

前述したように、チヤネル内の導電領域の有効幅（ピン
ホール幅）は、式（至）から得られる空乏幅１ｎの２倍
を、チヤネルの物理的幅Ｗから差引いたものである。

換言すれば、ピンホール幅Ｗは次のように定義される。
式（２６）から、ピンホール幅Ｗは、接合の外部から印
加される電圧Ｖに依存することが明らかである。

この電圧は、ピンホール幅Ｗを有するチヤネルを横切つ
て発生されたローレンツ電界Ｂの結果としてチヤネル内
に発生され得る。ローレンツ電圧ＶＬ−ＶＢＷＶはＸ方
向であり、キヤリアはチヤネルをｙ方向へ移動しており
、磁界はチヤネルへ垂直に印加される〇第１１Ａ図は、
チヤネル端部に沿つた空乏境界へ向つてＸ方向に働くロ
ーレンツ電圧ＶＬの発生及び印加状態を示す。

ローレンツ電圧ＶＬの一般的定義は、チヤネル側部を形
成するＰ−Ｎ接合間でとられた線積分ＶＬ＝ＪＪ，ｖｙ
×Ｂｚ．ｄＸで乙与えられる。

第１１Ａ図において、チヤネル４の端部にある空乏層９
は、図面に対して垂直に磁界を印加する前の状態を示す
。もし磁界がチヤネル４に対して垂直に印加されるとロ
ーレンツ電圧が生じ、この電圧は式（２５）に従つてチ
ヤネル４の各々の端部で空乏層９の幅１ｎを変化させる
。

第１１Ｂ図において、磁界は図面から手前に出る方向で
あり、空乏境界は左方へ移動している。これによつてチ
ヤネルの導電部分も移動される。反対の場合が第１１Ｃ
図に示されている。そこでは、磁界の方向が反転され、
チヤネルの有効境界は右方へ移動している。ピンホール
幅Ｗは本質的に一定にとどまり、且つローレンツ電界Ｖ
ＸＢから独立していることに注意されたいＯこれまで述
べて来たことは非常に面白い現象である。

即ち、チヤネル内のキヤリア自体はローレンツ電界によ
つては実質的に偏向されず、これまで固定且つ不動であ
ると考えられていた空乏境界が実際には移動する。Ｘ方
向のローレンツ電圧がチヤネルへ印加される時に生じる
空乏境界の偏向距離を表現することは興昧あることであ
る。式（至）へローレンツ電圧ＶＬ−ＶＢＷＶを代入し
てそれを書き直せば次式を得る。「 式（１）は、以下の式（２８）及び（２９）を代入し且
つチヤネルに沿つた位置の関数としてのドレイン電圧効
果、特にピンチオフが生じるドレイン近傍位置での電圧
効果を無視することによつて式（至）のように単純化さ
れる。

〔注意〕 この解析において、チヤネルに沿つた位置の
関数としてのドレイン電圧効果は無視されている。

この結果は、ピンチオフが起るドレイン近傍で有 効である。

式（至）をＢに関して微分すると、次武を得る。

式（１）によつて与えられた１ｎを式（３１）へ代入し
て整理すれば次式を得る。更に次の式（３４）を代入す
れば、式（３５）を得るＯ式（３５）のγへ式（２９）
を代人し、空乏境界のＳＢ変位をＳ−ＦｄｌＯとし、Ｂ
＝ＦｄＢとすれば０位゛ − ０次式を得る。

又は ここで、ＮＤＴ：一Ｄ 式（３６）は、密度Ｂを有する磁界を与えられた空乏境
界の移動距離を表わす。

従つて第１１図に破線で示されている内側空乏境界は、
ｘ方向に働くローレンツ電界と結果として、距離Ｓだけ
左側（第１１Ｂ図）又は右側（第１１Ｃ図）へ変位する
。弾道偏向モデルについて使用された仮定と同じ仮定を
用いて、この偏向距離Ｓを計算すると、次のような面白
い結果を得る。

Ｓ＝４６０λ ここで、ＤＯ＝３×１０１１Ｖ＝１０７ｃＴｎ／秒Ｄ＝
２×１０１２Ｋ１二６×１０９Ｔ＝２０００人 Ｗャ＝３×１０４ＣＴＩＬ 空乏境界は電子偏向距離の約５０倍も移動していること
が分る。

次に、空乏境界が距離Ｓだけ移動した場合にピンホール
装置の出力信号がどのように影響されるかを説明する。

第１２図を参照すると、２つのドレイン６は小さなギヤ
ツプ８によつて分離されている。

これらのドレイン６はチヤネル４の左方端部にあり、磁
界によつて変更されぼいチヤネル電流のすべてを集める
。しかしドレイン６は分離されており、磁界を印加する
ことによつて空乏境界は第１２図の上下に移動するので
、２つのドレイン６に電流の変化が生じる。ピンホール
装置の感度Δ／１は次式によつて与えられることが容易
に分る。式（３７）のＳへ式（３６）を代入すると、感
度を表わす次の式が得られる。ＶＬ）丁υｏυ ここで重要なことは、積ＶＢＷｖがＫＴＯ／ｑより大で
あれば、ピンホール装置のηはピンホール幅Ｗに逆比例
すること、及び式の形が冶金接合の両側にある空乏領域
の長さについて選択された式に左右されることである。

空乏境界にまたがる実際の空間電荷分布は知られていな
いので、使用された式は近似的なものに過ぎないことを
想起されたい。空乏幅の変動は３次元で生じるが、これ
までは２次元についてのみ解析した。これから空乏幅変
動の３次元的性質を考察するために、第１５Ａ図〜第１
５Ｅ図を参照する。第１５Ａ図は典型的なピンホール装
置の平面図を示す。

この図においてソース５とドレイン６の間にあるチヤネ
ル４の２つの地点で横断線ＮＮ及びＢ′Ｂ５が示されて
いる。第１５Ｂ図は第１５Ａ図の線Ａ′Ｎに沿つた断面
図を示す。

磁束Ｂがチヤネルへ印加される前には、静止した空乏領
域が存在する。静止空乏領域は、それぞれＮ型及びＰ型
物質の空乏幅１ｎ及び１ｐを有する。チヤネルの厚さは
Ｔである。第１５Ｂ図に示されるように、磁束Ｂが下方
へ印加される時、空乏境界が細い破線によつて示される
位置へ変化して新しい空乏幅ｌ′。及び１５ｑを生じ、
チヤネルの厚さも新しい厚さＴ５へ変化する。ｆはチヤ
≧ネル幅にわたつて変化し、１つの端部で厚さが減少し
、他の端部で厚さが増加する。

磁束Ｂのベクトルが上向きのときの状態が第１５Ｃ図に
示される。

その図においても、細い破線は新しい空乏層９″及び新
しい厚さＴ′を形成する偏向された空乏境界を示す。第
１５Ｄ図及び第１５Ｅ図は第１５Ａ図の線Ｂ′Ｂ７に沿
つて取られた断面図である。

この断面図はＮＮＯ）断面図よりもドレインに近い。チ
ヤネルに沿つてドレインに近づく時、ドレイン電圧が形
成される結果、チヤネルの厚さが減少することが知られ
ている。従つて、第１５Ｄ図及び第１５Ｅ図は第１５Ｂ
図及び第１５Ｃ図に示されるものよりも小さい最初の厚
さＴを示す。しかし磁束Ｂの効果は、第１５Ｂ図及び第
１５Ｃ図の場合と同じである。空乏領域の幅及び深さの
変動効果は、断面ＮＮ及びＢ′Ｂ′においてチヤネル内
で同時に起る図示されたこれら３次元効果に対する数学
的解法は非常に複雑である。解析は側部壁の動作につい
てのみなされたが、実，験結果と展開式とは全く正確に
一致した。冶金接合の性質、チヤネル構造のピンチオフ
効果、冶金接合｛こおける空間電荷の分布特性のすべて
が更によく理解された時、展開式は更に洗練されたもの
にされよう。

しかし、以上に述べる一般的事項は、このようなことに
影響されない。何故ならば、絶対的な数値結果ではなく
、計算結果の比率が使用されるからである。前述した式
（３８）に注目すると、ＢＶＷｖがＫＴＯ／ｑより小さ
いか又はそれと等しくなるまで全体のチヤネル幅を減少
することによつて、高感度が達成されることが分る。

これは全く先行技術と相反する結果であり、予期されな
い事である。実際、以下説明するように、ピンホール装
置とホール装置との間には相反する関係が存在すること
が分る。ピンホール幅を小さくし、空乏層の幅がチヤネ
ル幅全体の比較的に大きな部分を占めるようにすれば、
空乏境界のより大きな偏向が効果的に得られることは明
らかである。更に、ホール装置の出力がキヤリア速度の
勾配に依存することが示されるが、この事は以記には明
らかに認識されていなかつた。ホール装置の動作が速度
勾配に依存するという推定は、観測された事実と従来の
ホール理論との食違いの或るものをうまく説明する。こ
こで説明したピンホール理論を用いて、ホール装置とピ
ンホール装置との比較を行う前に、ピンホール装置のパ
フオーマンスを表わす若干の重要な式がある。前に展開
された感度及びチヤネル電流の定義式の外に、信号出力
及び信号対雑音比の定義式が重要である。ピンホール装
置の感度、信号応答、信号対雑音比を表わす基本的定義
式は次のようにして得られる。

信号応答ΔＥはＲΔＩとして定義される。

従つて、Ｒを負荷抵抗とし、ΔＩを電流変化とした場合
、Ｉはチヤネル電流１ｃに感度ηァを乗じたものである
。従つて、ピンホール装置信号出力は次のようになる。
ΔＥ二ＲＩｃｌｖ（３９） ここでＩｃは前に誘導されたチヤネル電流である。

式（１６Ａ）及び（１６Ｂ）を便宜上繰返して書くと次
のようであつた。

又は ここでのチヤネル電流１ｃは飽和電流である。

ピンホール信号応答式は式（３９），（３８），（１６
Ａ）又は（１６Ｂ）を結合することにより次のように得
られる。ｒ−ーーーーーーー １Ｖ１０ ここで、ＷｖＢ〈？ 式（４０）では、アクセプタ及びドナー濃度ＮＡ及びＮ
Ｄの代りにドーズ密度Ｄを使用している。

一般に、累積ドーズ量は既知の変数であるが、アクセプ
タ及びドナー濃度はそれほど良く知られていないか又は
確かめることができない。ピンホール装置における信号
対雑音比の表現式を展開する前に、雑音信号自体につい
て若干説明しておく。

導電チヤネル中の電子密度又は電子間隔のばらつきに起
因する統計的雑音の外に、少なくとも３つの雑音源があ
り、それらを最小にする必要がある。第１に、ソースに
導入された注入雑音がある。これはソースで本質的にガ
ウス分布を有する可変注入速度によつて発生された複雑
な性質の統計的雑音である。この統計的雑音は、比較的
長いチヤネル即らピンホール幅Ｗｖに比較して長いチヤ
ネルを使用することによつて、小さくすることができる
。第２の雑音源は表面散乱雑音である。

表面散乱雑音はチヤネル上部の不規則な表面で散乱され
た電子によつて生じる。この雑音は、チヤネル自体を基
板内部に埋設することによつて、小さくすることができ
る。第３の雑音源は電子弾道雑音である。

この雑音はドレイン近傍で電子が急速に曲がることによ
つて発生する。この雑音源は、ドレイン間の空間（ギヤ
ツプ８）をピンホール幅よりも小さくすることによつて
、小さくすることができる。これらの雑音源を小さくす
る手段がすべて構じられたものと仮定し、且つ残りの雑
音は統計的雑音と比較した時に無視できるものとした場
合、信号対雑音比はピンホール・センサ出力信号を統計
的雑音で除したものと考えることができ、これを統計雑
音比βとする。

これから、このβを展開することにする。１−
ｒ−ーリリーーーー一ここで雑音電圧Ｅ
ＮＯｉ８Ｏは、ここでΔｆはヘルツで表わした信号帯域
幅である。

式（１６Ｂ）のチヤネル電流１ｃ（便宜上ＬＤ−０とす
る）及び式（３８）のηを式（４１）へ代入して書き直
すと次のようになる。Ｋ１ ここでＶｓＢＷｖく ｑ 式（４３）及びＫ１の定義から、ｌ度臨界条件ＫＴＯＶ
ｓＢＷｖ〉？に達すると、信号対雑音比はｑピンホール
幅Ｗから独立であるがチヤネルの厚さＴ１基板及びチヤ
ネルの集積ドーズ密度Ｄ。

及びＤ、飽和キヤリア速度Ｓ（１０７Ｃｒ！ｌ／秒）に
依存することが分る。ピンホール理論を使用したピンホ
ール装置とホール装置との比較次に、比較の基礎として
ピンホール理論を使用し、ピンホール装置とホール装置
の動作を比較することにする。

先ず、前述した空乏幅変動の原理を使用して、ホール装
置の動作特性を明らかにする。装置の動作式を展開する
前に、簡単な定性上の説明をしておく。第１３Ａ図及び
第１３Ｂ図を参照する。第１３Ａ図には、典型的なホー
ル装置の拡大図が示される。キヤリアは端部のソース１
０から注入され、ホール装置の反対端部にあるドレイン
１１から出る。２つの端部の中間には、２つのホール出
力プローブ１２がおかれている。

電流はソース１０とドレイン１１の間で直接にチヤネル
を流れ、第１速度ｙ１でソース端部へ入つたキヤリアは
、第２速度２でドレイン端部から出る。従つて、第１３
Ａ図に示されたホール装置のソース及びドレイン間には
速度勾配が存在する。例えば式（３６）で示されるよう
に、速度に依存する空乏端部境界の変動が存在するため
に、境界の位置は第１３Ａ図に示されるように移動し、
従つて等電位線が若干回転されて、プローブ１２にホー
ル出力電圧を発生する。ピンホール幅Ｗｖがホール装置
に存在しその幅は実質的に一定であることに注意された
い。第１３Ｂ図を参照すると、ホール装置はその長さ方
向の速度勾配に依存することが分る。

第１３Ｂ図において、ホール装置は第１３Ａ図と同じソ
ース１０、ドレイン１１、出力プローブ１２を有するが
、入口及び出口の速度は等しい。このような状況の下で
、空乏境界は移動するが、それらはチヤネル端部に平行
に移動し、等電位線の回転は生じない。従つて、チヤネ
ル速度が一定の場合のホール装置は、ピンホール理論に
よつて定義されるような出力信号を生じない。再び第１
３Ａ図を参照すると、ソース及びドレイン間の等電位線
は微小角度θだけ回転されているので、ホール装置はこ
の条件下で出力を発生する。

他方、第１３Ｂ図の条件では、キヤリア速度はソース及
びドレイン間のチヤネル内で一定であるから、ホール出
力信号は生じない。この一定速度の結果として、空乏境
界はチヤネル長に沿つて均一に変位されるに過ぎない。
等電位線は変更されず、その結果、ホール出力信号はピ
ンホール理論に従えば予測され得ない。他方、第１４Ｂ
図に示されたピンホール装置は、チヤネル内の速度が均
一であつても、２つのドレイン６の間に実質的な信号を
生じる。

これは、ソース及びドレイン間を流れ６チヤネル電流の
通路が上方又は下方へ移動する結果、前述したようにド
レインＤ１及びＤ２に差動電流を生じるからである。こ
れまでの簡単な説明から、ホール出力電圧の発生は、第
１３Ａ図に示すような等電位線の回転を生じさせるチヤ
ネル・キヤリア速度勾配Ｖに依存することが明らかであ
る。

一定速度条件でのホール装置の感度は実質的にゼロであ
るが、その条件下でのピンホール装置の感度は、次のよ
うに展開することができる。第１４Ｂ図に示されるよう
なピンホール装置が与えられた時、２つのドレイン６に
おけるドレイン電流を考察することによつて感度を容易
に計算することができる。

ここでＪは単位チヤネル幅当りの電流である。

従つて前述した如く、ホール出力電圧の発生はチヤネル
内のキヤリア速度勾配Ｖに依存する。

速度勾配は等電位線の回転を生じる。それは明らかにホ
ール出力電圧発生の前提条件である。ホール装置とピン
ホール装置との基本的相違は、以下記載するこれら装置
の動作要件を比較することによつて容易に理解すること
ができる。ホール装置については、次のような動作要件
がある。

（１）チヤネル内の速度勾配が必要である。（２）出力
電圧はキヤリア速度に依存し、キヤリア数に依存しない
。ピンホール装置については、次のような動作要件があ
る。

（１）速度勾配は必要でない。（２）出力電圧はドレイ
ンでのキヤリア速度にのみ依存する。（３）出力電圧は
所与の速度でドレイン領域へ入るキヤリアの数に依存す
る。これでホール装装及びピンホール装置のパフオーマ
ンス及び出力特性の比較を行うことができる。

解析の最終目的は、ピンホール装置とホール装置の感度
比Ｒを決定することである。この解析結果は、前述した
空乏幅変動式の形とは無関係である。何故ならば、解析
において出力間の比が使用され、空乏幅の変動自体は双
方の装置で回一だからである。解析を簡単にするため、
キヤリア速度はソースからドレイン方向ヘチヤネルに沿
つて増加すると仮定すると、チヤネルのキヤリア速度は
次の近似式で与えられる。Ｖ（ｙ）二Ｖ１＋（Ｖ２−Ｖ
１）−ｙ− （４６）− ＬここでＶ
１はソースでの注入キヤリア速度であり．Ｖ２はドレイ
ンで達成されたキヤリア速度である。

空乏幅１０はソースで距離Ｓ１だけ変調され、ドレイン
で距離Ｓ２だけ変調される。チヤネルの長さ方向に沿つ
た任意の距離ｙで式（４８）が成立する。ｖ１

１」式（４７Ａ）はソースでの変位量を示し、式（
４７Ｂ）はドレインでの変位量を示し、式（４８）はチ
ヤネルに沿つた距離の関数としての変位量を示示す。

ここで、１ν１話ν 第１３Ａ図のホール装置では、微小角θはそのＳ２−Ｓ
１正接が？であるような角度である。

これはＬ 等電位線の一端における側部への偏向量δをチネル幅Ｗ
で除したものに等しい。

従つて、ホール電圧Ｖｈの第１次近似値は次のように考
えることができる。

等電位線の回転角度は式（５０）によつて与えられるの
で、ホール出力はプローブを距離δだけ変位することに
よつて発生されたソース・ドレイン間の電圧Ｖ。の百分
率である。即ら、式（５０）と（５１）からホール電圧
Ｖｈを求めると、代入すると、式（５２）は次のように
なる。

式（５３）から、チヤネル内にキヤリア速度変化がなけ
れば、ホール電圧はゼロであることが予想される。即ち
、２＝Ｖ１であればｈ＝０である。従つて、ホール装置
が動作するためには、チヤネル内に速度勾配が必要であ
る。ホール装置とピンホール装置を比較するために、最
大ホール電圧の誘導必要条件を使用し、結果の出力信号
を比較する。このような条件は、双方の装置で注入速度
Ｖ１をゼロとし、キヤリア終端速度をピンチオフに対応
する最大速度Ｖ２とし、チヤネルの長さ方向に沿つてド
レインへ近づくにつれて直接的な速度増加があるものと
仮定することによつて得られる。このような条件下で、
ホール電圧は次のようになる。ホール装置の感度ηＨは
、弐（５４）をホール装置のソース・ドレイン間電圧。

によつて除することにより得られる。ピンホール装置の
感度ηは、第１２図の分割ドレイン構造におけるギヤツ
プ８が第１３Ａ図のホール装置にあると仮定することに
よつて得られる。

ηｖ＝２Ｓ／Ｗｖと定義し、Ｓ＝Ｓ１＋ΔＳであり、Δ
Ｓ＝Ｓ２−Ｓ１であり、Ｓ１及びＳ２は式（４７Ａ）及
び（４７Ｂ）で与えられるから、ηは次のようになる。
ピンホール装置出力とホール装置出力とを比較した感度
比Ｒは、式（５６）を式（５５）で除することによつて
得られる。

即ち、式（５７）は双方の装置の等価動作条件について
有効である。

即ち、ピンホール負荷抵抗のところに発生される電圧（
チヤネル電流１。及び負荷抵抗ＲＬの積の半分）はホー
ル装置に印加される１駆動電圧に等しい。Ｖｓａｔ＝Ｃ
８ａｌＲＬ／２であり、ＩＣ８ａｌは式（１３Ｂ）で与
えられるから、Ｌ／Ｗｖ＝ＲＬＤｑμ／２が成立する。

これは、ピンホール幅と長さの比が負荷抵抗、チヤネル
・ドーズ、単位電荷及びチヤネル・キヤリア移動度の関
数であることを示す。この基準値は、最適結果を得るた
めの最小のＬ／Ｗｖ比であることが望ましい。式（５７
）から、ピンホール装置の感度はホール装置をはるかに
超えることが明らかである。

ピンホール装置の感度増加は、ピンホール幅Ｗに対する
チヤネル長Ｌの比の平方に依存する。ホール装置の最適
の長さ対幅比は１に近いことが報告されており、ピンホ
ール装置のそれは５より大きい、従つて、平均のホール
装置で↓ミ３と仮定すれば、 Ｗ最
低感度のピンホール装置ですら、等価のホール装置で最
高感度のものより少なくとも２０倍の感度を有する。

〔最適実施例〕

ここでエンハンスメント・モードで動作する磁気センサ
を簡単に考察するために、第１図及び第２図を参照する
。

第２図は、第１図の装置の長手方向断面図である。半導
体基板１はソース５及び１つ又はそれ以上のドレイン６
を注入又は拡散されている。基板表面、特にチヤネル近
傍における基板表面は、当技術分野で周知の薄い絶縁酸
化物層２及びゲート７によつて覆われている。ゲート７
は蒸着又は他の方法で付着されたアルミニウム金属また
は他の導電物質で形成され、適当な制御電圧がそこへ印
加される０周知の如く、これは電界ＦＥＴのチヤネル構
造を形成している。

制餌１ゲート７、ソース５、ドレイン６にそれぞれ適当
な電圧が印加されると、反転層と呼ばれる導電チヤネル
４がソース５とドレイン６の間に誘起される。これは、
注入型チヤネル装置と同じように定義できる有効キヤリ
ア・ドシーズ密度を生成する効果がある。

注入型チヤネ４ル装置では、チヤネルを形成するための
キヤリア又はイオンが基板表面下に注入される。導電チ
ヤネルが誘起されるエンハンスメント・モード装置の信
号出力はゲート電圧に従つて直線的に変化し、埋設形（
デプレーシヨン・モード）のチヤネル装置よりも感度が
低い。感度及び出力の低下は、チヤネルの厚さが薄いこ
と、及びチヤネル・ドナー濃度ＮＤが高い結果である。
このチヤネル・ドナー濃度は、所与のローレンツ電界に
よりチヤネル境界に沿つて生じる空乏幅変動の大きさを
減少するＯこれまでの式においてピンホール装置は、多
くのパラメータの中でも特にドーズに注目してパフオー
マンス特性を記述されている。

エンハンスメント・モードのピンホール構造は、注人さ
れたドーズを有しながら、ゲート電極及び薄い酸化物層
によつて作られた反転電荷層にそれと等価なドーズを有
する。薄い酸化物層はシリコン基板表面からゲート電極
を分離する。チヤネル表面の反転層におけるキヤリア濃
度Ｎｐが、約１０００λの層Ｔ内で均一であると仮定す
れば、ドーズ密度Ｄはゲート電圧によつて発生された半
導体表面上の誘電フイールドに対する境界条件を考察す
ることによつて導くことができる。有効ドーズＤとゲー
ト電圧Ｖｇとの関係は、次の式によつて与えられる。Ｄ
−ＶｇＯ゜（５８）２ｑ ここでＣＯは１（７ｉ１当りのゲート・キヤパシタンス
であり、誘電率を酸化物層の厚さで除したものに等しい
。

前述したピンホール装置のデプレーシヨン・モードを表
わす式中のドーズ密度Ｄへ式（５８）の有効ドーズＤを
代入すると、エンハンスメント・モードの同様な式を得
ることができる。

ピンホール装置の動作は、デコレーシヨン・モード又は
エンハンスメント・モードのいずれにおいても同一のメ
カニズムに従う。第４図の構造は基板表面下に埋設した
チヤネル４を有し、次のような特性を有する。

チヤネル４は例えば燐を注人することによつて作られる
が、それにより深くて均一なキヤリア濃度が基板表面下
で得られ、それは約４０００λ又はそれ以上の深さまで
達する。

注入プロセスで望まれる典型的累積ドーズ即ちフルーエ
ンスは、約２×１０１０イオン／ＣＴＬである。このフ
ルーエンスは、５０ＫｅＶ〜２００ＫｅＶ７）エネルギ
ーで連続的に注入されることが極めて望ましい。この結
果、約４０００λの厚さＴを有する深いチヤネルの上部
表面は、基板表面ド約５００人のところに存在している
。

このようなチヤネルは、必要なチヤネル電流を得ると共
にチヤネル側部に沿つた空乏幅変動を起すために望まし
いものである。前に注意したように、式を導く際には、
半導体基板表面下の或る深さのところにチヤネルを埋設
し、それにより雑音条件を減少して信号対雑音比を高め
ることが大切である。制薗ゲート７は雑音を減少させる
電気シールドとして役立つが、チヤネル導電の制川ｊに
は必要でない。第５図は第４図の実施例に代るものであ
る。

第５図において、金属制薗ゲート７は完全に除去される
不透明絶縁体１６が基板表面上に置かれる。不透明絶縁
体１６の目的は、半導体基板に人る光を防止することで
ある。この光はチヤネル内で電子の光子エネルギー放出
に起因する雑音を発生するからである。第３Ｃ図、第３
Ｄ図、第７Ａ図〜第７Ｃ図は末広がりのチヤネルを持つ
たピンホール装置を示す。

チヤネルを末広がり形にする理由はいくつかある。第１
に、前述した如く、ソース（．こ近いまつすぐなチヤネ
ル部分の幅は、装置を通過するチヤネル電流を制御する
。制釧］されたチヤネル電流は、ドレインに近い末広が
り部分で起る事象から実際上独立している。従つて末広
がり形構造によつて、ソース注入条件に起因する統射的
雑音及びドレインにおける空乏領域の長さの変動が小さ
くされ、装置の安定性が改善される。第２に、チヤネル
の末広がり形構造は、ドレイン近傍のチヤネル側部で生
じる空乏幅変動の増大に対処するために必要である。

宮乏幅変動の増大は、ソースからの距離が大きくなるに
つれて（従つて、ドレインに近づくにつれて）大きくな
るドレイン電圧の結果である。もしチヤネルが末広がり
形になつていないと、狭いチャネルは第３Ｂ図に示され
るようにドレインに近いところでピンチオフされ、ピン
ホール幅はゼロになる。この場合、ローレンツ電圧ＶＢ
Ｗがゼロになるから、空乏境界のローレンツ偏向は生じ
ない。チヤネルの末広がり形構造は、空乏幅変動効果に
よつて実際にピンホール幅がピンチオフされることを防
止する。第３Ｄ図において、長手方向のピンチオフはド
レインに隣接したチヤネル長（Ｌ−ＬＤ）のところで生
じている。第３Ｄ図において、ドレイン近傍で望まれる
末広がり形ピンホール幅Ｗｖｆは、ドレイン領域を分割
しているギヤツプ８の幅Ｓに左右される。

Ｗｖｆは少なくともスリツト幅Ｓに等しくなければなら
ない。ピンホール装置の最高感度領域はドレイン近傍に
存在し、その領域は、第３Ｄ図でＢと表示された空乏境
界を変動するための磁界を必要とする唯一の領域である
。

ピンホール装置のこの特徴は、その高分解能のみでなく
、その高感度にも寄与する。従つて、ピンホール装置は
本質的にポイントセンサとして動作する。動作の必要条
件ではなが、ピンホール装置はピンチオフ・モードで動
作することが望ましい。ピンチオフ・モードは第７Ａ図
〜第７Ｃ図及び第３Ｄ図に示される。ピンホール装置が
第９図に示されるピンチオフ電圧で動作される時、第３
Ｄ図に示されるドレイン６の幅ＷＤは、ギヤツプ８の幅
Ｓに等しいか又はそれより小さいことが望ましい。ドレ
イン間で導電が生じると、ドレイン間で測定される差動
信号応答は過度に減衰する。ピンホール装置の最良感度
を得るためには、ドレイン６の間に狭いギヤツプ８を設
けることが望ましい。

ギヤツプ幅Ｓを狭くする特別の方法がある。１つの方法
は、写真平版マスク技術で可能な限り２つのドレイン６
を近づけて注入し、次いで拡散焼鈍を行なうことである
。

拡散温度に近い臨界温度で焼鈍を行なうことによつて制
限されたイオン移動が生じる。この温度はシリコンにつ
いて約１０００℃であるが、当技術分野で知られる如く
、物質が異なれば温度も異なる。焼鈍の結果、ギヤツプ
幅Ｓは写真平版技術で可能な最小マスク幅よりも小さく
なる。第２の方法は、先づギヤツプを有しない連続した
ドレイン領域を注入により形成し、次いで非常に狭いギ
ヤツプ・マスクを与えるため電子ビーム技術を使用する
ものである。ドレインの導電型とは反対の導電型の物質
のイオンがギヤツプ領域へ注入され、ドレインを２つの
領域へ電気的に分離する。注入された反対導電型のイオ
ンは、ドレイン領域への最初の注入を中性化して実効ギ
ヤツプを形成する。こうして、ギヤツプは真性領域にさ
れるか、又はチヤネルと同一の導電型にされる。形成さ
れたドレイン部分は、高いドレイン電圧で空乏化が生じ
るのを防止するため、高度にドーピノグされる。いくつ
かの実施例について本発明を説明したので、糸状チヤネ
ル形態を有するピンホール装置と先行技術の装置とを比
較してみる。

ピンホール装置の糸状チヤネル形態は全体のチヤネル幅
Ｗに対するピンホール幅Ｗの比によつて定義される。式
（２５）において、１つのチヤネル側部の空乏領域の幅
が、いくつかの変数を用いて表現されている。これらの
変数へ最適値を与えると次のようになる。Ｅｓ：：１，
０４×１０−１２ ｑ二１．６×１０−１９ ＮＡ＝ＮＤ＝１０１７ これらの数値及び式（２４）から、ＷＯ＝４×ｌσ１と
なる。

ピンホール装置のソースに近い空乏層の幅は約５１０人
となる。この場合、式（２５）のＶはゼロである。全体
の空乏領域はこの値の２倍即ち約１０００λであり、チ
ヤネル幅Ｗが５００００λという最悪広チヤネルのピン
ホール装置の場合、ＷをＷで除した比は０．９８に等し
い。全体のチヤネル幅が２５０００λという妥当な場合
、比は０．９６となる。上記の数値０．９８は、幅に関
してピンホール装置の最悪のものを考え、空乏領域幅に
関して想定できる最大のものを考えたものである。

いくつかの先行技術の装置へ最良条件を与えた場合と比
較してみると、次のような結果になる。約２．５４×１
０−３（１７７！四方の最小ホール装置を考えてみると
、ソース近傍におけるピンホール幅対チヤネル幅比は約
０．９９９である。

式（２５）で限定される空乏領域幅はチヤネル幅の関数
ではないから、ホール装置を広く又は長くすると、比は
１３０へ近づく。ＩＢＭテクニカル・ディスクローシャ
ー・ブレテイン１９７１年５月号の３６３３頁に示され
る装置の最良の物理的大きさを考えた場合、ソース近傍
におけるピンホール幅対チヤネル幅比は０．９９８にな
る。

この数値は、上記文献のドレインが最小幅５００００λ
で形成され、上記文献の図からソース幅はドレインに釣
合つた約２０００００人であるという仮定に基づく。Ｉ
ＢＭテクニカル・ディスクローシャー・ブレテイン１９
７２年４月号の３４２０頁に示される装置を最良技術の
限界にあるものと考えると、ソース近傍におけるピンホ
ール幅対チヤネル幅比は約０．９９８である。

ここで、上記文献に示されるドレインは約１５００００
への幅であり、ドレイン間のギヤツプは約５００００人
の最も狭い分解能限度にあると仮定する。換言すれば、
最も好意的に解釈した、最良の先行技術といえども、ピ
ンホール幅対チヤネル幅比は０．９８を越えるのに対し
、最悪条件下で考えたピンホール装置のソース近傍にお
けるピンホール幅対チヤネル幅比は最大０．９８である
。

比較の要点（．ｔ、最適のピンホール装置が０．９８よ
り小さく０より大きいピンホール幅対チヤネル幅比を有
することを示すにある。これは空乏領域が導電チヤネノ
ト・の実質的部分を占めることを意味する。先行技術の
考え方からすれば、これは全く予想外のことであり、空
乏領域幅の特性を正しく理解しチヤネル幅をできるだけ
小さく形成してみて、始めて明らかになつたことである
。

【図面の簡単な説明】

第１図は半導体基板の表面又は表面下に作られた糸状チ
ヤネルを有する磁気センサの平面図、第２図は第１図の
線ＡＡに沿つた断面図、第３Ａ図乃至第３Ｄ図は２つの
ドレイン及び１つのソースを有する磁気センサの平面図
、第４図及び第５図は表面下に埋設された注入型の糸状
チヤネルを有する磁気センサの断面図、第６図はチヤネ
ル電流を計算するための概略斜視図、第ＲＡ図乃至第７
Ｃ図は末広がり形導電チヤネルを有する本発明の装置の
空乏幅変動効果を示す平面図、第８図は導電チヤネル４
の部分平面図、第９図はＦＥＴの典型的なドレイン電流
対電圧曲線のグラフ、第１０Ａ図乃至第１０Ｃ図はＰ−
Ｎ接合における空間電荷、電界及び電位の分布を示すグ
ラ人第１１Ａ図乃至第１１Ｃ図は空乏幅変動メカニズム
を示す部分平面図、第１２図は本発明に従つて構成され
た典型的な磁気センサ及びその中の空乏領域を示す平面
図、第１３Ａ図及び第１３Ｂ図は典型的ホール装置及び
最適条件下の空乏領域を示す平面図、第１４Ａ図及び第
１４Ｂ図は本発明の装置においてキヤリア速度の勾配が
ある場合と無い場合の空乏領域幅変動を示す平面図、第
１５Ａ図乃至第１５Ｅ図は本発明の装置において空乏領
域が３次元的に変動する効果を示す図である。 １・・・・・・半導体基板、２・・・・・・絶縁酸化物
層、４・・・・・・導電チヤネル、５・・・・・・ソー
ス、６・・・・・・ドレイン、７・・・・・・ゲート、
８・・・・・・ギヤツプ、９・・・・・・空乏層、１３
・・・・・・キヤリア。

Claims (1)

【特許請求の範囲】
1. １ 第１導電型の半導体基板と、該基板内に形成された
   第２導電型のソース領域及び少なくとも２つの分離され
   たドレイン領域と、長さ方向に沿つた第１のＰＮ接合が
   第１のドレイン領域に接し且つ第２のＰＮ接合が第２の
   ドレイン領域に接するようにソース・ドレイン間に形成
   された第２導電型の糸状チャネル領域と、上記ソース・
   ドレイン間の所定の電圧を印加するための電源手段とを
   具備し、上記第１及び第２のＰＮ接合における空乏領域
   によつて挟まれた有効チャネル領域の幅を小さくして磁
   界の印加により該有効チャネル領域の幅方向に外部電界
   がかかつたときの上記空乏領域の該幅方向の変動に応じ
   た差動電流を上記第１及び第２のドレイン領域で検出す
   るようにしたことを特徴とする電界効果型磁気センサ。