JPS59842B2 - Fritsuka Yokusei Souchi - Google Patents
Fritsuka Yokusei SouchiInfo
- Publication number
- JPS59842B2 JPS59842B2 JP50118889A JP11888975A JPS59842B2 JP S59842 B2 JPS59842 B2 JP S59842B2 JP 50118889 A JP50118889 A JP 50118889A JP 11888975 A JP11888975 A JP 11888975A JP S59842 B2 JPS59842 B2 JP S59842B2
- Authority
- JP
- Japan
- Prior art keywords
- load
- flicker
- voltage
- thyristor
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P10/00—Technologies related to metal processing
- Y02P10/25—Process efficiency
Landscapes
- Control Of Electrical Variables (AREA)
- Discharge Heating (AREA)
- Supply And Distribution Of Alternating Current (AREA)
Description
【発明の詳細な説明】
本発明はフリッカ抑制装置に係り、特に、負荷電圧変動
を検出し、負荷に並列接続された無効電力供給装置の無
効電力量を高速に調整して負荷の無効電力変動を補償す
るフリッカ抑制装置に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a flicker suppressing device, and in particular, detects load voltage fluctuations, quickly adjusts the amount of reactive power of a reactive power supply device connected in parallel to the load, and suppresses fluctuations in the reactive power of the load. The present invention relates to a flicker suppression device that compensates for.
従来のフリッカ抑制装置の一例を示したのが第1図であ
る。FIG. 1 shows an example of a conventional flicker suppression device.
第1図は3相回路のうちの1相分のみを示している。第
1図において、フリッカ抑制装置は交流電源1、電源側
インピーダンス2、負荷3、無効電力供給装置4、検出
用電源部5、差動増幅器6、電圧設定端子7、遅延回路
8、制限器9、自動パルス移相器10、パルス増幅器1
1からなる。交流電源1は電流側インピーダンス2を介
して負荷3に供給される。FIG. 1 shows only one phase of the three-phase circuit. In FIG. 1, the flicker suppression device includes an AC power supply 1, a power supply impedance 2, a load 3, a reactive power supply device 4, a detection power supply section 5, a differential amplifier 6, a voltage setting terminal 7, a delay circuit 8, and a limiter 9. , automatic pulse phase shifter 10, pulse amplifier 1
Consists of 1. AC power source 1 is supplied to load 3 via current side impedance 2 .
負荷3はアーク炉等のフリッカを発生する機器である。
無効電力供給装置4は負荷3と並列に接続される。The load 3 is a device that generates flicker, such as an arc furnace.
The reactive power supply device 4 is connected in parallel with the load 3.
!−の無効電力供給装置4は補償コンデンサ41、サイ
リスタ42、43、補償リアクトル44からなる。検出
用電源部5は変圧器51、抵抗52、コンデンサ53、
3相全波整流器54からなる。! - The reactive power supply device 4 includes a compensation capacitor 41, thyristors 42, 43, and a compensation reactor 44. The detection power supply unit 5 includes a transformer 51, a resistor 52, a capacitor 53,
It consists of a three-phase full-wave rectifier 54.
変圧器51は1次巻線51aと2次巻線51bとよりな
り、2次巻線51bの中間には中間タツブ57が設けら
れている。変圧器51は負荷電圧の変動を検出するため
の変圧器である。2次巻線51bの端子55には抵抗5
2が接続される。The transformer 51 includes a primary winding 51a and a secondary winding 51b, and an intermediate tab 57 is provided in the middle of the secondary winding 51b. The transformer 51 is a transformer for detecting variations in load voltage. A resistor 5 is connected to the terminal 55 of the secondary winding 51b.
2 is connected.
更に、抵抗52の他端と2次巻線51bの端子56との
間にコンデンサ53が挿入される。ここで、抵抗52の
抵抗値をR、コンデンサ53の値をCとすると、2πF
CR=V丁 (但し、fは電源の周波数)を満たすよう
に定められている。Furthermore, a capacitor 53 is inserted between the other end of the resistor 52 and the terminal 56 of the secondary winding 51b. Here, if the resistance value of the resistor 52 is R and the value of the capacitor 53 is C, then 2πF
It is determined to satisfy CR=Vd (where f is the frequency of the power supply).
また、2次巻線51bの端子56と端子57との間、及
び端子55と端子57との間の各々の誘起電圧の実効値
は等しく、位相は互いに2π/3だけずれている。端子
56,57、ならびに端子55から抵抗52を介しての
各々の電圧は3相全波整流器54に入力される。端子5
8は整流された直流電圧が出力される端子である。差動
増幅器6は一方の入力端子に検出用電源部5よりの出力
電圧が印加され、他方の入力端子には調整すべき負荷電
圧を定める負荷電圧設定値Eが電圧設定端子7から印加
され、各々の入力信号の差を増幅出力する。Further, the effective values of the induced voltages between the terminals 56 and 57 of the secondary winding 51b and between the terminals 55 and 57 are equal, and the phases are shifted from each other by 2π/3. The respective voltages from terminals 56, 57 and terminal 55 via resistor 52 are input to three-phase full-wave rectifier 54. terminal 5
8 is a terminal to which a rectified DC voltage is output. The differential amplifier 6 has one input terminal applied with the output voltage from the detection power supply section 5, and the other input terminal applied with a load voltage setting value E that determines the load voltage to be adjusted from the voltage setting terminal 7. The difference between each input signal is amplified and output.
遅延回路8は端子58の整流出力に含まれる周期π/3
のリツプルが除去される。The delay circuit 8 has a period π/3 included in the rectified output of the terminal 58.
ripples are removed.
制限器9は遅延回路8の出力信号が入力されて、サイリ
スタ42,43への点弧パルスを所定の制御範囲内に抑
制するためのものである。The limiter 9 receives the output signal of the delay circuit 8 and is used to suppress firing pulses to the thyristors 42 and 43 within a predetermined control range.
自動パルス移相器10は制限器9の出力信号に対応する
位相でパルスを出力する。Automatic pulse phase shifter 10 outputs pulses with a phase corresponding to the output signal of limiter 9.
パルス増幅器11は自動パルス移相器10によるパルス
を増幅して、サイリスタ42,43の各ゲートに点弧パ
ルスを印加する。The pulse amplifier 11 amplifies the pulse from the automatic pulse phase shifter 10 and applies a firing pulse to each gate of the thyristors 42 and 43.
以上の構成におけるフリツカ抑制装置の動作を次に説明
する。The operation of the flicker suppressing device with the above configuration will be explained next.
負荷3の負荷変動により、負荷電圧VLが第2図に示す
ような時間的変化を示す。Due to load fluctuations in the load 3, the load voltage VL exhibits temporal changes as shown in FIG.
第2図において、図示A付近で負荷電圧が低下し始める
と、常時負荷電圧が検出されている端子58の検出電圧
は低下を始める。この検出電圧と負荷電圧設定値Eとの
差分は差動増幅器6及び遅延回路8で増幅され、リツプ
ルが除去された後、制限器9を経て自動パルス移相器1
0に入力される。自動パルス移相器11では出力パルス
の位相を信号の大きさに比例した値だけ遅らせる。この
結果、第3図に示すように補償リアクトル44の電流は
電圧低下前に図の時刻t1から流出していたものが、時
刻T2から流れるようになり補償リアクトル44の電流
は減少する。一方補償コンデンサ41にはほぼ一定の進
み電流が流れている。従つて、無効電力供給装置4は進
み負荷として働き、負荷電圧を上昇させることになり、
負荷電圧の低下を抑制することができる。同様に第2図
の図示Bのように負荷電圧が上昇し始めると前記の動作
と逆の動作をし、負荷電圧の上昇を抑制することができ
る。通常、差動増幅器6の利得は十分に大きいので、定
常的には端子58の電圧(平均値)は殆んど負荷電圧設
定値Eに等しくなつて落着することになり、負荷変動に
対して負荷電圧を一定に保つことができる。尚、サイリ
スタ42,43の点弧パルスの制御範囲は第3図の範囲
内であり、制限器9はこの範囲内から外に出ないように
するものである。従来のフリツカ装置の動作は以上説明
した通りであるが、次のような欠点を持つている。In FIG. 2, when the load voltage starts to drop near A in the diagram, the detected voltage at the terminal 58 where the load voltage is constantly detected starts to drop. The difference between this detected voltage and the load voltage set value E is amplified by a differential amplifier 6 and a delay circuit 8, and after ripples are removed, the difference is passed through a limiter 9 and an automatic pulse phase shifter 1.
It is input to 0. The automatic pulse phase shifter 11 delays the phase of the output pulse by a value proportional to the magnitude of the signal. As a result, as shown in FIG. 3, the current flowing through the compensation reactor 44, which had flowed from time t1 in the figure before the voltage drop, begins to flow from time T2, and the current in the compensation reactor 44 decreases. On the other hand, a substantially constant lead current flows through the compensation capacitor 41. Therefore, the reactive power supply device 4 acts as a leading load and increases the load voltage.
A drop in load voltage can be suppressed. Similarly, when the load voltage starts to rise as shown in B in FIG. 2, the operation is reversed to the above operation, and the rise in the load voltage can be suppressed. Normally, the gain of the differential amplifier 6 is sufficiently large, so that the voltage at the terminal 58 (average value) settles down to almost equal to the load voltage setting value E in a steady state, so that Load voltage can be kept constant. The control range of the ignition pulses of the thyristors 42 and 43 is within the range shown in FIG. 3, and the limiter 9 is designed to prevent the ignition pulses from going outside this range. Although the conventional flicker device operates as described above, it has the following drawbacks.
電力系統は一般に多くの負荷が分岐されて接続されてい
るものであり、これらの中の比較的大容量の負荷が0.
01秒程度以上の周期で変動又は起起動停止をすると、
フリツカ抑制の対称としているアーク炉などの負荷変動
を抑制できなくなる欠点があつた。A power system generally has many loads branched out and connected, and a relatively large capacity load among these is 0.
If it fluctuates or starts and stops at a cycle of about 0.01 seconds or more,
The drawback was that it was not possible to suppress load fluctuations in arc furnaces, which were targeted for flicker suppression.
この点について更に説明を加える。第4図は負荷電流の
無効成分と負荷電圧との間の静特性を示すものである。
仮に分岐されている負荷の影響を無視できるものとすれ
ば、負荷曲線aは負荷電流の遅れ無効成分が増大するに
伴い、同量の進み無効成分が供給されるので負荷曲線は
bのように平担になる。しかし、分岐されている負荷の
影響により、電源電圧がΔVだけ降下している際には、
フリツカ抑制装置が無い場合にあつては負荷曲線は第4
図の図示cのようになる。更に、フリツカ抑制装置が接
続されている場合でも、無効電力供給装置4は最大ΔV
cの電圧を上昇させる容量しか有しないため、負荷曲線
は第4図の図示dのようになり、負荷電流の無効成分が
。を越えると補償が不可能となる。本発明の目的は上記
した従来の欠点を無くすものであり、分岐されている負
荷の変動を受けないフリツカ抑制装置を提供するにある
。This point will be further explained. FIG. 4 shows the static characteristics between the reactive component of the load current and the load voltage.
Assuming that the influence of the branched load can be ignored, the load curve a will become as the lagging reactive component of the load current increases, and the same amount of leading reactive component will be supplied, so the load curve will become as shown in b. Become flat. However, when the power supply voltage drops by ΔV due to the influence of the branched load,
If there is no flicker suppressor, the load curve is 4th.
It will look like illustration c in the figure. Furthermore, even when the flicker suppression device is connected, the reactive power supply device 4
Since it has only the capacity to increase the voltage of c, the load curve becomes as shown in d of Fig. 4, and the reactive component of the load current is . If the amount exceeds this amount, compensation will not be possible. An object of the present invention is to eliminate the above-mentioned conventional drawbacks, and to provide a flicker suppressing device that is not affected by variations in branched loads.
本発明は、フリツカとして感じない0.01〜0.1秒
程度以上の周期の電圧変動成分を淵波器で除去すること
により、分岐されている負荷の影響を無くするようにし
たものである。The present invention eliminates the influence of branched loads by removing voltage fluctuation components with a period of about 0.01 to 0.1 seconds or more, which are not felt as flicker, using a wave filter. .
以下、本発明の実施例を図面に基いて説明する。Embodiments of the present invention will be described below with reference to the drawings.
第5図は本発明の実施例を示す回路図である。また、第
6図はフリツカの視度感度曲線を示すものであり、本発
明はこのフリツカ視感度曲線の特性を利用したものであ
る。第6図に示されるように周波数10Hz附近の電圧
変動が人に最も感じ易いことがわかる。また、0.1H
zになると10zの約8%にまで低下し、殆んど感じな
くなることがわかる。本発明は第1図に示した従来例に
低域戸波器12と位相反転器13とを追加したものであ
る。FIG. 5 is a circuit diagram showing an embodiment of the present invention. Further, FIG. 6 shows a flicker visibility curve, and the present invention utilizes the characteristics of this flicker visibility curve. As shown in FIG. 6, it can be seen that voltage fluctuations around a frequency of 10 Hz are most perceptible to humans. Also, 0.1H
It can be seen that when the temperature reaches z, it decreases to about 8% of 10z, and is hardly felt. The present invention is such that a low frequency door filter 12 and a phase inverter 13 are added to the conventional example shown in FIG.
尚、第5図に於て、第1図に示した従来装置回路図と同
一構成部には同一番号を付している。低域沢波器12と
位相反転器13とは縦続接続されて、第1図に示した従
来例の端子58と電圧設定端子7との間に挿入された構
成となつている。低域戸波器12の遮断周波数を0.0
1〜0.1H逍度に設計すれば0.01〜0.1Hzの
周波数成分(即ち、フリツカとして規定された周波数帯
域以外の成分)のみが通過される。この低域淵波器12
の出力信号は次段の位相反転器13で反転され、調整す
べき負荷電圧を定める負荷電圧設定値として差動増幅器
6の入力端子14に印加される。差動増幅器6は入力端
子15に印加された検出用電源部5の検出信号と位相反
転器13の出力信号との差を出力する。この出力信号は
0.01〜0.1Hzの周波数成分の影響は取除かれて
いるので、フリツカ成分(即ち、フリツカ周波数帯域と
して規定された成分)のみが取り出される。従つて0.
1〜0.01Hzが制限器9に入ることはないため、フ
リツカ抑制が不能になる恐れは無くなる。以下、遅延回
路8からパルス増幅器11に至る各構成部の動作は第1
図に示した従来例と同様であるので説明は省略する。第
7図は本発明の他の実施例を示す回路図である。In FIG. 5, the same components as those in the circuit diagram of the conventional device shown in FIG. 1 are given the same numbers. The low frequency wave generator 12 and the phase inverter 13 are connected in cascade and inserted between the terminal 58 and the voltage setting terminal 7 of the conventional example shown in FIG. The cutoff frequency of the low-frequency door transducer 12 is set to 0.0.
If designed to have a tolerance of 1 to 0.1 Hz, only frequency components of 0.01 to 0.1 Hz (that is, components outside the frequency band defined as flicker) will be passed. This low frequency filter 12
The output signal is inverted by the next stage phase inverter 13 and applied to the input terminal 14 of the differential amplifier 6 as a load voltage setting value that determines the load voltage to be adjusted. The differential amplifier 6 outputs the difference between the detection signal of the detection power supply unit 5 applied to the input terminal 15 and the output signal of the phase inverter 13 . Since the influence of the frequency component of 0.01 to 0.1 Hz has been removed from this output signal, only the flicker component (that is, the component defined as the flicker frequency band) is extracted. Therefore 0.
Since frequencies of 1 to 0.01 Hz never enter the limiter 9, there is no possibility that flicker suppression will become impossible. Below, the operation of each component from the delay circuit 8 to the pulse amplifier 11 will be described in the first section.
Since it is the same as the conventional example shown in the figure, the explanation will be omitted. FIG. 7 is a circuit diagram showing another embodiment of the present invention.
本実施例は第5図に示した実施例の差動増幅器6の代り
に増幅器17を使用し、更に、低域戸波器12、位相反
転器13の代りに高域淵波器16を用いたものである。
その他の構成については第5図に示した実施例と同一で
ある。第7図に於て、検出用電源部5の検出信号は高域
戸波器16に入力される。In this embodiment, an amplifier 17 is used in place of the differential amplifier 6 of the embodiment shown in FIG. It is something.
The rest of the structure is the same as the embodiment shown in FIG. In FIG. 7, the detection signal from the detection power supply unit 5 is input to a high frequency door filter 16.
そして、戸波された出力信号は次段の増幅器17に入力
され、増幅が行われる。この増幅された出力信号は遅延
回路8に入力される。以下、パルス増幅器11に至る各
部の動作は従来例ならびに第5図に示した実施例と同一
であるので説明は省略する。高域淵波器16は遮断周波
数を0.01〜0.1Hz程度に選定する。Then, the output signal that has been output is input to the next stage amplifier 17, where it is amplified. This amplified output signal is input to the delay circuit 8. Hereinafter, the operation of each part up to the pulse amplifier 11 is the same as that of the conventional example and the embodiment shown in FIG. 5, and therefore the explanation thereof will be omitted. The cutoff frequency of the high-frequency wave generator 16 is selected to be approximately 0.01 to 0.1 Hz.
これにより、フリツカとして感じ易い0.01〜0.1
Hz以上の周波数の電圧変動は信号として増幅器17に
入力されるが、それ以下の緩やかな電圧変動は高域戸波
器16で阻止され、増幅器17には入力されない。従つ
て、フリツカとして感じない緩やかな電源変動の影響を
受けることはない。尚、本実施例に於て、増幅器17は
差動増幅器の1つの入力端子の信号が常に零で良いため
に、単なる増幅器としたものであり、本質的な動作は全
く変わらない。以上より明らかなように、本発明によれ
ば、フリツカとして感じない周波数域の電圧変動の影響
を受けることなしにフリツカ抑制装置を動作させること
ができるので、他の分岐されている負荷からの影響を防
止することができる。As a result, 0.01 to 0.1 which is easy to feel as frizz
Voltage fluctuations at a frequency of Hz or higher are input to the amplifier 17 as a signal, but gentle voltage fluctuations at frequencies lower than that are blocked by the high-frequency wave filter 16 and are not input to the amplifier 17. Therefore, it is not affected by gradual power fluctuations that do not cause frizz. In this embodiment, the amplifier 17 is simply an amplifier because the signal at one input terminal of the differential amplifier may always be zero, and its essential operation remains unchanged. As is clear from the above, according to the present invention, it is possible to operate the flicker suppression device without being affected by voltage fluctuations in a frequency range that is not felt as flicker. can be prevented.
第1図は従来のフリツカ抑制装置の回路図、第2図は該
装置の負荷電圧の時間的変化を示す図、第3図は第1図
に示した装置の動作時に於ける補償リアタトル電流を示
す図、第4図は負荷電流と負荷電圧間の静特性を示す図
、第5図は本発明の一実施例を示す回路図、第6図は眼
の視度感度特性を示す図、第7図は本発明の他の実施例
を示す回路図である。
符号の説明、6・・・・・・差動増幅器、12・・・・
・・低域淵波器、13・・・・・・位相反転器、16・
・・・・・高域戸波器、17・・・・・・増幅器。Fig. 1 is a circuit diagram of a conventional flicker suppression device, Fig. 2 is a diagram showing temporal changes in the load voltage of the device, and Fig. 3 is a diagram showing the compensation reactor current during operation of the device shown in Fig. 1. 4 is a diagram showing static characteristics between load current and load voltage, FIG. 5 is a circuit diagram showing an embodiment of the present invention, and FIG. 6 is a diagram showing diopter sensitivity characteristics of the eye. FIG. 7 is a circuit diagram showing another embodiment of the present invention. Explanation of symbols, 6...Differential amplifier, 12...
・・Low frequency converter, 13・・・Phase inverter, 16・
...High-frequency door transducer, 17...Amplifier.
Claims (1)
ッカを発生する負荷と、該負荷に少くとも2個のサイリ
スタとリアクトルの直列回路を並列接続し該サイリスタ
の制御角を変化させることによつて上記負荷の無効電力
量を調整し、もつて負荷電圧の変動を抑制せしめる無効
電力供給装置と、上記負荷の電圧の変動を検出し、その
検出信号の中でフリッカとして規定された周波数帯域以
外の成分を除去し、上記フリッカとして規定された周波
数帯域を持つ検出信号の成分のみを取り出し、該取り出
してなる検出信号をもつて上記サイリスタの点弧パルス
として規定し、該パルスによつて上記サイリスタを点弧
せしめる点弧手段と、を具備してなるフリッカ抑制装置
。 2 特許請求の範囲第1項記載のフリッカ抑制装置に於
て、上記点弧手段は、上記負荷の電圧の検出信号を低域
濾波器により上記フリッカとして規定された以外の成分
を取り出し、この取り出された信号を調整すべき負荷電
圧の設定値として差動増幅器の一方の入力端子に印加し
、差動増幅器の他方の入力端子には上記負荷の電圧の検
出信号を印加せしめ、かかる結果得られる上記差動増幅
器の出力信号を用いて上記無効電力供給装置のサイリス
タを点弧せしめることをもつて構成したフリッカ抑制装
置。 3 特許請求の範囲第1項記載のフリッカ抑制装置に於
て、上記点弧手段は、上記負荷の電圧の検出信号を高域
濾波器により上記フリッカとして規定された周波数帯域
を持つ検出信号成分のみを通過させ、この濾波器の出力
信号を用いて上記無効電力供給装置のサイリスタを点弧
せしめることをもつて構成したフリッカ抑制装置。[Claims] 1. A load that is connected to a power source and generates flicker according to its own load state, and a series circuit of at least two thyristors and a reactor connected in parallel to the load, and a control angle of the thyristor. A reactive power supply device that adjusts the amount of reactive power of the load by changing the voltage, thereby suppressing fluctuations in the load voltage; Components other than the specified frequency band are removed, only the components of the detection signal having the frequency band specified as the flicker are extracted, and the detected signal obtained by the extraction is defined as the firing pulse of the thyristor. A flicker suppressing device comprising: ignition means for igniting the thyristor with a pulse. 2. In the flicker suppression device according to claim 1, the ignition means extracts components other than those defined as the flicker from the load voltage detection signal using a low-pass filter; The detected signal is applied to one input terminal of the differential amplifier as the set value of the load voltage to be adjusted, and the detection signal of the voltage of the load is applied to the other input terminal of the differential amplifier. A flicker suppression device configured to fire a thyristor of the reactive power supply device using an output signal of the differential amplifier. 3. In the flicker suppressing device according to claim 1, the ignition means converts the voltage detection signal of the load into a high-pass filter by filtering only the detection signal component having a frequency band defined as the flicker. A flicker suppression device configured to allow a filter to pass through the filter, and use the output signal of the filter to fire a thyristor of the reactive power supply device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50118889A JPS59842B2 (en) | 1975-10-03 | 1975-10-03 | Fritsuka Yokusei Souchi |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50118889A JPS59842B2 (en) | 1975-10-03 | 1975-10-03 | Fritsuka Yokusei Souchi |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5243965A JPS5243965A (en) | 1977-04-06 |
| JPS59842B2 true JPS59842B2 (en) | 1984-01-09 |
Family
ID=14747644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50118889A Expired JPS59842B2 (en) | 1975-10-03 | 1975-10-03 | Fritsuka Yokusei Souchi |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59842B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01118527U (en) * | 1988-02-06 | 1989-08-10 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4438386A (en) * | 1981-09-10 | 1984-03-20 | Westinghouse Electric Corp. | Static VAR generation for transmission line compensation of subsynchronous resonance |
| JP4805186B2 (en) * | 2007-02-26 | 2011-11-02 | 財団法人電力中央研究所 | Power conversion system control method and power conversion system using the control method |
-
1975
- 1975-10-03 JP JP50118889A patent/JPS59842B2/en not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01118527U (en) * | 1988-02-06 | 1989-08-10 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5243965A (en) | 1977-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6970365B2 (en) | Controlled frequency power factor correction circuit and method | |
| JPS5852430B2 (en) | converter warmer | |
| US5345162A (en) | Charging circuit of secondary battery | |
| JPS59842B2 (en) | Fritsuka Yokusei Souchi | |
| JPS57180395A (en) | Voltage controller for inverter | |
| US4535280A (en) | Stabilizing circuit for an inverse rectifier motor control | |
| JP3215127B2 (en) | Switching power supply control circuit | |
| JPH01311889A (en) | Controller for induction motor | |
| JP2715478B2 (en) | AC arc furnace | |
| JP2003324847A (en) | Voltage flicker compensation method and apparatus | |
| JPS633325B2 (en) | ||
| KR910006099B1 (en) | Control device of power supply for arc welding | |
| US4427947A (en) | Phase discriminator circuit | |
| US3551772A (en) | Closed control system having means responsive to the amplitude of selfoscillations to modify one or more parameters of the system | |
| JPS593773B2 (en) | Reactive power fluctuation compensator | |
| JPS59206917A (en) | Overvoltage protective circuit of reactive power compensating device | |
| Wadlington | Overcurrent protection in pulse-width controlled DC-to-DC converters | |
| JPH02136072A (en) | Pulse width modulation type inverter device | |
| JPS60183617A (en) | Low ripple power supply device | |
| JPH011434A (en) | Output voltage setting method of instantaneous voltage drop compensator | |
| KR840001141B1 (en) | Gain control circuit | |
| JP3161037B2 (en) | Power supply for arc welding | |
| JPS6256526B2 (en) | ||
| JPS60174061A (en) | Low ripple power source | |
| JPS60139174A (en) | Switching power source |