JPS59978B2

JPS59978B2 - 半導体集積回路の製造方法

Info

Publication number: JPS59978B2
Application number: JP51045857A
Authority: JP
Inventors: 忠晴露木; 昭明青木
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1976-04-22
Filing date: 1976-04-22
Publication date: 1984-01-10
Also published as: JPS52129288A

Description

【発明の詳細な説明】本発明はバイポーラ形の半導体集積回路の製造方法に関
するものであり、特に不純物拡散に用いるマスクをパッ
シベーション膜としても用いるよ５うにしたプレーナ
型のダイオード、トランジスタ等のＩＣに適用するのに
最適な製造方法を提供するものである。

従来此種の半導体装置の製造に際し不純物拡散マスクと
してはＳｉＯ２が用いられておＶ）この１０ＳｉＯ２膜
はそのまゝ表面パッシベーション膜として基板表面に残
される。

しかしこの方法により製造された装置の特性をみると、
ＳｉＯ２中に存在する電荷による一種のメモリ作用が生
じて耐圧低下が起こり易く、また湿気に対する安定性が
十Ｊ５分でなく、多湿な条件下でテストすればリーケー
ジ電流の変化が見られ、信頼性が悪い。然もまた電気的
なバイアス、温度に変動があれば劣化し易いという欠点
がある。このような欠陥を是正した半導体装置を本出願
２０人は特願昭４９−３６１７５号（特公昭５３一２５
５２号）として既に提案した。

これによれば酸素を含有する多結晶シリコン層を半導体
基板上に形成するようにしている。この多結晶シリコン
層（以下単にポリＳｉ層という。）はＳｉＯ２よ２５り
も抵抗小であるから、パッシベーション膜として用いる
と、ＳｉＯ２におけるようなメモリ作用がなくなつて耐
圧向上、半導体基板表面での反転現象の防止、リーケー
ジ電流の減少を夫々達成することが出来る。そしてまた
本出願人が既に提案３０した特願昭４９−１２３７６５
号（特開昭５１一４９６８６）によれば、酸素を含有す
るポリＳｉ層上に、第２の安定化層としてＳｉＯ２より
も耐湿性に優れた例えば窒素を含有するポリＳｉ層を形
成するようにしている。これによつて特に耐湿３５性を
改善することが可能である。こうした半導体装置の一例
としてトランジスタを製造するには、半導体基板表面に
形成したＳｉＯ２膜をマスクとしてペース及びエミツタ
拡散を行い、次いでこのＳｉＯ２膜を除去した後に酸素
を含有するポリＳｉ層を気相成長させ、次いでこの安定
化層を部分的にエツチング除去して電極被着用の開口を
形成するようにしている。

しかしこの方法によれば特にＩＣの製造に適用したとき
工程が複雑化するという欠点がある。本発明は上述の如
き欠陥を是正しかつ前記特願昭４９−３６１７５号の特
長を具備せしめつつ発明されたものであつて、バイポー
ラ形の半導体集積回路を製造するにあたり、複数の半導
体素子（（例えばトランジスタ、抵抗等）を設けるため
の半導体層（例えばＮ型エピタキシヤル層）を半導体基
板（例えばＰ型シリコン基板）上に形成する程と、前記
半導体層の表面から前記半導体基板＋にまで達する分離
拡散領域（例えばＰ型の分離拡散領域）を前記半導体層
に形成する程と、酸素を含有する多結晶シリコン層（ポ
リＳｉ層）を前記半導体層の前記表面に被着する程と、
前記分離拡散領域によつて分離された前記半導体層の分
離領域に対し前記多結晶シリコン層をマスクとして不純
物拡散を行うことによつて前記分離領域内にベース領域
を形成する工程と、前記ベース領域形成時にこのベース
領域上に形成された酸化膜をマスクとして前記ベース領
域に対し不純物拡散を行うことによつて前記ベース領域
内にエミツタ領域を形成する程とを夫々具倫し、これら
の不純物拡散後に前記多結晶シリコン層及び前記酸化膜
を夫々そのまま残すようにしたことを特徴とする半導体
集積回路の製造方法に係るものである。

この方法によつて、バイポーラＩＣの製造程が極めて簡
略化されると共に、信頼性が高くて特性が良好なバイポ
ーラＩＣを製造することができる。次に本発明の実施例
を図面に付き述べる。第１図及び第２図は本発明をバイ
ポーラＩＣに適用した第１の実施例を示すものである。

まず第１Ａ図に示す如く、３〜５Ω？で１１１結晶のＰ
型シリコン基板１の表面を１１３０℃で３０分間熱酸化
し、これによつて形成された厚さ３６００７Ｃ程度の熱
酸化ＳｉＯ２層２に開口３，４を夫々エツチングで形成
し、これら開口を通じてＮ型不純物（例えばＳｂ）をρ
８＝２５Ω／口、Ｘ．＝２．０μで拡散し、Ｎ＋型半導
体領域５，６ｊを夫々形成する。

次いで第１Ｂ図に示す如く、基板１上のＳｉＯ，層２を
エツチングで除去し、続いて基板１の表面に４〜７Ωα
のＮ型エピタキシヤル層７を厚さ１０μ程度に成長させ
る。

次いで第１Ｃ図に示す如く、Ｎ型エピタキシヤル層７の
表面に、後述の装置を１いて酸素を含有するポリＳｉ層
８を厚さ０，５μ〜２．０μ（例えば１．０μ程度）に
成長させる。

このポリＳｉ層は後述の拡散工程で表面が酸化されるが
、全体が酸化されることなく基板１側にもとのポリＳｉ
が少なくとも０．１μ（１０００λ）は残るようにする
のが望ましい。また最終工程における電極形成時の電極
の段切れを防止するためにポリＳｉ層８の厚みは２．０
μ以下であることが好ましい。またポリＳｉ層８は後述
するように酸素の含有によつてパツシペーシヨン効果に
優れているが、この酸素含有量は２〜４５ａｔ％である
のが好ましく、１５〜３５ａｔ％であるのが更に好まし
い。次いで第＋１Ｄ図に示す如く、Ｎ型半導体領域５，
６間に存在するポリＳｉ層８の所定部分をプラズマエツ
チング又は熱リン酸でエツチング除去して開口９１０，
１５を夫々形成し、これら開口を通じてＰ型不純物（例
えばＢ）を基板１に至るまで１２４０℃で１５０分間厚
み方向に拡散し、これによつてｐ＋型分離拡散領域１２
，１３，１４を形成する。

これら分離拡散領域は互いに連結された一体のものであ
つてよく、夫々ρ８＝１０Ω／口である。この分離拡散
と同時に、ポリＳｉ層８の表面は薄く酸化されてＳｉＯ
２に変化し、開口９，１０，１５にもＳｉＯ２が成長し
、従つて基板１を含めてポリＳｉ層８は薄いＳｉＯ２層
１１によつて覆われた状態になる。また分離拡散によつ
てＮ型エピタキシャル層７下のＮ＋型半導体領域５，６
中の不純物は低濃度のエピタキシヤル層７内に拡散し、
Ｎ型エピタキシヤル層７と基板１との間にＮ＋型埋込み
領域１６，１７が形成されるごとになる。次いで第１Ｅ
図に示す如く、上述の分離拡散によつて分離形成された
Ｎ型半導体領域１８，１９上のＳｉＯ２層１１及びポリ
Ｓｉ層８の所定部分をエツチング除去して開口２０，２
１を形成する。このエツチングにはＳｉＯ２層１１及び
ポリＳｉ層８の両者に対して同一のエツチング液を使用
出来る。そして開口２０，２１を通じてＰ型不純物（例
えばＢ）を１１００℃で１００分間拡散し、これによつ
て左側のコレクタ領域となるＮ型半導体領域１８にはＰ
＋型ベース領域２２を、右側のＮ型半導体領域１９には
ｐ＋型抵抗領域２３を夫夫形成する。これらベース領域
２２及び抵抗領域２３は夫々ρ８＝２５０Ω／口、Ｘｊ
＝１．８μである。この拡散によつて開口２０，２１に
はＳｉＯ２層１１に連続するＳｉＯ２層２４，２５が夫
々成長する。次いで第１Ｆ図に示す如く、ＳｉＯ２層２
４とＮ型半導体領域１８上のポリＳｉ層８及びＳｉＯ２
層１１との所定部分をエツチング除去して開口２６，２
７を形成し、これら開口を通じてＮ型不純物（例えばＰ
）を１０００℃で３５分間拡散する。

この結果、開口２６下にはＮ＋型エミツタ領域２８が、
開口２７下にはコレクタ電極取出し用のＮ＋型半導体領
域２９が夫々形成される。次いで第１Ｇ図に示す如く、
上述のベース拡散時に形成された薄いＳｉＯ２層３０，
３１及びＳｉＯ２層２４，２５の所定部分を夫々エツチ
ング除去して、エミツタ電極３２、ベース電極３３、コ
レクタ電極３４、抵抗用の電極３５，３６を被着する。

以上のようにしてＮ型エピタキシャル層７を分離して形
成される各Ｎ型半導体領域１８，１９に例えばＮＰＮ型
バイポーラトランジスタと抵抗とを有するＩＣを製造す
ることが出米る。

本実施例によれば、分離拡散領域１２，１３，１４で分
離された各Ｎ型半導体領域１８，１９に対し、エピタキ
シヤル層７表面に被着したポリＳｉ層８をマスクとして
不純物拡散を行うことによつて、前記Ｎ型半導体領域１
９内には抵抗領域２３を夫々形成し、この不純物拡散後
に前記ポリＳｉ層８をそのまま残しようにしているので
、一旦各拡散領域をＳｉＯ２をマスクとして形成した後
にポリＳｉ層を被着する場合に比べ、工数が少なくなり
、製造工程を著しく簡略化することが出来る。

なおベース拡散（第１Ｅ図）時にはポリＳｉ層８はＰ型
不純物に対するストツパ一として作用し、またエミツタ
拡散（第１Ｆ図）時にはポリＳＳｉ層８表面のＳｉＯ２
層１１及び開口２０のＳｉＯ２層２４がＮ型不純物に対
するストツパ一として作用する。このようにポリＳｉ層
８が拡散マスクとして作用するのは、このポリＳｉ層が
６５０℃程度と低温で成長し得てその拡散係数が小さく
なるからである。

即ち、ポリＳｉ層８は第２図に示す装置により形成され
、炉３７には調整バルブ、流量計等を介して気体源３８
，３９，４０，４１が接続され、このうち気体源３８か
らモノシラン（ＳｉＨ４）を、気体源３９から酸化窒素
例えば一酸化二窒素（Ｎ２Ｏ）を、気体源４１からキヤ
リヤガスとしての窒素を炉３７内に夫々送り込む。なお
気体源４０にはアンモニア（ＮＨ，）が収容され、本実
施例ではこれを使用しない。操作に当つては、炉３７内
に基板１を配し、炉３７の温度をヒータによつて約６５
０℃に保持するが、この温度はシリコンの供給源として
ＳｉＨ４を用いる場合の分解温度である。ぞして気体源
３８，３９からＳｉＨ４及びＮ２Ｏをキヤリヤガスと供
に送り込むと、これらが熱分解して酸素を所定量含有す
るポリＳｉが成長する。この場合ＳｉＨ４とＮ２Ｏとの
流量比を適当に選ぶとよいが、Ｎ２Ｏ／ＳｉＨ４で表わ
す流量比が約％のときにはポリＳｉ層８中の酸素含有量
が約１５ａｔ％となる。酸素の供給源としてＮ２Ｏ以外
に、ＮＯ，ＮＯ２等を用いると、酸素Ｑ量の制御が容易
となる。なお酸素を含有しないポリＳｉ中の不純物原子
の拡散係数を単結晶シリコン中のそれとほぼ同じである
のに、酸素が僅かでも入ると拡散係数が急激に小さくな
るので拡散マスクとして極めて有利である。

比較のためにポリＳｉをＳｉＣｌ４の熱分解（８５０℃
程度）で形成すると拡散係数が大であるために不適当で
ある。また本実弛例において、分離拡散領域１２，１３
，１４を形成する際にはポリＳ１層８を被着せず（即ち
分離拡散用のマスクとして用いず）、これをベース拡散
時から以降に存在させるようにすれば、分離拡散による
熱によつてポリＳｉ層８が変質したクすることが避けら
れる。

またポリＳｉ層８の表面は拡散時にＳｉＯ２層１１とな
るので、このＳｉＯ２層の表面にインターコネクシヨン
を通すことも出来る。またベース領域２２とコレクタ領
域１８との逆バイアス接合、及び低濃度のＮ型半導体領
域１８，１９上をポリＳｉ層８が覆つているので、表面
パツシペーシヨン効果が非常に優れている。

即ち従来法のようにＳｉＯ２膜をパツシベーシヨン膜と
して用いる場合には、ＳｌＯ２中に存在する電荷によつ
て一種のメモリー作用が生じて半導体領域１８，１９側
にチヤンネルが形成され、然もシールド用の樹脂中の分
極により電荷が固定されてしまい、この結果接合面での
耐圧低下、外部電界及び温度による影響が起こり易い。
しかしポリＳｉ層８はＳｉＯ２よリも抵抗小であるから
上記のような現象は起こらず、耐圧が向上し、反転が防
止され、従つて高電源電圧での使用に有利である。また
酸素を適量含有することから純粋な多結晶シリコンより
も抵抗が大きいので、ポリＳｉ層８中を通じての電荷の
移動が生じず、逆方向リーク電流が極めて少なくなる。
他方、エミツ汐領域２８とベース領域２２との接合上は
ＳｉＯ２層２４で覆われていることから、酸素を含むポ
リＳｉで覆う場合に比べてＨＦＥが低下する恐れがない
。またポリＳｉ層８とエピタキシャル層７との熱膨張係
数は近似していて、熱歪による密着不良がなくなり、上
述したことをを合せてパツシペーシヨン効果が極めて良
好である。

なおポリＳｉ層８中の酸素含有量を２〜４５ａｔ（ｆ）
としたが、酸素の量が少なすぎると逆方向のリーク電流
が生じる恐れがあり、多すぎるとＳｌＯ２と殆んど同程
度の効果しか得られない。

なおこのポリＳｉは微細な結晶のものが望ましく、粒径
１０００Å以下（実際には１００〜２００λ；とする。
この粒径が大きすぎると層中に電荷が捕獲蓄積されてメ
モリー現象が現われ、十分な安定化の効果を得るには不
十分となる。なおポリＳｉ層８の厚さＴ１は０．１μ＝
〈Ｔ１く２．０μであるのが好ましく、０．１μより薄
いと熱処理後の逆方向電流の特性が劣化し易く、また２
．０μより厚くするとその上面に電極を延在させるとき
に電１極の段切れの問題が生じ易い。

次に本発明を高耐圧のＬＥＣＩＣに適用した第２の実施
例を第３図に付き述べる。まず第３Ａ図に示す如く、Ｐ
型シリコン基板４１上に第１のＮ型エピタキシヤル層４
７を形成し、このエピタキシャル層の表面に熱酸化によ
つてＳｉＯ２層４０を形成し、このＳｉＯ２層に設けた
開口４２，４３，４４，４５からＰ型不純物を高濃度拡
散し、これによつて基板４１にまで達しかつＮ型エピタ
キシャル層４７を幾つかのＮ型半導体領域４８，４９，
５０に夫々分離するためのｐ＋型分離拡散領域５１，５
２，５３，５４を形成する。

この際前記第１の実施例で述べたと同様基板４１に予め
形成していたＮ＋型半導体領域の不純物がエピタキシャ
ル層４７に拡散し、各分離領域４８，４９，５０と基板
１との間にＮ＋型埋込み領域５５，５６，５７が形成さ
れ、また各開口４２〜４５にはＳｉＯ２層４０に連なる
ＳｉＯ２層が成長する。次いで第３Ｂ図に示す如く、左
側のＮ型半導体領域４８上のＳｉＯ２層４０の所定部分
をエツチング除去して開口４６を形成し、この開口を通
じてＰ型不純物（例えばＢ）を拡散し、ｐ＋型半導体領
域５８を形成する。

次いで第３Ｃ図に示す如く、エピタキシヤル層４７上の
ＳｉＯ２層４０をエツチングで除去し、露出したエピタ
キシャル層４７の表面に第２のＮ型エピタキシヤル層６
７を成長させる。

次いで第３Ｄ図に示す如く、Ｎ一型エヒメキシヤル層６
７の表面に熱酸化によつてＳｉＯ２層５９を形成し、こ
のＳｉＯ２層をエツチングして後述するＬＥＣトランジ
スタのエミツタに対応する部分を残して他は除去する。

次いで第３Ｅ図に示す如く、エピタキシヤル層６７の表
面に前記第１の実施例で述べたと同様にして酸素を所定
量含有するポリＳｉ層６８を所定の厚さに気相成長させ
る。

次いで第３Ｆ図に示す如く、ポリＳｉ層６８の所定部分
を夫々エツチング除去して開口６０，６１６２，６３，
６４，６５を形成し、これら開口を通じてＰ型不純物（
例えばＢ）をエピタキシヤル層４７に達する迄拡散する
。

この結果、開口６０，６３，６４，６５からの拡散領域
はｐ＋型分離拡散領域５１，５２，５３，５４の上部に
まで及ひ、これらが一体となつてエピタキシヤル層６７
表面から基板４１まで達するｐ＋型の分離拡散領域７１
，７２，７３，７４が夫々形成される。また開口６１，
６２からの拡散領域はｐ＋型半導体領域５８に達してこ
れらが一体となり、ｐ＋型半導体領域５８中の不純物も
エピタキシャル層６７内に拡散するので、Ｎ一型半導体
領域４８にはＰ型不純物を高濃度に含むｐ＋型半導体領
域、即ちベース領域８２によつて囲まれた低濃度のＮ一
型半導体領域、即ちエミツタ領域７８が形成されること
になる。またＮ一型エピタキシャル層６７は分離拡散領
域７１〜７４によつてＮ一型半導体領域８８，８９，９
０に夫々分離される。なお上述の分離拡散と同時に、ポ
リＳｉ層６８の表面が酸化されてＳｌＯ２層８１に変化
し、またこれに連続して開口６０〜６５にはＳｉＯ２が
成長する。またエピタキシャル層６７上に残したＳｉＯ
２層５９上に存在するポリＳｉ層も表面酸化され、従つ
てこのポリＳｉ層７５はＳｌＯ２層８１とこれに連なる
ＳｉＯ２層５９とによつて丁度埋め込まれた状態となる
。次いで第３Ｇ図に示す如く、開口６２に存在している
ＳｉＯ２層８１部分、Ｎ一型半導体領域８９９０上のポ
リＳｉ層６８及びＳｉＯ２層８１部分を同一のエツチン
グ液によつて夫々選択的にエツチング除去して開口７６
，７７，７９を形成し、これら開口を通じてＰ型不純物
（例えばＢ）を拡散する。

この結果、ベース領域８２の右側上部には更に高濃度の
ベース電極取出し用のｐ＋型半導体領域８０が形成され
、またＮ一型半導体領域８９９０にはｐ＋型ベース領域
９２及びｐ＋型抵抗領域９３が夫々形成され、これと同
時に開口７６，７７，７９にはＳｌＯ２層８１に連なる
ＳｉＯ２層８３，８４，８５が成長する。次いで第３Ｈ
図に示す如く、エミツタ領域７８上のＳｌＯ２層８１，
５９及びポリＳｉ層７５、ベース領域８２の右側のＮ一
型半導体領域８８即ちコレクタ領域８８上のＳｉＯ２層
８１及びポリＳｉ層６８、ベース領域９２上のＳｉＯ２
層８４、ベース領域９２の右側のＮ一型半導体領域８９
即ちコレクタ領域８９上のＳｉＯ２層８１及びポリＳ１
層６８を夫々選択的にエツチング除去し、開口８６，８
７，９１，９４を夫々形成する。

そしてこれら開口を通じてＮ型不純物（例えばＳｂ）を
拡散してＮ＋型エミツタ領域９８、コレクタ電極取出し
用のＮ＋型半導体領域９９、Ｎ＋型１ミツタ領域１０８
、コレクタ電極取出し用のＮ＋型半導体領域１０９を夫
々形成する。次いで第３１図に示す如く、上述のエミツ
タ拡散時に成長したＳｌＯ２層９５，９６，９７，９８
及びＳｌＯ２層８３，８４，８５を夫々選択的にエツチ
ング除去し、これら除去部分にエミツタ電極１０２，１
１２、ベース電極１０３，１１３、コレクタ電極１０４
，１１４、抵抗用の電極１０５，１０６を夫々被着する
。

以上のようにして、エピタキシヤル成長層６７の左側に
低濃度エミッタ領域を具備するＮＰＮ型のＬＥＣトラン
ジスタが、その真中に通常のＮＰＮ型トランジスタが、
その右側に抵抗が夫々形成される。

本実施例においても、分離拡散領域７１，７２，７３，
７４で分離された各Ｎ一型半導体領域８８８９，９０に
対し、エピタキシャル層６７表面に被着したポリＳｉ層
６７をマスクとして不純物拡散を行うことによつて、前
記Ｎ一型半導体領域８８内にはベース領域８２を、前記
Ｎ一型半導体領域８９内にはベース領域９２を、前記Ｎ
一型半導体領域９０内には抵抗領域９３を夫々形成し、
この不純物拡散後に前記ポリＳｉ層６７をそのまま残し
ているので、前記第１の実施例と同様に製造程を著しく
簡略化することが出米る。

また、ＮＰＮ型のＬＥＣトランジスタ及び通常のＮＰＮ
型トランジスタを同時に形成することができるので、こ
の意味においても極めて有利である。さらに、ベース領
域８２，９２とコレクタ領域８８，８９との夫々の逆バ
イアス接合上及び低濃度領域上はポリＳｉ層６８で覆わ
れ、またエミッタ領域９８，１０８とベース領域８２，
９２との夫々の接合上はＳｉＯ２層で覆われているので
、パツシベーシヨン効果に優れていて高耐圧１Ｃに有効
となり、ＨＦＥの低下もない。次に本発明を高耐圧のＬ
ＥＣＩＣに適用した第３の実施例を第４図に付き述べる
。

本実施例においては第２のエピタキシャル層の分離拡散
領域の形成程が前記第２の実施例と異なり、共通部分に
は共通符号を付して説明を省略する。

即ち、まず第４Ａ図に示す如く、前記第２の実施例にお
ける第３Ｃ図に示す程によつて第２のＮ一型エピタキシ
ャル層６７を形成した後、このエピタキシヤル層の表面
に熱酸化によつてＳｉＯ２層１１９を形成し、このＳｉ
Ｏ２層の所定部分をエツチング除去して形成した開口１
２０，１２１，１２２，１２３，１２４，１２５を通じ
てＰ型不純物（例えばＢ）を拡散することにより、前記
第１の実施例と同様のｐ＋型分離拡散領域７１，７２，
７３，７４とｐ＋型ベース領域８２とを形成する。

次いで第４Ｂ図に示す如く、ＳｉＯ２層１１９をエツチ
ングし、このうちＬＥＣトランジスタとなる部分のみに
ＳｉＯ２層１１９を残す。

次いで第４Ｃ図に示す如く、エピタキシヤル層６７の表
面に酸素を所定量含有するポリＳｉ層６８を気相成長さ
せ、しかる後に第４Ｄ図に示す如く、ポリＳｉ層６８の
所定部分をエツチング除去して形成した開口１２６，１
２７，１２８を通じてＰ型不純物（例えばＢ）を拡散し
、ベース領域８２に高濃度のｐ＋型半導体領域８０を、
コレクタ領域８３にｐ＋型ベース領域９２を、更にＮ一
型半導体領域９０にｐ＋型抵抗領域９３を夫夫形成する
。

なおこの拡散時にポリＳｉ層６８表面は酸化されてＳｉ
Ｏ２層８１に変化する。次いで第４Ｅ図に示す如く、Ｓ
ｉＯ２層８１，５９及びポリＳｉ層６８を夫々エツチン
グ除去し、この除去部分からＮ型不純物（例えばＰ）を
拡散し、Ｎ＋型エミッタ領域９８，１０８、コレクタ電
極取出し用のＮ＋型半導体領域９９，１０９を夫々形成
する。そして拡散時に成長したＳｉＯ２層９５９６，９
７，９８、及びＳｌＯ２層８３，８４，８５を夫々選択
的にエツチング除去し、既述の諸電極を被着する。本実
施例によれば、分離拡散領域７１，７４の拡散形成時に
はポリＳｉ層６８をマスクとして用いてはいないので、
この拡散時の熱によるポリＳｉに対する悪影響が生じな
い。

以上本発明を実施例に基いて説明したが、本発明はこれ
らの実施例に限定されるものではなく、その技術的思想
に基いて更に変形が可能であることが理解されよう。

例えばポリＳｉ層８，６８が拡散程によつて総て酸化さ
れてしまうのを防止するために、ポリＳｉ層の３層構造
を拡散前に被着するのがよい。

即ち、エピタキシヤル層７，６７と直接接する第１層と
して酸素を含有する厚さ５０００人のポリＳｉ層を、こ
のポリＳｉ層上に第２層として窒素を含有する厚さ１０
００人のポリＳｉ層を、このポリＳｉ層上に第３層とし
て酸素を含有する厚さ１０００Ａ０のポリＳｉ層を形成
する。この場合、最上層のポリＳｉ層は総て酸化されて
も中間の窒素含有ポリＳｉ層は酸化され難いから問題は
なくまたこの中間層の存在によつて特に耐湿性を向上さ
せ得ることは水蒸気処理によるテストで証明された。こ
の窒素含有ポリＳｉ層を形成するには、第２図に示す気
体源３９からのＮ２Ｏの供給を遮断し、この代リに気体
源４０からＮＨ，を送り込み、例えばＮＨ，／ＳｉＨ４
を約１００／３０とする。この窒素含有量は１０ａｔ％
以上であるのが好ましく、窒素の量が少なすぎるとこの
ポリ層の表面を通じて電極間で放電が生じ易く、また純
粋なポリＳｉと似たものとなつて耐湿性が悪くなる。窒
素の多い分にはよく、殆んどＳｉ３Ｎ４の割合となるま
で使用可能である。なお上述の実施例ではポリＳｉ層の
外表面は酸化膜（ＳｉＯ２）で覆われているから、この
上に電極及び外部リードを設けた場合の安定性及び信頼
性が向上し、特に高耐圧化を図れる。

本発明は上述の如く、バイポーラＩＣの製造において、
分離拡散領域によつて分離された分離領域に対し酸素を
含有する多結晶シリコン層をマスクとして不純物拡散を
行うことによつて前記分離領域内にベース領域を形成し
、この不純物拡散後に前記多結晶シリコン層をそのまま
残すようにしているので、一旦ベース領域を酸化膜をマ
スクとして形成し、次にこの酸化膜を除去した後に前記
多結晶シリコン層を被着する場合に比べ、数が少なくな
ジ、製造程を著しく簡略化することができると共に、ベ
ース領域とコレクタ領域との逆バイアス接合上を表面パ
ツシベーシヨン効果が極めて良好な前記多結晶シリコン
層で覆うことができ、従つて信頼性の高い半導体集積回
路を製造することができる。

またベース領域形成時にこのベース領域上に形成された
酸化膜をマスクとして前記ベース領域に対し不純物拡散
を行うことによつて前記ベース領域内にエミツタ領域を
形成し、この不純物拡散後に前記酸化膜をそのまま残す
ようにしているので、エミッタ領域とベース領域との接
合上を酸化膜で覆うことができ、従つて酸素を含有する
多結晶シリコン層で覆う場合に比べてＨＦＥが低下する
のを防止することができる。

【図面の簡単な説明】

図面は本発明の実施例を示すものであつて、第１Ａ図〜
第１Ｇ図は本発明をバイボーラＩＣに適用した第１の実
施例による製造方法を程順に示す断面図、第２図はポリ
Ｓｉの気相成長に用いる装置の概略図、第３Ａ図〜第３
１図は本発明をＬＥＣＩＣに適用した第２の実施例によ
る製造方法を工程順に示す断面図、第４Ａ図〜第４Ｅ図
は本発明を高耐圧のＬＥＣＩＣに適用した第３の実施例
による製造方法を工程順に示す断面図である。なお図面に用いられている符号において、７，４７はＮ
型エビタキシヤル層、８，６８，７５はポリＳｉ層、１
１，８１はＳｉＯ２層、１２，１３，１４，５１，５２
，５３，５４，７１，７２，７３７４はＰ＋型分離拡散
領域、２２，８２，９２はベース領域、２３，９３は抵
抗領域、２８，７８，９８，１０８はエミッタ領域、６
７はＮ一型エピタキシヤル層である。

Claims

【特許請求の範囲】

１バイポーラ形の半導体集積回路を製造するにあたり
、複数の半導体素子を設けるための半導体層を半導体基
板上に形成する工程と、前記半導体層の表面から前記半
導体基板にまで達する分離拡散領域を前記半導体層に形
成する工程と、酸素を含有する多結晶シリコン層を前記
半導体層の前記表面に被着する工程と、前記分離拡散領
域によつて分離された前記半導体層の分離領域に対し前
記多結晶シリコン層をマスクとして不純物拡散を行うこ
とによつて前記分離領域内にベース領域を形成する工程
と、前記ベース領域形成時にこのベース領域上に形成さ
れた酸化膜をマスクとして前記ベース領域に対し不純物
拡散を行うことによつて前記ベース領域内にエミッタ領
域を形成する工程とを夫々具備し、これらの不純物拡散
後に前記多結晶シリコン層及び前記酸化膜を夫々そのま
ま残すようにしたことを特徴とする半導体集積回路の製
造方法。