JPS599993B2 - クロック周波数帰還選択形シフトレジスタ - Google Patents
クロック周波数帰還選択形シフトレジスタInfo
- Publication number
- JPS599993B2 JPS599993B2 JP53149867A JP14986778A JPS599993B2 JP S599993 B2 JPS599993 B2 JP S599993B2 JP 53149867 A JP53149867 A JP 53149867A JP 14986778 A JP14986778 A JP 14986778A JP S599993 B2 JPS599993 B2 JP S599993B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- register
- shift register
- line
- shift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
- G11C19/287—Organisation of a multiplicity of shift registers
Landscapes
- Shift Register Type Memory (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
本発明はクロック周波数の自己選択が可能なシフ・トレ
ジスタに関するものである。
ジスタに関するものである。
従来、シストレジスタにおけるシフト速度を決定するク
ロック周波数は予め１つに定められていて、シフトレジ
スタにおけるシフトの進行状況に応じて、そのシフト速
度を変えることはできなかつた。
ロック周波数は予め１つに定められていて、シフトレジ
スタにおけるシフトの進行状況に応じて、そのシフト速
度を変えることはできなかつた。
そこで例えばシフトレジスタを用いて表示器を走査選択
する場合等において、表示器の消費電流を少くする目的
でシフト速度を速くすると、全部の表示器を一回りして
最初の表示器を再び駆動するまでのサイクルタイムも短
くなる。この場合一つの表示器に対する通電時間とサイ
クルタイムの比すなわち通電率がその表示器の所定の通
電率以上であれば、その所定内通電率になるように出力
パルスの継続時間を調整する必要がある。そのためシフ
トレジスタに空送り用のレジスタを入れて出力パルスの
継続時間を調整しなければならないが、それには多数の
余分のレジスタを設けなければならなかつた。本発明は
、このような従来技術の欠点を除去しようとするもので
あつて、その目的は、シフトレジスタのシフトの進行状
況に応じてシフト速度を変えることができるようなシフ
トレジスタを提供することにある。
する場合等において、表示器の消費電流を少くする目的
でシフト速度を速くすると、全部の表示器を一回りして
最初の表示器を再び駆動するまでのサイクルタイムも短
くなる。この場合一つの表示器に対する通電時間とサイ
クルタイムの比すなわち通電率がその表示器の所定の通
電率以上であれば、その所定内通電率になるように出力
パルスの継続時間を調整する必要がある。そのためシフ
トレジスタに空送り用のレジスタを入れて出力パルスの
継続時間を調整しなければならないが、それには多数の
余分のレジスタを設けなければならなかつた。本発明は
、このような従来技術の欠点を除去しようとするもので
あつて、その目的は、シフトレジスタのシフトの進行状
況に応じてシフト速度を変えることができるようなシフ
トレジスタを提供することにある。
この目的を達成するため本発明のクロック周波数帰還選
択形シフトレジスタにおいては、複数のクロックオシレ
ータを含むクロック源と、複数のレジスタを縦続に接続
してなるシフトレジスタと、該シフトレジスタの任意の
段のレジスタの出力によつて制御され該レジスタにデー
タがあるとき選択的に開いて前記クロック源中の特定の
クロックオシレータの出力を前記シフトレジスタにシフ
トク頭ノクとして供給する複数のゲートからなるクロッ
クゲートとを具え、シフトレジスタのシフトの進行に応
じてシフト速度を変えることができるようにしたことを
特徴としている。以下、実施例について説明する。
択形シフトレジスタにおいては、複数のクロックオシレ
ータを含むクロック源と、複数のレジスタを縦続に接続
してなるシフトレジスタと、該シフトレジスタの任意の
段のレジスタの出力によつて制御され該レジスタにデー
タがあるとき選択的に開いて前記クロック源中の特定の
クロックオシレータの出力を前記シフトレジスタにシフ
トク頭ノクとして供給する複数のゲートからなるクロッ
クゲートとを具え、シフトレジスタのシフトの進行に応
じてシフト速度を変えることができるようにしたことを
特徴としている。以下、実施例について説明する。
第１図は本発明のクロック周波数帰還選択形シフトレジ
スタの一実施例の構成を示す回路図である。
スタの一実施例の構成を示す回路図である。
同図において、Ａはレジスタであつて１は第□ １段レ
ジスタ、２は第２段レジスタ、３は第３段レジスタ、４
は第４段レジスタ、５は第５段レジスタ、ａは第１選択
帰還線、ｂは第２選択帰還線、ｃは第３選択帰還線、ｄ
は第４選択帰還線、ｅは第５選択帰還線である。またＢ
はクロックゲート・ であつて６は入力ゲート、７はイ
ンバータ、８はクロック１選択ゲート、９はクロック２
選択ゲート、１０は出力ゲート、ｆはクロック１選択線
、ｇはクロツク２選択線、ｈはゲート８出力線、１はゲ
ート９出力線、ｊはシフトクロツク線である。Ｃはクロ
ツクオシレータであつて１１はクロツク１オシレータ、
１２はクロツク２オシレータ、ｋはクロツク１線、ｔは
クロツク２線である。第２図は第１図の回路における各
信号線の信号を示すタイムチヤートであつて、各信号に
おいて上側は状態８１″を、下側は状態６０″をそれぞ
れあられしている。第１図において、クロツクオシレー
タＣのクロツク１オシレータ１１とクロツク２オシレー
タ１２は常時互いに同期して動作していて、それぞれ第
２図のクロツク１線ｋとクロツク２線ｔに示すようなパ
ルス列を出力している。
ジスタ、２は第２段レジスタ、３は第３段レジスタ、４
は第４段レジスタ、５は第５段レジスタ、ａは第１選択
帰還線、ｂは第２選択帰還線、ｃは第３選択帰還線、ｄ
は第４選択帰還線、ｅは第５選択帰還線である。またＢ
はクロックゲート・ であつて６は入力ゲート、７はイ
ンバータ、８はクロック１選択ゲート、９はクロック２
選択ゲート、１０は出力ゲート、ｆはクロック１選択線
、ｇはクロツク２選択線、ｈはゲート８出力線、１はゲ
ート９出力線、ｊはシフトクロツク線である。Ｃはクロ
ツクオシレータであつて１１はクロツク１オシレータ、
１２はクロツク２オシレータ、ｋはクロツク１線、ｔは
クロツク２線である。第２図は第１図の回路における各
信号線の信号を示すタイムチヤートであつて、各信号に
おいて上側は状態８１″を、下側は状態６０″をそれぞ
れあられしている。第１図において、クロツクオシレー
タＣのクロツク１オシレータ１１とクロツク２オシレー
タ１２は常時互いに同期して動作していて、それぞれ第
２図のクロツク１線ｋとクロツク２線ｔに示すようなパ
ルス列を出力している。
シフトレジスタＡはシフトクロツク線ｊにおけるクロツ
ク信号の第１パルスによつて第１段レジスタ１にあるデ
ータが第２段レジスタ２に移動し、第２段レジスタ２に
移動したデータはクロツク信号の第２パルスによつて第
３段レジスタ３に移動し、以下順にクロツク信号の第３
パルス、第４パ ニルスによつてデータは第４段レジス
タ４、第５段レジスタ５に順次移動する〇第１選択帰還
線ａは第１段レジスタ１から、第２選択帰還線ｂは第２
段レジスタ２から、第３選択帰還線ｃは第３段レジスタ
３から、第４選択帰 二還線ｄは第４段レジスタ４から
、第５選択帰還線ｅは第５段レジスタ５からそれぞれ出
ていて、各帰還線の信号はそれぞれの対応するレジスタ
にデータが入つているときは６１１となり、入つていな
いときは６０１となる。
ク信号の第１パルスによつて第１段レジスタ１にあるデ
ータが第２段レジスタ２に移動し、第２段レジスタ２に
移動したデータはクロツク信号の第２パルスによつて第
３段レジスタ３に移動し、以下順にクロツク信号の第３
パルス、第４パ ニルスによつてデータは第４段レジス
タ４、第５段レジスタ５に順次移動する〇第１選択帰還
線ａは第１段レジスタ１から、第２選択帰還線ｂは第２
段レジスタ２から、第３選択帰還線ｃは第３段レジスタ
３から、第４選択帰 二還線ｄは第４段レジスタ４から
、第５選択帰還線ｅは第５段レジスタ５からそれぞれ出
ていて、各帰還線の信号はそれぞれの対応するレジスタ
にデータが入つているときは６１１となり、入つていな
いときは６０１となる。
クロツクゲートＢの入力ゲート６に入る第２選択帰還線
ｂまたは第３選択帰還線ｃの信号が６１″のときは、ク
ロツク１選択線ｆは６０１となり、従つてクロツク２選
択線ｇは６１６となる。
ｂまたは第３選択帰還線ｃの信号が６１″のときは、ク
ロツク１選択線ｆは６０１となり、従つてクロツク２選
択線ｇは６１６となる。
これによつて、クロツク１選択ゲート８は閉じてゲ一
３ト８出力線ｈは６１″になり、クロツク２選択ゲート
９は開いてゲート９出力線１にはクロツク２線ｔと逆極
性の信号を生じる。従つてシフトレジスタＡを駆動する
出力ゲート１０の出力信号であるシフトクロツク線ｊに
は、ゲート出力線１と逆極 ４性の信号を生じる。この
信号はクロツク２線ｔの信号と同極性である。次に第２
選択帰還線ｂおよび第３選択帰還線ｃの信号がともに゛
０７のときは、クロツク１選択線ｆ！′！６１１となり
、従つてクロツク２選択線ｇは″０′となる。
３ト８出力線ｈは６１″になり、クロツク２選択ゲート
９は開いてゲート９出力線１にはクロツク２線ｔと逆極
性の信号を生じる。従つてシフトレジスタＡを駆動する
出力ゲート１０の出力信号であるシフトクロツク線ｊに
は、ゲート出力線１と逆極 ４性の信号を生じる。この
信号はクロツク２線ｔの信号と同極性である。次に第２
選択帰還線ｂおよび第３選択帰還線ｃの信号がともに゛
０７のときは、クロツク１選択線ｆ！′！６１１となり
、従つてクロツク２選択線ｇは″０′となる。
これによつて、クロツク２選択ゲート９は閉じてゲート
９出力線１ば１゛になり、クロツク１選択ゲート８は開
いてゲート８出力線ｈにはクロツク１線ｋと逆極性の信
号を生じる。従つてシフトクロツク線ｊにはゲート出力
線ｈと逆極性の信号を生じる。この信号はクロツク１線
ｋの信号と同極性である。このようにして、シフトレジ
スタＡ内のデータは、第２段レジスタ２または第３段レ
ジスタ３にデータが入つているときはクロツク２の周波
数で、また第２段レジスタ２および第３段レジスタ３の
いずれにもデータが入つていないときはクロツク１の周
波数で移動する。
９出力線１ば１゛になり、クロツク１選択ゲート８は開
いてゲート８出力線ｈにはクロツク１線ｋと逆極性の信
号を生じる。従つてシフトクロツク線ｊにはゲート出力
線ｈと逆極性の信号を生じる。この信号はクロツク１線
ｋの信号と同極性である。このようにして、シフトレジ
スタＡ内のデータは、第２段レジスタ２または第３段レ
ジスタ３にデータが入つているときはクロツク２の周波
数で、また第２段レジスタ２および第３段レジスタ３の
いずれにもデータが入つていないときはクロツク１の周
波数で移動する。
第１図の回路はこのような作用をするので、これを利用
すれば駆動時大電流を消費する磁気保持形表示器群の走
査駆動に際しては、１表示器ずつ選択駆動を行うことが
できるので、表示器群を−度に駆動するより消費電流を
少くすることができるだけでなく、空送り用に１個のレ
ジスタを用意してそのレジスタにデータが残る時間が長
くなるようにクロツク周波数を選べば、表示器の通電率
の条件も満足することができるようになる。
すれば駆動時大電流を消費する磁気保持形表示器群の走
査駆動に際しては、１表示器ずつ選択駆動を行うことが
できるので、表示器群を−度に駆動するより消費電流を
少くすることができるだけでなく、空送り用に１個のレ
ジスタを用意してそのレジスタにデータが残る時間が長
くなるようにクロツク周波数を選べば、表示器の通電率
の条件も満足することができるようになる。
また、これと同じ利用法として、表示器以外の装置を駆
動することもできる。その他、タイムシーケンサとして
利用すれば、時間的に直列の作業を順次行う場合に、そ
れぞれの作業に許容する時間を、各作業に対応するレジ
スタの方から選択することができる。なお前述の実施例
ではシフト速度を２種類に切り替える場合について説明
したが、本発明はこれに限定されるものでなく、任意の
数のシフト速度について適用し得ることは言うまでもな
い。
動することもできる。その他、タイムシーケンサとして
利用すれば、時間的に直列の作業を順次行う場合に、そ
れぞれの作業に許容する時間を、各作業に対応するレジ
スタの方から選択することができる。なお前述の実施例
ではシフト速度を２種類に切り替える場合について説明
したが、本発明はこれに限定されるものでなく、任意の
数のシフト速度について適用し得ることは言うまでもな
い。
以上説明したように本発明のクロツク周波数帰還選択形
シフトレジスタによれば、レジスタにデータが入つて選
択された状態の継続時間をデータが入つたレジスタの出
力を利用して選択することができるので、クロツク切替
用出力を発生するための特別の手段を必要とせず、簡単
な構成でシフトレジスタを構成する各レジスタの移動時
間を用途により変えることができる利点がある。
シフトレジスタによれば、レジスタにデータが入つて選
択された状態の継続時間をデータが入つたレジスタの出
力を利用して選択することができるので、クロツク切替
用出力を発生するための特別の手段を必要とせず、簡単
な構成でシフトレジスタを構成する各レジスタの移動時
間を用途により変えることができる利点がある。
【図面の簡単な説明】
第１図は本発明のクロツク周波数帰還選択形シフトレジ
スタの一実施例の構成を示す回路図、第２図は第１図の
回路における各信号線の信号を示すタイムチヤートであ
る。 Ａ・・・・・・シフトレジスタ、１・・・・・・第１段
レジスタ、２・・・・・・第２段レジスタ、３・・・・
・・第３段レジスタ、４・・・・・・第４段レジスタ、
５・・・・・・第５段レジスタ、Ｂ・・・・・・クロツ
クゲート、６・・・・・・入力ゲート、７・・・・・・
インバータ、８・・・・・・クロツク１選択ゲート、９
・・・・・・クロツク２選択ゲート、１０・・・・・・
出力ゲート、Ｃ・・・・・・クロツクオシレータ、１１
・・・・・・クロツク１オシレータ、１２・・・・・・
クロツク２オシレータ。
スタの一実施例の構成を示す回路図、第２図は第１図の
回路における各信号線の信号を示すタイムチヤートであ
る。 Ａ・・・・・・シフトレジスタ、１・・・・・・第１段
レジスタ、２・・・・・・第２段レジスタ、３・・・・
・・第３段レジスタ、４・・・・・・第４段レジスタ、
５・・・・・・第５段レジスタ、Ｂ・・・・・・クロツ
クゲート、６・・・・・・入力ゲート、７・・・・・・
インバータ、８・・・・・・クロツク１選択ゲート、９
・・・・・・クロツク２選択ゲート、１０・・・・・・
出力ゲート、Ｃ・・・・・・クロツクオシレータ、１１
・・・・・・クロツク１オシレータ、１２・・・・・・
クロツク２オシレータ。
Claims (1)
- １ 複数のクロックオシレータを含むクロック源と、複
数のレジスタを縦続に接続してなるシフトレジスタと、
該シフトレジスタの任意の段のレジスタの出力によつて
制御され該レジスタにデータがあるとき選択的に開いて
前記クロック源中の特定のクロックオシレータの出力を
前記シフトレジスタにシフトクロックとして供給する複
数のゲートからなるクロックゲートとを具え、シフトレ
ジスタのシフトの進行に応じてシフト速度を変えること
ができるようにしたことを特徴とするクロック周波数帰
還選択形シフトレジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53149867A JPS599993B2 (ja) | 1978-12-04 | 1978-12-04 | クロック周波数帰還選択形シフトレジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53149867A JPS599993B2 (ja) | 1978-12-04 | 1978-12-04 | クロック周波数帰還選択形シフトレジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5577093A JPS5577093A (en) | 1980-06-10 |
| JPS599993B2 true JPS599993B2 (ja) | 1984-03-06 |
Family
ID=15484379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53149867A Expired JPS599993B2 (ja) | 1978-12-04 | 1978-12-04 | クロック周波数帰還選択形シフトレジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS599993B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5138536B2 (ja) * | 1971-08-13 | 1976-10-22 |
-
1978
- 1978-12-04 JP JP53149867A patent/JPS599993B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5577093A (en) | 1980-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100560186B1 (ko) | 시프트 레지스터 및 그를 구비한 표시장치 | |
| US4499459A (en) | Drive circuit for display panel having display elements disposed in matrix form | |
| US4785297A (en) | Driver circuit for matrix type display device | |
| KR920022192A (ko) | 표시 장치의 구동 방법 | |
| KR950012314A (ko) | 표시구동장치 및 데이타 전송방법 | |
| JP2771562B2 (ja) | シフトレジスタ | |
| JPS599993B2 (ja) | クロック周波数帰還選択形シフトレジスタ | |
| JP2788401B2 (ja) | 表示装置 | |
| JPH02210323A (ja) | マトリクス回路の駆動回路及びその駆動回路を制御するクロック形成器 | |
| JPS5446463A (en) | Pre-scaler | |
| JPH0772827A (ja) | アクティブ・マトリックス・ディスプレイ用シフトレジスタ・システム | |
| EP0529933B1 (en) | Data stream altering system in a LCD driver | |
| JPH03248122A (ja) | 駆動装置 | |
| JP2708026B2 (ja) | 駆動装置 | |
| JPS54143031A (en) | Driving control system of shift register circuit | |
| JPS5376719A (en) | Output buffer circuit with tri-state control | |
| HK1008156B (en) | Data stream altering system in a lcd driver | |
| EP0529934A2 (en) | LCD driver and control unit | |
| JP2506707B2 (ja) | 円筒型電光表示装置 | |
| RU1791833C (ru) | Устройство дл выделени элементов изображени подвижных объектов | |
| JPS5988791A (ja) | 液晶表示制御回路 | |
| JPS61264597A (ja) | シフトレジスタ制御方式 | |
| JPS63118274A (ja) | サ−マル・ヘツドの駆動回路 | |
| JPS61285817A (ja) | パルス幅作成回路 | |
| SU1164777A1 (ru) | Устройство дл управлени курсором |