Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6015185B2 - fluorescent display device - Google Patents
[go: Go Back, main page]

JPS6015185B2 - fluorescent display device - Google Patents

fluorescent display device

Info

Publication number
JPS6015185B2
JPS6015185B2 JP11813176A JP11813176A JPS6015185B2 JP S6015185 B2 JPS6015185 B2 JP S6015185B2 JP 11813176 A JP11813176 A JP 11813176A JP 11813176 A JP11813176 A JP 11813176A JP S6015185 B2 JPS6015185 B2 JP S6015185B2
Authority
JP
Japan
Prior art keywords
signal
excitation
time
scanning
picture element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP11813176A
Other languages
Japanese (ja)
Other versions
JPS5342624A (en
Inventor
勇 津田
弘 鈴木
睦夫 升田
理 鴻巣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP11813176A priority Critical patent/JPS6015185B2/en
Publication of JPS5342624A publication Critical patent/JPS5342624A/en
Publication of JPS6015185B2 publication Critical patent/JPS6015185B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Video Image Reproduction Devices For Color Tv Systems (AREA)
  • Details Of Television Scanning (AREA)

Description

【発明の詳細な説明】 本発明は画像表示の単位絵素にけし、光体を用いるけし
、光表示装置に関し、詳しくはそのけし、光体の励起駆
動方式に係るものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an optical display device that uses a poppy and a light body in a unit picture element for image display, and more particularly to an excitation drive method for the poppy and the light body.

カラーブラウン管に代表されるけし、光表示装置はテレ
ビジョン放送の受信をはじめ、各種の情報処理装置の端
末機器に広く利用されている。
BACKGROUND OF THE INVENTION Optical display devices, such as color cathode ray tubes, are widely used for receiving television broadcasts and in terminal equipment for various information processing devices.

しかして、この種の表示菱直に望まれる性能は高輝度、
高解像度の画像を実現することであり、また効率を高め
ることである。本発明は上記の目的を達成する有効なけ
し、光表示装置を提案するものであり、以下、本発明の
菱層をカラーブラウン管の実施例により群しくのべる。
However, the desired performance for this type of display is high brightness,
The goal is to achieve high-resolution images and increase efficiency. The present invention proposes an effective optical display device that achieves the above object, and the details of the present invention will be summarized below with reference to an embodiment of a color cathode ray tube.

.本発明者の実験によれば、カ
ラーブラウン管用けし、光体、とりわけ、硫化亜鉛基体
のけし、光体は、電子ビームで励起されて発光するとき
、その発光特性が第1図に示されるように、所定の励起
用パルス信号1に対して過渡特性をもった発光波形2を
呈し、輝度飽和部の前後に遠い立上り部分と遅い立下り
部分とが観察される。
.. According to the inventor's experiments, when a poppy for color cathode ray tubes and a light body, especially a poppy and a light body with a zinc sulfide base, are excited by an electron beam and emit light, their luminous properties are as shown in FIG. In response to a predetermined excitation pulse signal 1, a light emission waveform 2 having transient characteristics is exhibited, and a far rising portion and a slow falling portion are observed before and after the brightness saturation portion.

そこで、この事象を利用して、けし・光体に対する励起
信号を一旦蓄積保持して、これを同じ時間幅内で信号変
換し、一回当りの励起時間を1/nに短縮し、かつ、n
回くり返して同一けし、光体を励起するようになせば、
上記発光特性のうちの遅い立下り部分の発光がし、ちだ
んと有効に作用して高輝度表示が可能になる。第2図は
上述のような励起信号の所定時間保持およびその信号の
変換をなす各手段を有するけし、光表示菱贋のブロック
図であり、カラーブラウン管3の信号入力端子(カソー
ドまたは第1格子電極)4に対し、シフトレジスタ5、
保持手段としてのバッファメモリ6、シフトレジスタお
よび映像増幅器8を介して、時系列映像信号が入力端子
9から与えられる。
Therefore, by utilizing this phenomenon, the excitation signal for the poppy/light body is temporarily accumulated and held, and this is converted into a signal within the same time width, thereby shortening the excitation time per time to 1/n, and n
If you repeatedly make the same poppy and excite the light body,
Of the above-mentioned light emitting characteristics, light is emitted in the slow falling portion, which becomes more effective and enables high-brightness display. FIG. 2 is a block diagram of an optical display device having means for holding an excitation signal for a predetermined time and converting the excitation signal as described above. electrode) 4, shift register 5,
A time-series video signal is applied from an input terminal 9 via a buffer memory 6 as a holding means, a shift register, and a video amplifier 8.

上記シフトレジスタ5は端子10に印加されるサンプリ
ングパルスおよび端子11に印加されるクロックパルス
によって、上記入力様子9に与えられる映像信号を時分
割(サンプリング)し、このサンプリング映像信号を上
記バッファメモリ6に送る。しかして、上記バッファメ
モリ6はその内部の半導体メモリ要素に上記サンプリン
グ映像信号に対応する電荷を蓄積保持するものである。
これらの動作は第1の水平走査期間内に行われる。次に
、第1の帰線期間内に、上記バッファメモリ6のメモリ
内容をシフトレジスタ7に移し込む動作と同バッファメ
モリ6のメモリ内容を消去する動作との両方の動作が行
なわれる。
The shift register 5 time-divides (samples) the video signal applied to the input mode 9 using a sampling pulse applied to a terminal 10 and a clock pulse applied to a terminal 11, and transfers this sampled video signal to the buffer memory 6. send to Thus, the buffer memory 6 stores and holds charges corresponding to the sampled video signal in its internal semiconductor memory element.
These operations are performed within the first horizontal scanning period. Next, during the first blanking period, both the operation of transferring the memory contents of the buffer memory 6 to the shift register 7 and the operation of erasing the memory contents of the buffer memory 6 are performed.

そして、次の第2の水平走査期間中に上記シフトレジス
タ7のクロツクバルスとして、シフトレジスタ5のクロ
ックパルスのn倍(nは整数)の繰返し周波数のクロッ
クパルスを端子12に印加してバッファメモリ6から得
た内容をn回線返して走査し、同シフトレジスタ7の出
力を、少くとも映像信号のn倍の帯城を有する映像増幅
器8を通じて、上記カラーブラウン管3の入力端子4に
導入する。
Then, during the next second horizontal scanning period, a clock pulse having a repetition frequency n times (n is an integer) the clock pulse of the shift register 5 is applied to the terminal 12 as a clock pulse of the shift register 7. The output of the shift register 7 is sent to the input terminal 4 of the color cathode ray tube 3 through a video amplifier 8 having a bandwidth at least n times that of the video signal.

そして、この間、上記カラーブラウン管3の水平偏向コ
イル13に対してn倍の周波数の偏向電流を加えること
により、同カラーブラウン管3の画像表示面では、各絵
素に対する単位時間当りの電子ビーム密度、すなわち、
励起エネルギー密度を一定のままで、同電子ビームの1
回当りの絵素での滞留時間を1′nに短縮できるととも
に、1水平走査期間中にn回の励起発光が繰り返される
。かくして、各水平走査期間ならびに各帰線期間には上
記第1の水平走査期間ならびに上記第1の帰線期間の回
路動作が繰り返される。
During this time, by applying a deflection current of n times the frequency to the horizontal deflection coil 13 of the color cathode ray tube 3, the electron beam density per unit time for each picture element on the image display surface of the color cathode ray tube 3 is increased. That is,
1 of the same electron beam while keeping the excitation energy density constant.
The residence time in a pixel per cycle can be shortened to 1'n, and excitation light emission is repeated n times during one horizontal scanning period. Thus, in each horizontal scanning period and each blanking period, the circuit operations of the first horizontal scanning period and the first blanking period are repeated.

第3図は、1絵素についての時系列映像信号の時分割手
段、同保持手段ならびに信号変換手段を含む、本発明の
−実施例を示す回路図である。
FIG. 3 is a circuit diagram showing an embodiment of the present invention, including time division means for time-series video signals for one picture element, holding means therefor, and signal conversion means.

第3図に示す回路構成を第2図に対応して述べると、ま
ず、シフトレジスタ5(第2図)はJKフリップフロッ
プ14を基本構成としており、そのJKフリップフoッ
プ14の入力端子10に所定のサンプリングパルスを印
加し、端子11に水平方向の絵素数(行数)に対応する
クロックパルスを印加する。JKフリップフロップ14
の出力端子Qは、端子9からの時系列映像信号がゲート
電極に入力される絶縁ゲート形電界効果ト、ランジスタ
(以下、MOSトランジスタと略称する)15のドレィ
ン電極に接続されている。上述の時系列映像信号の時分
割手段はJKフリップフロップ14とMOSトランジス
タ15とで構成されている。保持手段となるバッファメ
モリ6(第2図)の構成は以下のようになっている。
To describe the circuit configuration shown in FIG. 3 in correspondence with FIG. 2, first, the shift register 5 (FIG. 2) has a JK flip-flop 14 as its basic configuration, and the input terminal 1 A predetermined sampling pulse is applied to the terminal 11, and a clock pulse corresponding to the number of picture elements (number of rows) in the horizontal direction is applied to the terminal 11. JK flip flop 14
The output terminal Q is connected to the drain electrode of an insulated gate field effect transistor (hereinafter abbreviated as MOS transistor) 15, to which the time-series video signal from the terminal 9 is input. The above-mentioned time-series video signal time division means is composed of a JK flip-flop 14 and a MOS transistor 15. The structure of the buffer memory 6 (FIG. 2) serving as the holding means is as follows.

MOSトランジスタ15のソース電極が、負荷抵抗16
を介して接地されるとともに、結合コンデンサ17を介
して、高抵抗のバイアス抵抗18およびバイアス電源2
0の直列接続体と、MOSトランジスタ21のゲート電
極と、MOSトランジスタ22のドレィン電極とにそれ
ぞれ接続されている。また、MOSトランジスタ21の
ソース電極が負荷抵抗23を介して接地されるとともに
、結合コンデンサ24を介して、高抵抗のバイアス抵抗
25およびバイアス電源26の直列接続体と、MOSト
ランジスタ27のゲート電極と、MOSトランジスタ2
8のドレィン電極とにそれぞれ接続されている。さらに
、信号変換手段としてのシフトレジスタ(第2図)は主
要構成が電荷結合素子(以下、CCDと略称する)29
よりなり、CCD29の各転送要素291,292,2
93の各ゲート電極には3相の転送信号が印加される。
The source electrode of the MOS transistor 15 is connected to the load resistor 16
is connected to ground via a high-resistance bias resistor 18 and a bias power supply 2 via a coupling capacitor 17.
0, the gate electrode of the MOS transistor 21, and the drain electrode of the MOS transistor 22, respectively. Further, the source electrode of the MOS transistor 21 is grounded via a load resistor 23, and connected to the series connection body of a high-resistance bias resistor 25 and a bias power supply 26 via a coupling capacitor 24, and the gate electrode of the MOS transistor 27. , MOS transistor 2
8 drain electrodes, respectively. Furthermore, the main component of the shift register (FIG. 2) as a signal conversion means is a charge-coupled device (hereinafter abbreviated as CCD) 29.
Each transfer element 291, 292, 2 of the CCD 29
Three-phase transfer signals are applied to each gate electrode 93.

MOSトランジスタ27のドレィン電極はMOSトラン
ジスタ30を介して高い定電圧源に接続されており、同
MOSトランジスタ30のゲート電極端子1 2には、
端子11に印加されるクロックパルスの周波数のn倍の
繰返し周波数を有するクロツクパルスを印加する。CC
D29の出力信号は端子31より出力される。なお、端
子32,33はバッファメモリ6に蓄積されていた電荷
を消去するための低電位点に接続されており、この消去
動作は端子34,35に印加これ消去パルスにより行な
われる。
The drain electrode of the MOS transistor 27 is connected to a high constant voltage source via the MOS transistor 30, and the gate electrode terminals 12 of the MOS transistor 30 are connected to
A clock pulse having a repetition frequency n times the frequency of the clock pulse applied to terminal 11 is applied. C.C.
The output signal of D29 is output from terminal 31. Note that the terminals 32 and 33 are connected to a low potential point for erasing the charge stored in the buffer memory 6, and this erasing operation is performed by an erasing pulse applied to the terminals 34 and 35.

以上の構成よりなる実施例の動作を以下に述べる。The operation of the embodiment having the above configuration will be described below.

JKフリップフロップ14の出力端子Qは端子10,1
1に印加されるサンプリングパルスおよびクロックパル
スにより決まる時間帯だけ正電位に保持され、MOSト
ランジスタ15のソース電極に、端子9に印加される映
像信号のレベルに相当する正のパルス電圧を発生し、こ
のパルス電圧をコンデンサ17と高いバイアス抵抗18
とで保持する。このような動作が、第1水平走査期間内
に各JKフリツプフロップ14について順次行なわれ、
各コンデンサー7と各抵抗18とで映像信号の時分割さ
れた信号を保持する。第1の水平帰線期間内には次の動
作を行なう。
The output terminal Q of the JK flip-flop 14 is the terminal 10,1
1 is held at a positive potential only for a time period determined by the sampling pulse and clock pulse applied to the MOS transistor 15, and generates a positive pulse voltage corresponding to the level of the video signal applied to the terminal 9 at the source electrode of the MOS transistor 15, This pulse voltage is connected to a capacitor 17 and a high bias resistor 18.
and hold it. Such operations are sequentially performed for each JK flip-flop 14 within the first horizontal scanning period,
Each capacitor 7 and each resistor 18 hold the time-divided video signal. The following operation is performed within the first horizontal retrace period.

ソース電極が各MOSトランジスタ21のドレィン電極
に共通接続され、ドレィン電極が一定の高い電圧源に接
続されるスイッチング用のMOSトランジスタ36のゲ
ート電極にパルス信号を印加することにより、各コンデ
ンサ17および各抵抗18で保持されている信号、すな
わち各MOSトランジスタ21のゲート電極に印加され
ていた時分割された信号のそれぞれのレベルに応じたパ
ルス電圧を、各抵抗23に同時に発生させ、このパルス
電圧をコンデンサ24と高抵抗25とで保持する。この
保持された電圧はMOSトランジスタ27のゲート電極
に印加されることになる。その後、端子34に消去パル
スを印加することにより、各MOSトランジスタ22を
介して、各コンデンサ17と各抵抗18とで保持されて
いた電荷を同時に消去する。ところで、各コンデンサ2
4と各高抵抗25とで保持される電圧は、第2水平走査
期間内にCCD29により転送されて出力されるのであ
るが、この転送動作が終わると各コンデンサ24と各高
抵抗25とで保持される電圧を消去する必要がある。
Each capacitor 17 and each A pulse voltage corresponding to each level of the signal held by the resistor 18, that is, a time-divided signal applied to the gate electrode of each MOS transistor 21, is simultaneously generated in each resistor 23, and this pulse voltage is It is held by a capacitor 24 and a high resistance 25. This held voltage will be applied to the gate electrode of MOS transistor 27. Thereafter, by applying an erase pulse to the terminal 34, the charges held in each capacitor 17 and each resistor 18 are simultaneously erased via each MOS transistor 22. By the way, each capacitor 2
The voltage held by each capacitor 24 and each high resistance 25 is transferred and outputted by the CCD 29 during the second horizontal scanning period, but after this transfer operation is finished, the voltage is held by each capacitor 24 and each high resistance 25. It is necessary to erase the voltage that is generated.

この消去動作は、端子35に消去パルスを印加すること
により、MOSトランジスタ28を介して行なわれる。
次の第2水平走査期間内には、カラーブラウン管の画像
表示面の1行に並ぶ各絵素をn回繰り返して走査する動
作が行なわれる。
This erasing operation is performed via the MOS transistor 28 by applying an erasing pulse to the terminal 35.
During the next second horizontal scanning period, each picture element arranged in one row on the image display surface of the color cathode ray tube is repeatedly scanned n times.

なお、この1水平走査期間をn等分した1つの期間を1
/n走査期間と称する。すなわち、1水平走査期間内に
端子12に水平走査周波数のn倍の繰り返し周波数をも
つ短いパルス幅のパルス信号を印加することにより、M
OSトランジスタ30をn回導通させて、各コンデンサ
24と各高抵抗25とで保持されていた信号電圧レベル
に応じた電荷を、MOSトランジスタ27を介してCC
D29の各転送要素293に注入する。その後、1/n
走査期間を1水平走査線上の絵素数で割った繰り返し周
期を有する3相のクロックパルスを用いて、1′n走査
期間内に転送要素293に注入された電荷を順次転送要
素292,291へと転送し、出力端31に時分割され
た映像信号を得る。このように、第2水平走査期間内に
は、その間にコンデンサ24および抵抗25で保持され
る電圧レベルに応じた電荷をn回CCD29に注入し、
かつ1′n走査期間ごとにCCD29より信号を出力し
て絵素をn回走査するのであり、その結果各絵素への励
起エネルギー密度は一定で、各絵素の1回当りの励起時
間は短縮したものとなる。
Note that one period obtained by dividing this one horizontal scanning period into n equal parts is called 1
/n scan period. That is, by applying a short pulse signal with a repetition frequency n times the horizontal scanning frequency to the terminal 12 within one horizontal scanning period, M
The OS transistor 30 is made conductive n times, and the charge corresponding to the signal voltage level held in each capacitor 24 and each high resistor 25 is transferred to the CC via the MOS transistor 27.
Inject into each transfer element 293 of D29. After that, 1/n
Charges injected into the transfer element 293 within the 1'n scanning period are sequentially transferred to the transfer elements 292 and 291 using three-phase clock pulses having a repetition period equal to the scanning period divided by the number of picture elements on one horizontal scanning line. Then, a time-divided video signal is obtained at the output terminal 31. In this way, during the second horizontal scanning period, charges corresponding to the voltage levels held by the capacitor 24 and the resistor 25 are injected n times into the CCD 29, and
A signal is output from the CCD 29 every 1'n scanning period to scan the picture element n times.As a result, the excitation energy density to each picture element is constant, and the excitation time per time for each picture element is It is abbreviated.

以上、第1水平走査期間、第1水平帰線期間および第2
水平走査期間で説明した動作を、第1水平走査期間およ
び1帰線期間についてまとめると以下のようになる。{
1} 水平走査期間 映像信号を時分割してバッファメモリ6に保持する動作
と、バッファメモリ6内に保持されていた前の水平走査
期間の信号をCCD29を介して出力する動作とを同時
に行なう。
As described above, the first horizontal scanning period, the first horizontal retrace period, and the second
The operations described for the horizontal scanning period are summarized as follows for the first horizontal scanning period and one flyback period. {
1} The operation of time-divisionally storing the horizontal scanning period video signal in the buffer memory 6 and the operation of outputting the previous horizontal scanning period signal held in the buffer memory 6 via the CCD 29 are performed simultaneously.

【21 水平帰線期間 バッファメモリ6内において、前の水平走査期間にコン
デンサ24と高抵抗25とで保持されていた信号を消去
する動作と、コンデンサ17と高抵抗18とで保持され
ていた信号をコンデンサ24と高抵抗25とで保持する
動作と、コンデンサ17と高抵抗18とで保持されてい
た信号を消去する動作とを順次行なう。
[21 In the horizontal retrace period buffer memory 6, the operation of erasing the signal held by the capacitor 24 and the high resistance 25 during the previous horizontal scanning period, and the signal held by the capacitor 17 and the high resistance 18 The operation of holding the signal by the capacitor 24 and the high resistance 25 and the operation of erasing the signal held by the capacitor 17 and the high resistance 18 are sequentially performed.

本実施例において、映像信号を15.75×50皿HZ
のサンプリングパルスで時分割し、この時分割された映
像信号で各絵素を1水平走査期間に3回繰り返して走査
することにより、カラーブラウン管の発光効率を40%
改善し、また輝度を40%高めることができた。
In this example, the video signal is 15.75×50 HZ
The luminous efficiency of the color cathode ray tube can be increased by 40% by scanning each pixel three times in one horizontal scanning period using the time-divided video signal.
We were able to improve the brightness and increase the brightness by 40%.

この結果から考察しても、各給素のけい光体の発光特性
のうちの遅い立下り部分による発光が高輝度表示に一段
と有効に作用していることが理解できる。第4図は本発
明の他の実施例を示すブロック図であり、ブラウン管3
の信号入力端子4に対して映像信号をスイッチング回路
40で選択的に印加する方式を示したものである。
Considering this result, it can be understood that the light emission due to the slow falling part of the light emission characteristics of the phosphor of each feeding element acts more effectively on high-intensity display. FIG. 4 is a block diagram showing another embodiment of the present invention.
This figure shows a method in which a video signal is selectively applied to the signal input terminal 4 by a switching circuit 40.

すなわち、この構成によれば、映像信号を一方で保持手
段としての遅延回路41により1水平走査期間の時間帯
だけ保持して遅延させ、正規の映像信号とその遅延映像
信号とを上記スイッチング回路4川こ加え、該スイッチ
ング回路40内で、第5図のような位相シフトされた2
つのゲート信号(a,b)によつて上記両映像信号が選
択され、正規の映像信号の入力に対してはゲート信号a
が作動し、遅延映像信号の入力に対してはゲート信号b
が作動する。このとき、ブラウン管3の垂直偏向器42
に対しては上記両ゲート信号と同じ周期のウブリング信
号を重畳させた第6図に示されるような垂直偏向電流4
2を与えて、電子ビームをスクリーン面上で順次蛇行さ
せて高速走査を行なう。この結果、1水平走査期間にお
いて2行に並ぶ絵素を微少な短期間で切換えて走査する
ことになるので、各絵素は1水平走査期間に2回励起さ
れ、各絵素への励起エネルギー密度は一定で、各絵素の
1回当りの励起時間を短縮して走査することになる。従
って、単位時間に単位面積当りに注入される電子ビーム
のエネルギー密度は不変で、発光量の増大をもたらす。
本実施例の実験によれば、この方式によって、従来比4
0%の輝度向上がもたらされた。以上の各実施例で明ら
かなように、本発明の装置は、要約するに、二次元的に
多数絵素に相当するけし・光体を付設し、前記絵素を所
定のエネルギー信号で励起して画像を表示するけい光表
示装置において、前記各絵素を励起する励起信号を所定
時間帯ごとに蓄積保持する保持手段および前記励起信号
を高速走査信号に変換する変換手段を有し、前記各絵素
への励起エネルギー密度を一定に保ち、前記各絵素の1
回当りの励起時間を短縮したことを特徴とするけし、光
表示装置であり、これにより、けし、光体の発光特性の
うちの遅い立下り部分の発光を有効に利用して、従来と
同じ励起エネルギーで画像表示面の輝度を顕著に向上さ
せることができる。また、本発明によれば、けい光体の
発光総量の増大が期待されるから、電子ビームの密度を
制御して解像度を高めることも可能であり、さらには入
力を若干低減化しても十分に高い輝度が得られることを
考慮すると、けし、光表示装置の効率改善にも有益であ
る。
That is, according to this configuration, the video signal is held and delayed for one horizontal scanning period by the delay circuit 41 serving as a holding means, and the normal video signal and the delayed video signal are transferred to the switching circuit 4. In addition, within the switching circuit 40, the phase shifted 2
Both of the above video signals are selected by two gate signals (a, b), and when a normal video signal is input, the gate signal a
is activated, and gate signal b is activated for input of delayed video signal.
is activated. At this time, the vertical deflector 42 of the cathode ray tube 3
For the vertical deflection current 4 as shown in FIG.
2, the electron beam is sequentially meandered over the screen surface to perform high-speed scanning. As a result, in one horizontal scanning period, the picture elements arranged in two rows are switched and scanned in a very short period of time, so each picture element is excited twice in one horizontal scanning period, and the excitation energy to each picture element is reduced. The density is constant, and each picture element is scanned by shortening the excitation time per time. Therefore, the energy density of the electron beam injected per unit area per unit time remains unchanged, resulting in an increase in the amount of light emitted.
According to the experiments of this example, this method can improve
A brightness improvement of 0% was provided. As is clear from the above embodiments, the device of the present invention, in summary, is provided with a poppy light body corresponding to a large number of picture elements two-dimensionally, and excites the picture elements with a predetermined energy signal. A fluorescent display device for displaying an image, comprising a holding means for accumulating and holding an excitation signal for exciting each picture element for each predetermined time period, and a conversion means for converting the excitation signal into a high-speed scanning signal, Keeping the excitation energy density to the picture element constant,
This is a poppy light display device that is characterized by shortening the excitation time per cycle.This makes it possible to effectively utilize the light emission of the slow falling part of the light emitting characteristics of the poppy light body, and to maintain the same level as the conventional one. The excitation energy can significantly improve the brightness of the image display surface. Furthermore, according to the present invention, it is expected that the total amount of light emitted by the phosphor will increase, so it is possible to increase the resolution by controlling the density of the electron beam, and furthermore, even if the input is slightly reduced, it is possible to Considering that high brightness can be obtained, poppies are also useful for improving the efficiency of optical display devices.

なお、本発明の装置は、各実施例でのべたカラーブラウ
ン管に限らず、一般的には、絵素に利用されるけい光体
に励起発行の立上り時間より長い銭光時間(発光立下り
時間)を有する物質を用いたけし、光表示装置に適用可
能であり、これには単色けし、光ブラウン管、けい光プ
ラズマディスプレイなどが対象になる。
Note that the device of the present invention is not limited to the solid color cathode ray tube described in each embodiment, but in general, the phosphor used for the picture element has a light emission time (emission fall time) that is longer than the rise time of excitation emission. ) can be applied to optical display devices, including monochrome poppies, optical cathode ray tubes, fluorescent plasma displays, etc.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明にかかるけし、光体の励起エネルギーと
これによる発光特性の各経時変化を対応させて示した図
、第2図は本発明の一実施例のブロック図、第3図は本
発明の一実施例の具体回路構成図、第4図は本発明の他
の実施例の要部回路構成ブロック図、第5図および第6
図は同実施例の主要部の動作電圧波形を示す図である。 1・・・・・・励起パルス信号、2・・・・・・発光特
性、3・・・・・・カラーブラウン管、4・・・・・・
信号入力端子、5・・・・・・シフトレジスタ、6・・
・・・・バッファメモリ(保持手段)、7・・・・・・
シフトレジスタ(変換手段)、8・・・・・・広帯域映
像増幅器、9・・・・・・映像信号入力端子、13…・
・・水平偏向コイル、40・・・・・・スイッチング回
路、41……遅延回路、42……垂直偏向電流。第1図 第5図 第6図 第2図 第3図 第4図
Fig. 1 is a diagram showing the excitation energy of the poppy and light body according to the present invention and the corresponding changes in the luminescence characteristics over time, Fig. 2 is a block diagram of an embodiment of the present invention, and Fig. 3 is a diagram showing the corresponding changes in the emission characteristics over time. A specific circuit configuration diagram of one embodiment of the present invention, FIG. 4 is a main part circuit configuration block diagram of another embodiment of the present invention, FIGS. 5 and 6.
The figure is a diagram showing operating voltage waveforms of the main parts of the same embodiment. 1...Excitation pulse signal, 2...Emission characteristics, 3...Color cathode ray tube, 4...
Signal input terminal, 5...Shift register, 6...
...Buffer memory (holding means), 7...
Shift register (conversion means), 8... Wideband video amplifier, 9... Video signal input terminal, 13...
...Horizontal deflection coil, 40...Switching circuit, 41...Delay circuit, 42...Vertical deflection current. Figure 1 Figure 5 Figure 6 Figure 2 Figure 3 Figure 4

Claims (1)

【特許請求の範囲】[Claims] 1 二次元的に多数絵素に相当するけい光体を付設し、
前記絵素を所定エネルギー信号で各列毎に繰り返し走査
励起して画像を表示するけい光表示装置において、前記
各絵素を走査励起する励起信号を前記絵素の各列の走査
期間蓄積保持する蓄積保持手段、前記蓄積保持手段の保
有する前記励起信号を高速走査信号に変換する変換手段
および垂直走査鋸歯状波の傾斜部に前記絵素の列数に等
しい数の階段を有する鋸歯状波を発生する垂直走査手段
を有し、前記各絵素への励起エネルギー密度が一定に保
たれ、前記各絵素の1回当りの励起時間が、前記絵素の
各行毎に1回走査する場合に比べて短いことを特徴とす
るけい光表示装置。
1 Attach a phosphor that corresponds to a large number of pixels two-dimensionally,
In a fluorescent display device that displays an image by repeatedly scanning and exciting the picture elements for each column with a predetermined energy signal, an excitation signal for scanning and exciting each picture element is accumulated and held for a scanning period of each column of the picture elements. an accumulation/holding means, a conversion means for converting the excitation signal held by the accumulation/holding means into a high-speed scanning signal, and a sawtooth wave having a number of steps equal to the number of rows of picture elements in the slope part of the vertical scanning sawtooth wave. and a vertical scanning means for generating vertical scanning, in which the excitation energy density to each picture element is kept constant, and the excitation time per time of each picture element is scanned once for each row of the picture elements. A fluorescent display device that is characterized by its short size.
JP11813176A 1976-09-30 1976-09-30 fluorescent display device Expired JPS6015185B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11813176A JPS6015185B2 (en) 1976-09-30 1976-09-30 fluorescent display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11813176A JPS6015185B2 (en) 1976-09-30 1976-09-30 fluorescent display device

Publications (2)

Publication Number Publication Date
JPS5342624A JPS5342624A (en) 1978-04-18
JPS6015185B2 true JPS6015185B2 (en) 1985-04-18

Family

ID=14728799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11813176A Expired JPS6015185B2 (en) 1976-09-30 1976-09-30 fluorescent display device

Country Status (1)

Country Link
JP (1) JPS6015185B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5733810A (en) * 1980-08-07 1982-02-24 Seiko Epson Corp Differential amplifier

Also Published As

Publication number Publication date
JPS5342624A (en) 1978-04-18

Similar Documents

Publication Publication Date Title
TW531720B (en) An electronic system associated with display systems
JPS6015185B2 (en) fluorescent display device
US5196732A (en) Step voltage generator
US4408143A (en) Color image display apparatus
US5237180A (en) High resolution image source
Chodil et al. Good quality TV pictures using a gas-discharge panel
CN116168639B (en) Pixel driving method, circuit and display device
JPS61117978A (en) Drive method of solid-state image pickup element
JPS6337543A (en) Image display method and image display device
US4535272A (en) Image display apparatus
US5847509A (en) Microgap flat panel display
JPH10111667A (en) Capacitive load driving circuit and plasma display using the same
US4985773A (en) Apparatus and method for inhibiting blooming in television cameras
JP2002040982A (en) Matrix type display device
US3595996A (en) Charge image storage method and apparatus
US2301388A (en) Cathode ray signal reproducing tube
JPS6014554B2 (en) Display device driving method
SU345442A1 (en) METHOD OF DISCRETE SIGNAL REGISTRATION
US20110278435A1 (en) Image sensor apparatus
JPS6190591A (en) image display device
JPH08137425A (en) Horizontal deflection circuit for color flat panel
US20100321373A1 (en) Image display apparatus and method for controlling the same
SU115236A1 (en) Method and device for transmitting television images
JPH0410277B2 (en)
JPS5828703B2 (en) picture tube