JPS6016022B2 - Magnetic card reader - Google Patents
Magnetic card readerInfo
- Publication number
- JPS6016022B2 JPS6016022B2 JP51003804A JP380476A JPS6016022B2 JP S6016022 B2 JPS6016022 B2 JP S6016022B2 JP 51003804 A JP51003804 A JP 51003804A JP 380476 A JP380476 A JP 380476A JP S6016022 B2 JPS6016022 B2 JP S6016022B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- input
- card
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Digital Magnetic Recording (AREA)
Description
【発明の詳細な説明】
本発明はマグネット・カード・リーダ(以後MCRと称
す)に関し、その目的とするところはカードを謙取る際
の読取りエラーを防止したMCRを提供するにある。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a magnetic card reader (hereinafter referred to as MCR), and an object thereof is to provide an MCR that prevents reading errors when picking up a card.
従来のMCRは議取りエラーをチェックする機能が無く
、カードに記録してあるクロック信号とデータをカード
が排出方向に移動中のみヘッドで議取り、次段へ送出し
ているだけであり、カード自体の減磁作用、あるいは、
カード上にゴミ油等の付着、あるいは環境(磁界中での
カードの保持)による減磁等によるヘッドの出力低下、
ランダムに発生する電気的ノイズ、カード表面のキズ等
によるデータの消去等が原因となる読取りエラーが発生
する欠点があった。Conventional MCRs do not have a function to check for processing errors, and the clock signal and data recorded on the card are only processed by the head while the card is moving in the ejection direction and sent to the next stage. Its own demagnetizing effect, or
Decreased head output due to dirt, oil, etc. on the card, or demagnetization due to the environment (holding the card in a magnetic field).
There is a drawback that reading errors occur due to randomly occurring electrical noise and data being erased due to scratches on the card surface.
本発明は上記欠点を解消したもので、その実施例のブロ
ック図を第1図に示して説明すると、カードに記憶して
あるクロック信号とデータとをカードの挿入方向および
排出方向で謙取るようにしたもので、1はカードの排出
方向での講取りを知らせる信号入力端子、2はカードの
挿入方向での議取りを知らせる信号入力端子、3はデー
タの入力端子、4はクロツク信号の入力端子、5は制御
回路、6はデータ記憶回路、7は一致回路、8はデータ
の出力端子、9はエラー信号の出力端子、10はクロツ
ク信号の出力端子である。The present invention solves the above-mentioned drawbacks, and will be described with reference to a block diagram of the embodiment shown in FIG. , 1 is a signal input terminal that informs the arrangement in the direction of card ejection, 2 is a signal input terminal that informs the arrangement in the direction of card insertion, 3 is the data input terminal, and 4 is the input of the clock signal. Terminals 5 are a control circuit, 6 is a data storage circuit, 7 is a coincidence circuit, 8 is a data output terminal, 9 is an error signal output terminal, and 10 is a clock signal output terminal.
その動作はカードをMCRに挿入し、挿入方向に移動さ
せて議取りを行なうと入力端子2に挿入方向で議取りを
行なう信号が、入力端子3にデータ、入力端子4にクロ
ツク信号がそれぞれ入力され、各信号は制御回路5で信
号処理され、データがデータ記憶回路6に入力されて記
憶される。The operation is such that when a card is inserted into the MCR and moved in the insertion direction to perform a discussion, a signal for conducting a discussion in the insertion direction is input to input terminal 2, data is input to input terminal 3, and a clock signal is input to input terminal 4. Each signal is processed by the control circuit 5, and the data is input to the data storage circuit 6 and stored.
カードを排出方向に移動させて読取りを行なうと、入力
端子1に排出方向で読取りを行なう信号が、入力端子3
にデータ、入力端子4にクロツク信号が入力され、各信
号は制御回路5で信号処理され、データは一致回路7に
入力される。そこで、前記挿入方向で議取りを行なった
データと排出方向で論取りを行なったデータとを照合し
、一致した場合データが出力端子8から次段に送られる
。また、一致しなかった場合エラー信号が出力端子9か
ら検出される。第1図に示したブロック図の詳細な内容
を第2図に示し説明すると、カードの挿入方向時におけ
るカード論取り信号処理はカードがMCRに挿入される
と入力端子2からの信号がフリップ・フロツプ11をセ
ットすると共に、オア・ゲート12の出力により、4ビ
ット・カウンタ13、フリツプ・フロツプ14,20、
アップ・ダウン・カウンタ16,17,18をクリヤー
する。When the card is moved in the ejection direction and read, a signal for reading in the ejection direction is sent to input terminal 1, and input terminal 3
Data is input to input terminal 4, and a clock signal is input to input terminal 4, each signal is processed by control circuit 5, and data is input to coincidence circuit 7. Therefore, the data discussed in the insertion direction and the data discussed in the ejection direction are compared, and if they match, the data is sent from the output terminal 8 to the next stage. Further, if they do not match, an error signal is detected from the output terminal 9. The detailed content of the block diagram shown in FIG. 1 is shown in FIG. 2 and will be explained. When the card is inserted into the MCR, the signal from the input terminal 2 flips. While setting flop 11, the output of OR gate 12 causes 4-bit counter 13, flip-flops 14, 20,
Clear up/down counters 16, 17, and 18.
カード上に記憶されたデータとクロック信号は入力端子
3,4に加えられ、データはナンド・ゲート15を介し
4ビット・カウンタ13に入力されてカウントされる。The data stored on the card and the clock signal are applied to input terminals 3, 4, and the data is input through a NAND gate 15 to a 4-bit counter 13 for counting.
該4ビット・カウンタ13の出力によりフリツプ・フロ
ツプ14をセットする。該フリップ・フロツプ14の出
力によりアップ・ダウン・カウンター6の入力ゲートの
うちアップ・カウント入力を開き、データをスタティッ
ク・ラム19に入力して記憶する。アップ・ダウン・カ
ウンタ16,17,18の出力によりスタティック・ラ
ム19のアドレスを決定し、カード‘こ記憶されたデー
外劫頂序だてられて記憶される。The output of the 4-bit counter 13 sets a flip-flop 14. The output of the flip-flop 14 opens the up count input of the input gates of the up/down counter 6, and data is input to the static RAM 19 and stored. The addresses of the static RAM 19 are determined by the outputs of the up/down counters 16, 17, and 18, and the data stored on the card are ordered and stored.
カードの排出方向時における力ード読取り信号処理は入
力端子1に信号が入り、フリツプ・フロツプ11をリセ
ツトすると共にオア・ゲート12からの信号により4ビ
ット・カウンタ13、フリツプ・フロツプ14,20、
アップ・ダウン・カウンタ16,17,18をクリヤー
する。In order to process the input read signal in the card ejection direction, a signal is input to the input terminal 1, which resets the flip-flop 11, and a signal from the OR gate 12 causes the 4-bit counter 13, flip-flops 14, 20,
Clear up/down counters 16, 17, and 18.
このとき該アップ・ダウン・カウンタ16,17,18
に挿入方向時に議取りしたデータをフ。。グラムする。
端子3,4にデータ、クロック信号が入力され、入力デ
ータはEND・ビットから順次読取られる。At this time, the up/down counters 16, 17, 18
Insert the data discussed during the insertion direction. . gram.
Data and clock signals are input to terminals 3 and 4, and the input data is read sequentially from the END bit.
そして、データはナンド・ゲート13を介して4ビット
・カウン夕に入力されてカウントされ、該4ビット・カ
ウン夕13の出力によりフリツプ・フロツプ14をセッ
トする。該フリツプ・フロツプ14の出力によりアップ
・ダウン・カウンター6の入力ゲートのうちダウン・カ
ウント入力が開き、予めプログラムされたデータからカ
ウントダウンしていく。アップ・ダウン・カウンタ16
,17,18の出力によりスタティック・ラム19のア
ドレスを指定し、入力データと該スタティック・ラム1
9に記憶されているデータとをEXーオア回路21に入
力して一致していろは否かを検出する。The data is then input to a 4-bit counter through a NAND gate 13 and counted, and the output of the 4-bit counter 13 sets a flip-flop 14. The output of the flip-flop 14 opens the down count input of the input gates of the up/down counter 6, and the count is counted down from preprogrammed data. up/down counter 16
, 17, 18 to specify the address of the static ram 19, and input data and the static ram 1.
The data stored in 9 is input to an EX-OR circuit 21 to detect whether or not they match.
一致している場合は端子8からデータが出力され、一致
しない場合(エラーが検出された場合)はEX−オア回
路21の出力信号によりフリツプ・フロツプ20がセッ
トされて端子9からエラー信号が出力される。なお、2
2,23は、カードから読取ったデータ、ク。If they match, data is output from terminal 8, and if they do not match (if an error is detected), flip-flop 20 is set by the output signal of EX-OR circuit 21, and an error signal is output from terminal 9. be done. In addition, 2
2 and 23 are data read from the card.
ツク信号を挿入方向時と排出方向時とに分離する分離回
路である。叙上のように本発明によるMCRはカードが
挿入方向、排出方向に移動する際にデータを論取り、そ
れぞれのデータを照合させてエラーを検出するようにし
ているのでデータの議取りエラーがなく、データの信頼
性を大幅に改善できる等の極めて大きな実用的効果を奏
する。This is a separation circuit that separates the pull signal into the insertion direction and the ejection direction. As mentioned above, the MCR according to the present invention discusses data as the card moves in the insertion direction and the ejection direction, and compares each data to detect errors, so there is no data discussion error. This has extremely significant practical effects, such as greatly improving the reliability of data.
第1図は本発明の実施例を示すブロック図、第2図は第
1図に示す実施例を詳細に示す回路図である。
1,2,3,4……入力端子、5…・・・制御回路、6
・・…・記憶回路、71・・・・・一致回路、8,9,
10・・・・・・出力端子、11,14,20…・・・
フリツプ・フロツプ、12……オアゲート、13……4
ビット・力ウンタ、16,17,18……アップ・ダウ
ン・カウンタ、19……スタテイツク・ラム、21…・
・・EXーオア回路、22,23……分離回路。
第1図
第2図FIG. 1 is a block diagram showing an embodiment of the present invention, and FIG. 2 is a circuit diagram showing the embodiment shown in FIG. 1 in detail. 1, 2, 3, 4...Input terminal, 5...Control circuit, 6
...Memory circuit, 71... Match circuit, 8, 9,
10... Output terminal, 11, 14, 20...
Flip Flop, 12...Orgate, 13...4
Bit/power counter, 16, 17, 18...Up/down counter, 19...Statistic ram, 21...
・・EX-OR circuit, 22, 23...separation circuit. Figure 1 Figure 2
Claims (1)
取つたデータをそれぞれ制御する制御回路と、カードが
挿入方向に移動する時に読取つたデータを記憶する記憶
回路と、それぞれの方向に移動する時に読取つたデータ
を照合する一致回路とを備え、それぞれのデータが一致
した場合該一致回路からデータが出力され、一致しない
エラー信号が出力されることを特徴とする磁気・カード
・リーダ。1 A control circuit that controls the data read when the card moves in the insertion direction and an ejection direction, a memory circuit that stores the data read when the card moves in the insertion direction, and a control circuit that controls the data read when the card moves in the insertion direction. 1. A magnetic card reader comprising a matching circuit for comparing data, and when the respective data match, the matching circuit outputs the data, and outputs an error signal when the data does not match.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51003804A JPS6016022B2 (en) | 1976-01-16 | 1976-01-16 | Magnetic card reader |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51003804A JPS6016022B2 (en) | 1976-01-16 | 1976-01-16 | Magnetic card reader |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5287008A JPS5287008A (en) | 1977-07-20 |
| JPS6016022B2 true JPS6016022B2 (en) | 1985-04-23 |
Family
ID=11567371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51003804A Expired JPS6016022B2 (en) | 1976-01-16 | 1976-01-16 | Magnetic card reader |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6016022B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60109002U (en) * | 1983-12-28 | 1985-07-24 | 日産ディーゼル工業株式会社 | Clutch disc wear indicator device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57203211A (en) * | 1981-06-09 | 1982-12-13 | Fujitsu Ltd | Magnetic card reader |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5325214B2 (en) * | 1972-04-05 | 1978-07-25 | ||
| JPS5725889B2 (en) * | 1972-09-13 | 1982-06-01 |
-
1976
- 1976-01-16 JP JP51003804A patent/JPS6016022B2/en not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60109002U (en) * | 1983-12-28 | 1985-07-24 | 日産ディーゼル工業株式会社 | Clutch disc wear indicator device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5287008A (en) | 1977-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4064553A (en) | Information processor | |
| EP0744752A2 (en) | Memory chip architecture | |
| CA1076259A (en) | Speed-tolerant digital decoding system | |
| US3404391A (en) | Binary digit discriminator | |
| JPS6016022B2 (en) | Magnetic card reader | |
| US3810236A (en) | Data recording and verification system | |
| GB1118887A (en) | Digital data storage system | |
| GB988790A (en) | Tape error indication apparatus | |
| US3031646A (en) | Checking circuit for digital computers | |
| JP2789900B2 (en) | State history storage device | |
| GB1427429A (en) | Encoding apparatus | |
| JPS60113361A (en) | Discrimination system of magnetic disk format | |
| JP3196112B2 (en) | Method of duplicating card type storage medium | |
| US3414887A (en) | Memory transfer between magnetic tape and delay line | |
| JPS62192837A (en) | Data holding circuit | |
| JPS6356868A (en) | Flexible disk device | |
| SU1498901A1 (en) | Electronic key | |
| JPS58182774A (en) | Control device | |
| JPS616781A (en) | Electric shutter drive device | |
| JPS62254287A (en) | Identifying system for electronic parts | |
| JPS639254B2 (en) | ||
| JPS63298872A (en) | Magnetic reproducing circuit | |
| JPS6188376A (en) | reading circuit | |
| JPS59851B2 (en) | How to check your home | |
| JPH03232016A (en) | Method and device for data compression |