Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6016550B2 - Lock release signal sending method - Google Patents
[go: Go Back, main page]

JPS6016550B2 - Lock release signal sending method - Google Patents

Lock release signal sending method

Info

Publication number
JPS6016550B2
JPS6016550B2 JP3063778A JP3063778A JPS6016550B2 JP S6016550 B2 JPS6016550 B2 JP S6016550B2 JP 3063778 A JP3063778 A JP 3063778A JP 3063778 A JP3063778 A JP 3063778A JP S6016550 B2 JPS6016550 B2 JP S6016550B2
Authority
JP
Japan
Prior art keywords
information
output
card
comparator
sent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP3063778A
Other languages
Japanese (ja)
Other versions
JPS54123398A (en
Inventor
公彦 武藤
毅 江藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP3063778A priority Critical patent/JPS6016550B2/en
Publication of JPS54123398A publication Critical patent/JPS54123398A/en
Publication of JPS6016550B2 publication Critical patent/JPS6016550B2/en
Expired legal-status Critical Current

Links

Classifications

    • EFIXED CONSTRUCTIONS
    • E05LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
    • E05BLOCKS; ACCESSORIES THEREFOR; HANDCUFFS
    • E05B49/00Electric permutation locks; Circuits therefor ; Mechanical aspects of electronic locks; Mechanical keys therefor
    • E05B49/002Keys with mechanical characteristics, e.g. notches, perforations, opaque marks

Landscapes

  • Lock And Its Accessories (AREA)

Description

【発明の詳細な説明】 この発明はある種の情報を記録したカード‘こよう施錠
の解除信号送出方法に関するもので、特に予めカードに
記録される情報に対応する情報を各カード毎に単独に記
憶した制御部を有し、カードの情報と制御部からの情報
とが一致した際にのみ施錠の解除信号が送出されるよう
にしたものである。
[Detailed Description of the Invention] The present invention relates to a method for sending out a unlocking signal for a card having certain information recorded thereon. It has a stored control section, and a lock release signal is sent only when the information on the card matches the information from the control section.

機密が必要とされる収納庫、室あるいは建物等では特定
の者のみの開閉、出入を許可しその扱いに従事させる場
合がある。
In storage rooms, rooms, buildings, etc. where secrecy is required, only specific persons may be allowed to open, close, enter and exit, and be assigned to handle the storage.

このような特定者に対しては、従来カード化した身分証
明書にある種の情報を記録し、そのカードの記録を制御
部に読込ませることにより、一致・不一致の判定を行な
い一致した場合にのみ施錠の解除をなすと云った方法が
採用されている。然し乍ら、従釆の方法はカードが複数
であるのに対し、制御部に備えられるカード毎の異なる
情報内容を記憶しているメモリー部は、コアメモリーあ
るいは半導体メモリーと云った一つのパッケージ内にカ
ード毎の多数の情報を記憶したものが用いられており、
このためカードの紛失等の事故が起きると、メモリー部
全体を交換したり、あるいは紛失したカードに記録され
る情報に対応するメモリー側の情報を無効にする等の極
めて複雑な操作が要求され、既に実装されている装置で
はその取り外し作業等の多くの時間と労力を費やさなけ
ればならない。
For such specific persons, a certain type of information is conventionally recorded on the identification card, and the record of the card is read into the control unit to determine whether there is a match or not. A method is adopted in which the lock is released only when the lock is released. However, whereas the conventional method uses multiple cards, the memory section provided in the control section that stores different information contents for each card is a core memory or semiconductor memory that stores cards within a single package. It is used that stores a large amount of information for each
Therefore, when an accident such as the loss of a card occurs, extremely complicated operations are required, such as replacing the entire memory section or invalidating the information in the memory that corresponds to the information recorded on the lost card. If the device is already installed, a lot of time and effort must be spent on removing it.

また、カードの情報とメモリー側からの情報との比較手
段が前記のようにコアメモリー、半導体メモリーを使用
した場合、その読み出し手段が相当に複雑となり装置も
大型化する欠点が有る。
Furthermore, when a core memory or a semiconductor memory is used as the means for comparing the information on the card and the information from the memory side as described above, there is a disadvantage that the reading means becomes considerably complicated and the device becomes large.

したがって、この発明の目的は、メモリー部の情報を簡
単な手段で読み出し可能としたもので、これによって装
置の小型化が図れるようにすることである。この発明の
他の目的はカードの紛失等が生じた場合、そのカードの
情報に相当するメモリー部の情報が速やかに複雑な作業
を要求することなく無効にしたり、交換を可能とするこ
とである。
Therefore, an object of the present invention is to make it possible to read out information in a memory section by a simple means, thereby making it possible to downsize the device. Another object of the present invention is to enable, in the event that a card is lost, the information in the memory corresponding to the information on the card to be quickly invalidated or replaced without requiring complicated operations. .

以下この発明について図示した実施例を参照に説明する
。第1図において、1はカード2に記録された情報の読
み取り装置である。カード2は第2図にその詳細を示す
ように各列毎に4行ずつの情報書き込み装置を配置しし
4列の記録媒体2a〜2dを有し、さらにクロック信号
送出用の信号媒体2eを含み、各列の重みを千位、百位
、十位、一位に設定してあり、さらにBCDコードにて
読み取れるようにしてある。今、×印の部がこのカード
‘こ記録された情報であるとすると、各記憶媒体2a〜
2dは順に1,2,5,8を現わすことになる。なお、
カード2は積層したプラスチック板等からなるもので、
前記の記録媒体2a〜2dはその内部に配置され、前記
のような情報が各カード毎に区別して記録してあり、し
かも外表面より目視不能としてある。読み取り装置1は
カード2が挿入されるとその出力端子la〜lfより次
の信号を送出する。
The present invention will be described below with reference to illustrated embodiments. In FIG. 1, 1 is a reading device for information recorded on a card 2. As shown in FIG. As shown in detail in FIG. 2, the card 2 has four columns of recording media 2a to 2d with information writing devices arranged in four rows in each column, and further includes a signal medium 2e for transmitting a clock signal. The weight of each column is set to 1000th place, 100th place, 10th place, and 1st place, and furthermore, it is made to be readable by BCD code. Now, assuming that the part marked with an x is the information recorded on this card, each storage medium 2a~
2d represents 1, 2, 5, and 8 in this order. In addition,
Card 2 is made of laminated plastic plates, etc.
The recording media 2a to 2d are arranged inside, and the information described above is recorded separately for each card, and is not visible from the outer surface. When the card 2 is inserted, the reading device 1 sends out the following signals from its output terminals la to lf.

即ち、出力端子la〜ldからはカード‘こ記録された
情報を各列毎に順次送出し、記録媒体2aの情報は出力
端子laに、また2bの情報はlbに、2cの情報はl
cに、2dの情報はldに現われる。一方、出力端子l
eはクリヤー信号送出用、出力端子lfはクロック信号
送出用である。第3図は読み取り装置1の各端子より送
出される出力信号の波形図である。3はデータセレクト
装置で、読み取り装置1によって読み出されたカード2
の情報が後に説明するメモリー部からの信号と比較可能
な信号に変換する作用を有し、4ビットのシフトレジス
タ3A〜3Dとマルチプレクサ38とで構成してある。
That is, the information recorded on the card is sent out sequentially for each column from the output terminals la to ld, and the information on the recording medium 2a is sent to the output terminal la, the information on 2b is sent to lb, and the information on 2c is sent to l.
In c, the information of 2d appears in ld. On the other hand, output terminal l
The terminal e is for sending a clear signal, and the output terminal lf is for sending a clock signal. FIG. 3 is a waveform diagram of output signals sent from each terminal of the reading device 1. 3 is a data selection device, and the card 2 read by the reading device 1
It has the function of converting the information into a signal that can be compared with a signal from a memory section, which will be explained later, and is composed of 4-bit shift registers 3A to 3D and a multiplexer 38.

即ち、シフトレジスタ3Aには読み取り装置1のBCD
コード信号の千位のデータが送出され、シフトレジスタ
3Bには百位のデータ、シフトレジスタ3Cには十位の
データ、シフトレジスタ3Dには1位のデータが送出さ
れ、この各デー外ま出力端子lfからのクロツク信号に
よってマルチプレクサ3Eに送出されるようにしてある
。一方、マルチブレクサ3Eは後に説明するアドレス設
定回路の指令信号を受け、その出力端子3f〜3iに各
シフトレジスタのデータを送出する。したがって、この
実施例ではカード2に記録された情報は、データセレク
ト装置によって各列毎に四つのBCDコード信号に分け
られ順次送出されることになる。
That is, the BCD of the reading device 1 is stored in the shift register 3A.
The 1000th place data of the code signal is sent out, the 100th place data is sent to the shift register 3B, the 10th place data is sent to the shift register 3C, and the 1st place data is sent to the shift register 3D. The clock signal from terminal lf is sent to multiplexer 3E. On the other hand, the multiplexer 3E receives a command signal from an address setting circuit, which will be described later, and sends data of each shift register to its output terminals 3f to 3i. Therefore, in this embodiment, the information recorded on the card 2 is divided into four BCD code signals for each column by the data selection device and sent out sequentially.

4はカード2の読み取り終了を検知する検出回路で、こ
の実施例では4個のクロツクパルスを検知するとパルス
出力を発生するようにしてある。
Reference numeral 4 denotes a detection circuit for detecting the completion of reading of the card 2, and in this embodiment, it generates a pulse output when four clock pulses are detected.

5はバィナリィカウンタで、検出回路4のパルス出力に
てクリヤーされ、その出力端子n+2に1″から0″に
反転する反転出力が現われるように設定してある。
5 is a binary counter which is cleared by the pulse output of the detection circuit 4, and is set so that an inverted output inverting from 1'' to 0'' appears at its output terminal n+2.

6はリングカウンターで、常時はバィナリィカウンタ5
のn+2の出力にてオフ状態に保持され、先の反転出力
0″にて駆動し第4図に示すパルス出力の発生作用を有
している。
6 is a ring counter, always a binary counter 5
It is held in the OFF state by the n+2 output, and is driven by the previous inverted output 0'' to generate the pulse output shown in FIG.

リングカウンター6の出力端子6cからの出力は前記バ
ィナリィカウン夕5のクロック端子に供給され、一方バ
ィナリィカウンタ5はそのカウント数に応じて出力端子
5a〜n+1に二進コード信号が送出される。
The output from the output terminal 6c of the ring counter 6 is supplied to the clock terminal of the binary counter 5, while the binary counter 5 sends out a binary code signal to the output terminals 5a to n+1 according to the counted number.

なおこのカウント操作が進みバイナリイカウンタ5の終
端の出力端子n+2に出力1″が現われると、その出力
はリングカウンター6に作用して動作を停止させ、再び
検出回路4からパルス出力が送出されクリャされない限
り動作を停止する。即ちバイナリイカウンタ5がリング
カウンター6の出力をカウントし、その終端の出力端子
に出力が現われるまでの周期が前記データセレクト装置
3の各出力端子に現われる信号と、メモリー部に記録さ
れるデータとの一致・不一致の照合時間となる。
When this counting operation progresses and an output 1'' appears at the output terminal n+2 at the end of the binary counter 5, that output acts on the ring counter 6 to stop its operation, and a pulse output is sent from the detection circuit 4 again to clear the counter. In other words, the binary counter 5 counts the output of the ring counter 6, and the period until the output appears at the terminal output terminal is determined by the signal appearing at each output terminal of the data selection device 3 and the memory. This is the verification time for matching/mismatching with the data recorded in the section.

また、−前記したデータセレクト装置3のマルチプレク
サ38は、そのアドレス設定信号を、バイナリィカウン
タ5の第1番目および第2番目の出力端子5a,5bよ
りデコーダにて形成されるアドレス設定回路7を介して
得るように構成してあり、一方/ゞィナリィカウンタ5
の出力端子5a,5bには当初レベル0″0″から0″
1″,1″0″,1″1″を繰返す出力が現われるので
アドレス設定回路7の出力端子7a〜7dにはその入力
に応じて順次0″0″で出力端子7aが1″,0″1″
で7bが1″,1″0″で7cが1″,1″1″で7d
が1″になると云った出力が繰返して現われることにな
り、したがってこのアドレスの設定により、データセレ
クト装置の出力端子3f〜3iにはシフトレジスタ3A
,3B,3C,30の出力が順次送出されることになる
Furthermore, the multiplexer 38 of the data selection device 3 described above transmits the address setting signal from the first and second output terminals 5a, 5b of the binary counter 5 via the address setting circuit 7 formed by a decoder. On the other hand, the binary counter 5
The output terminals 5a and 5b of the initial level 0"0" to 0"
Since an output that repeats 1'', 1''0'', 1''1'' appears, the output terminals 7a to 7d of the address setting circuit 7 sequentially change to 0''0'' and output terminal 7a to 1'', 0'' according to the input. 1″
So 7b is 1″, 1″0″ is 7c, 1″1″ is 7d
1" will appear repeatedly. Therefore, by setting this address, the shift register 3A is output to the output terminals 3f to 3i of the data select device.
, 3B, 3C, and 30 are sent out in sequence.

なお、この実施例ではアドレス設定回路7の出力端子7
a〜7dの各出力は、シフトレジスタ3Aから3Dまで
に順次対応するように設定してある。例えば出力端子7
aの出力はシフトレジスタ3Aに対応し、このアドレス
指定によりシフトレジスタ3Aの情報が出力端子3f〜
3iに現われる。8はデコーダで、前記バィナリイカウ
ンタ5の二進化コード信号の変換用である。
Note that in this embodiment, the output terminal 7 of the address setting circuit 7
Each of the outputs a to 7d is set to correspond to shift registers 3A to 3D in sequence. For example, output terminal 7
The output of a corresponds to the shift register 3A, and by specifying this address, the information of the shift register 3A is sent to the output terminals 3f~
Appears in 3i. 8 is a decoder for converting the binary code signal of the binary counter 5;

したがってこの出力端子8a〜8d……n、n+1,n
十2,n+3にはバィナリィカウン夕5のカウント動作
が行なわれる毎に出力端子8aからn+3まで順次出力
が現われることになる。9はメモリー部で、複数個の独
立した情報記録媒体9a・・・9nにて構成され、各々
が該当するカードの列数に相当する入力様子を備え、該
入力端子はそれぞれデコーダ8の出力端子に接続され、
デコーダ8の出力信号が情報記憶媒体9aより9nに順
次送出されるようにしてある。
Therefore, these output terminals 8a to 8d...n, n+1, n
At 12 and n+3, outputs appear sequentially from the output terminals 8a to n+3 every time the binary counter 5 performs a counting operation. Reference numeral 9 denotes a memory unit, which is composed of a plurality of independent information recording media 9a...9n, each having an input mode corresponding to the number of columns of the corresponding card, and each input terminal is an output terminal of the decoder 8. connected to,
The output signals of the decoder 8 are sequentially sent from the information storage medium 9a to the information storage medium 9n.

なお、メモリー部9は、カード毎に記録された各々異な
る情報に対応する情報を記録した情報記録媒体の複数か
ら構成されるもので、したがって、ある種の情報を記録
したカードに対応する同一の情報を記憶した情報記録媒
体が存在することになる。メモリー部9を独立した複数
の情報記録媒体で構成する理由は、記録内容の変更、破
棄等が個々自在に行なえるようにするためで、これによ
って後の説明で明らかとなるが、カードの紛失等の場合
に有効に対処できる。
Note that the memory unit 9 is composed of a plurality of information recording media on which information corresponding to different information recorded on each card is recorded. There is an information recording medium that stores information. The reason why the memory section 9 is composed of a plurality of independent information recording media is to allow each individual to change or destroy the recorded contents. It is possible to effectively deal with such cases.

メモリー部9を構成する情報記録媒体の例は、第5図に
その詳細を示すようにリードオンリーメモリー(一般に
はROMと称される)によるダイオードマトリクス回路
にて構成されるもので、この実施例では一つの情報記緑
媒体を四端子にて形成してある。したがって、仮りに情
報記録媒体9aが第5図に示す内容のものであると、そ
の出力はデコーダ8の出力端子8aの出力によって出力
端子Raは1″,Rbはげ,Rcは0″,Rdは0″と
なり、またデコーダ8の動作が進み出力端子8cに出力
が現われると、RaおよびRcが1″,Rb,Rdは0
″となる。このようにデコーダ8の出力はその出力端子
に順次現われるので、その出力端子に接続した情報記録
媒体の各端子毎の記録内容がBCDコード信号となって
順次送出されることになる。1川まコンパレータでデー
タセレクト装置3からの出力と、前記メモリー部9から
の出力とを比較し、両者の出力が一致した場合にのみ出
力を送出する作用を有している。
An example of the information recording medium constituting the memory section 9 is one composed of a diode matrix circuit using a read-only memory (generally referred to as ROM), as shown in detail in FIG. Here, one information recording medium is formed with four terminals. Therefore, if the information recording medium 9a has the content shown in FIG. 0'', and when the operation of the decoder 8 progresses and an output appears at the output terminal 8c, Ra and Rc become 1'', and Rb and Rd become 0.
''.In this way, the output of the decoder 8 appears sequentially on its output terminals, so the recorded content of each terminal of the information recording medium connected to the output terminal becomes a BCD code signal and is sequentially sent out. A comparator compares the output from the data selection device 3 and the output from the memory section 9, and sends out the output only when the two outputs match.

即ち、データセレクト装置3からはカード2に記録され
た情報が各列毎に順次BCDコード信号にてコンパレー
タ1 0に送出され、一方メモリー部9からは各情報記
録媒体の記録内容が同様に各端子8CDコード信号とな
って送出されるため、ここにおいて両者の比較がなされ
ることになる。この際メモリー部セ9にカードに記録さ
れた情報と一致する情報記録媒体が無ければ、当然なが
らコンパレータ10の出力は得られない。なお、先の説
明で明らかなように、コンパレータ10に送出するメモ
リー部の情報は、デコーダの出力信号を順次変更するの
みの操作で良いので、極めて簡単な構成で済むことにな
る。
That is, the data selection device 3 sequentially sends the information recorded on the card 2 for each column to the comparator 10 as a BCD code signal, while the memory section 9 similarly sends out the information recorded on each information recording medium to the comparator 10. Since the signal is sent out as a terminal 8CD code signal, the two are compared here. At this time, if there is no information recording medium in the memory section 9 that matches the information recorded on the card, the output of the comparator 10 will of course not be obtained. As is clear from the above description, the information in the memory section to be sent to the comparator 10 only needs to be changed sequentially to the output signals of the decoder, so the configuration can be extremely simple.

11はしジス夕で、コンパレータ10の比較操作によっ
て送出される出力をその比較操作が終るまで保持する作
用を有し、リングカウンター6の出力端子6aの出力と
アドレス設定回路7の出力端子7aの出力との論理出力
によりクリヤーされ、リングカウンター6の出力端子6
bの出力にてコンパレータ10の出力を読み込む構成と
してある。
11 has the function of holding the output sent by the comparison operation of the comparator 10 until the comparison operation is completed, and the output of the output terminal 6a of the ring counter 6 and the output terminal 7a of the address setting circuit 7. Cleared by logic output with output, output terminal 6 of ring counter 6
The configuration is such that the output of the comparator 10 is read at the output of b.

したがって、クリヤー信号はリングカウンター6の始動
と同時に送出されることになり、前のデータが残ると云
った不都合はなく、またコンパレータ10からの出力は
リングカウンター6の出力端子6bの出力にて確実に読
み込みされることになる。
Therefore, the clear signal is sent out at the same time as the start of the ring counter 6, so there is no inconvenience that the previous data remains, and the output from the comparator 10 is ensured by the output from the output terminal 6b of the ring counter 6. It will be loaded into.

12は施錠等の解除信号を送出するゲートで、前記レジ
スタ11の出力端子の総てに出力が現われた場合にのみ
出力の送出作用がなされる。
Reference numeral 12 denotes a gate for sending out a lock release signal, etc., which sends out an output only when an output appears at all of the output terminals of the register 11.

次に作用について説明する。説明を簡単にするために、
カード2には第2図に示す情報が記録されているものと
し、またメモリー部9の情報記録媒体9aが第5図に示
す記録内容とする。
Next, the effect will be explained. To simplify the explanation,
It is assumed that the information shown in FIG. 2 is recorded on the card 2, and the information recording medium 9a of the memory section 9 has recorded contents shown in FIG.

今、カード2が読み取り装置1に挿入されると、その事
を検知して出力端子leからはクリヤー信号が送出され
データセレクト装置3の各シフトレジスタ3A,3B,
3Cおよび30をクリヤーする。
Now, when the card 2 is inserted into the reading device 1, this is detected and a clear signal is sent from the output terminal le, and each shift register 3A, 3B of the data selection device 3,
Clear 3C and 30.

また出口端子la〜ldからはカード2の各列毎の記録
媒体による出力が現われ、出力端子lfからのクロツク
信号にて各々シフトレジスタに送出される。カード2の
記録媒体2aの情報はシフトレジスタ3Aに、2bの情
報は3Bに、2cの情報は3Cに、2dの情報は30に
各々送出される。一方、検出回路4からは上記動作が終
了すると、バイナリイカウンタ5をクリヤするパルス出
力が発生するので、これによってバィナリィカウンタ5
の終端の出力端子n十2は0″に反転してリングカウン
ター6の保持を解きリングカウンター6が始動し、この
世力によってバィナリィカウンタ5も始動を開始する。
Outputs from the recording medium of each column of the card 2 appear from the output terminals la to ld, and are sent to the shift registers in response to a clock signal from the output terminal lf. The information on the recording medium 2a of the card 2 is sent to the shift register 3A, the information on the card 2b is sent to the shift register 3B, the information on the card 2c is sent to the shift register 3C, and the information on the card 2d is sent to the shift register 30. On the other hand, when the above operation is completed, the detection circuit 4 generates a pulse output that clears the binary counter 5.
The output terminal n12 at the end of is inverted to 0'', releases the holding of the ring counter 6, and the ring counter 6 starts, and the binary counter 5 also starts starting due to this world power.

アドレス設定回路7はこの際出力端子7aが1″となる
ので、シフトレジスタ3Aの情報がマルチプレクサ3E
に供給され、出力端子3f〜3iに現われることになる
At this time, the output terminal 7a of the address setting circuit 7 becomes 1'', so the information in the shift register 3A is transferred to the multiplexer 3E.
are supplied to the output terminals 3f to 3i.

なおこの際の出力状況は出力端子3fが1″他は0″で
ある。また、メモリー部ではデコーダ8の出力様子8a
に出力が生じるので、情報記録媒体9aの出力端子Ra
のみが1″となって現われコンパレータ10に送出され
ることになる。
Note that the output status at this time is 1" at the output terminal 3f and 0" at the other terminals. Also, in the memory section, the output state 8a of the decoder 8
Since an output is generated at the output terminal Ra of the information recording medium 9a
only 1'' will appear and will be sent to the comparator 10.

この場合、データセレクト装置3の出力とメモリー部の
出力は一致するため、コンパレータ10に出力が生じシ
フトレジスタ11に記憶される。
In this case, since the output of the data selection device 3 and the output of the memory section match, an output is generated in the comparator 10 and stored in the shift register 11.

以上の操作でカード2の第1番目の列、即ち、シフトレ
ジスタ3Aの内容確認が終ったことになる。次に、リン
グカウンター6の出力によってアドレス設定回路7の出
力端子7bに1″が現われるので、シフトレジスタ3B
の情報がコンパレーター川こ送出され、またメモリー部
においてはデコーダ8の出力端子8bに出力が現われる
のでその出力はRbのみ1″となり、コンパレータ10
に送出される。その結果、コンパレータ10に出力が現
われレジスタ11に記憶されることになる。同様にシフ
トレジスタ3Cの情報にて出力端子3fと3hが1″と
なって現われ、メモリー部では情報記録媒体9aの出力
端子RaおよびRcが1″となるのでコンパレータ10
の出力が得られ、レジスタ11に記憶される。また、シ
フトレジスタ30の情報にて出力端子3iのみが1″と
なり、メモリー部の情報記録媒体9aの出力はその出力
端子Rdのみが1″となるのでコンパレータ10‘こ出
力が現われシフトレジスタ1 1に記憶される。
With the above operations, the confirmation of the contents of the first column of the card 2, that is, the shift register 3A, is completed. Next, 1'' appears at the output terminal 7b of the address setting circuit 7 by the output of the ring counter 6, so the shift register 3B
information is sent to the comparator 10, and in the memory section, an output appears at the output terminal 8b of the decoder 8, so only Rb becomes 1'', and the output from the comparator 10
will be sent to. As a result, an output appears on the comparator 10 and is stored in the register 11. Similarly, according to the information of the shift register 3C, the output terminals 3f and 3h appear as 1'', and in the memory section, the output terminals Ra and Rc of the information recording medium 9a become 1'', so the comparator 10
The output of is obtained and stored in the register 11. Also, according to the information of the shift register 30, only the output terminal 3i becomes 1'', and as for the output of the information recording medium 9a of the memory section, only the output terminal Rd thereof becomes 1'', so the output of the comparator 10' appears and the shift register 11 is memorized.

したがって、ゲート12の入力端子の総てに出力が供給
されたことになり、これによって施錠の解除信号が供給
されることになる。
Therefore, an output is supplied to all the input terminals of the gate 12, and thereby a lock release signal is supplied.

リングカウンター6の動作が進み、バィナリィカウンタ
5の出力端子n+2が1″になるとりングカワンタ−6
をオフに保持するためその動作が停止する。
The operation of the ring counter 6 progresses and the output terminal n+2 of the binary counter 5 becomes 1''.
Holding it off will stop its operation.

なお、先の動作説明では、メモリー部9の情報記録媒体
9aがデコーダ8の第1番目から第4番目の出力端子8
a〜8dに接続した場合について説明したが、いずれの
位置でも作用は同一であり、例えば末端に位置していた
としても、各情報記録媒体毎に先の操作が繰返されコン
パレータ10にて順次確認されながら動作が進行するこ
とになる。
In the previous operation description, the information recording medium 9a of the memory section 9 is connected to the first to fourth output terminals 8 of the decoder 8.
Although we have explained the case where the connection is made to a to 8d, the effect is the same regardless of the position. For example, even if it is located at the end, the above operation is repeated for each information recording medium and the comparator 10 sequentially checks the information recording medium. The operation will proceed as the situation progresses.

また、カードがメモリー部9に存在しないものを使用し
たとしても、その情報は総てコンパレータにて確認され
るのでゲート12に解除信号が現われることはない。
Furthermore, even if a card that does not exist in the memory section 9 is used, all the information is confirmed by the comparator, so no release signal will appear at the gate 12.

以上の説明で明らかなように、第1番目の発明はカード
‘こ記録された情報を各列毎にコンパレータに送出し、
一方メモリー部からはこのメモリー部を構成する複数の
情報記録媒体の各列毎の情報を順次コンパレータに送出
し、前記コンパレータにおいて両者の比較をなし一致し
た場合にのみ施錠等の解除信号を送出するようにしたも
のであるから、カードの情報とメモリー部からの情報と
が確実に比較照合されることになり、しかも総ての情報
が一致しなければ施錠等の解除信号が送出されないので
信頼度の高いものとすることができる。
As is clear from the above explanation, the first invention sends the information recorded on the card to the comparator for each column,
On the other hand, the memory section sequentially sends information for each column of the plurality of information recording media that constitute this memory section to a comparator, and the comparator compares the two, and only when they match, sends out a release signal for locking, etc. This ensures that the information on the card and the information from the memory section are compared and verified, and if all the information does not match, a release signal for locking etc. will not be sent out, which increases reliability. It can be made to have a high value.

特に、第1番目の発明ではメモリー部の情報議み出し操
作をデコーダの出力を順次切換えることによって行なっ
ているため、コアメモリ−、半導体メモリー等にてメモ
リー部を構成したものと比べ者るしく単純にでき装置の
小型化が図れる効果が有ると共にメモリー部を構成する
情報記録媒体を単独に交換可能としたものであるから、
カードの紛失事故あるいは不要カードが生じた場合等に
、そのカー日こ対応する情報記録媒体を離脱することで
盗用される等の不都合を解消できる効果がある。
In particular, in the first invention, the information retrieval operation of the memory section is performed by sequentially switching the output of the decoder. Because it is simple and has the effect of reducing the size of the device, it also allows the information recording medium that makes up the memory section to be replaced independently.
In the event that a card is lost or an unnecessary card is generated, the information recording medium corresponding to the card can be removed, thereby eliminating inconveniences such as theft.

さらに、新規に新しいカードを追加する場合にあっても
、そのカード‘こ対応する情報記録媒体を追加するのみ
で良いから、このような場合にも半導体メモリーのよう
にメモリー部の総てを交換したり、新しい情報を半導体
メモリーに追加記憶させるために複雑な操作が要求され
る等の不都合がない。
Furthermore, even if you add a new card, you only need to add the information storage medium that supports the card, so in such cases, you can replace the entire memory part like semiconductor memory. There are no inconveniences such as the need for complicated operations to add or store new information in the semiconductor memory.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明方法の一実施例を示す回路図、第2図
はカードの正面略視図、第3図はカード読み取り装置の
出力波形図、第4図はリングカウンターの出力波形図、
第5図はメモリー部の情報記録媒体の一例である。 1:読み取り装置、2:カード、3:データセレクト装
置、3A〜3D:シフトレジスタ、3E:マルチブレク
サ、4:検出回路、5:バィナリイカウンタ、6:リン
グカウンター、7:アドレス設定回路、8:デコーダ、
9:メモリー部、9a,9n:情報記録媒体。 第1図 第2図 第3図 第4図 第5図
Fig. 1 is a circuit diagram showing an embodiment of the method of the present invention, Fig. 2 is a schematic front view of a card, Fig. 3 is an output waveform diagram of the card reading device, Fig. 4 is an output waveform diagram of the ring counter,
FIG. 5 is an example of an information recording medium in the memory section. 1: Reading device, 2: Card, 3: Data selection device, 3A to 3D: Shift register, 3E: Multiplexer, 4: Detection circuit, 5: Binary counter, 6: Ring counter, 7: Address setting circuit, 8: decoder,
9: Memory section, 9a, 9n: Information recording medium. Figure 1 Figure 2 Figure 3 Figure 4 Figure 5

Claims (1)

【特許請求の範囲】[Claims] 1 情報を記録したカードを読取センサで読み取り、こ
の読み取られた情報をデータセレクト装置により列毎の
信号に区分して順次コンパレータに送出し、一方メモリ
ー部に予めメモリーされた情報をカウンタからのカウン
ト出力により、該カウント数に応じた出力端子より出力
を送出するデコーダ出力を得て列毎に順次コンパレータ
に信号送出し、前記コンパレータにおいて、前記データ
セレクト装置から送出されたカードの情報信号と、前記
メモリー部から送出された情報信号とを各列毎に比較し
、両情報信号が一致する場合に、施錠の解除信号が送出
されるようにし信号送出方法において、 前記メモリー
部は、それぞれが異なる情報を記録したカードに対応す
る記憶情報を有する複数の情報記録媒体により構成され
、各情報記録媒体がそれぞれ離脱可能な状態で、前記デ
コーダの出力端子とコンパレータ間に接続されると共に
、カウント数に応じて出力するデコーダの信号を得て複
数の情報記録媒体の情報が順次コンパレータに送出され
らようにしたことを特徴とする施錠の解除信号送出方法
1 A card with recorded information is read by a reading sensor, and the read information is divided into signals for each column by a data selection device and sequentially sent to a comparator, while the information stored in advance in the memory section is counted from a counter. As a result of the output, a decoder output is obtained which sends an output from an output terminal corresponding to the count number, and signals are sequentially sent to a comparator for each column, and in the comparator, the card information signal sent from the data selection device and the In the signal sending method, the information signal sent out from the memory section is compared for each column, and when both information signals match, a lock release signal is sent out. The information recording medium is connected between the output terminal of the decoder and the comparator in a removable state, and is connected in accordance with the count number. A method for transmitting a lock release signal, characterized in that information on a plurality of information recording media is sequentially transmitted to a comparator by obtaining a signal from a decoder outputted by a decoder.
JP3063778A 1978-03-17 1978-03-17 Lock release signal sending method Expired JPS6016550B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3063778A JPS6016550B2 (en) 1978-03-17 1978-03-17 Lock release signal sending method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3063778A JPS6016550B2 (en) 1978-03-17 1978-03-17 Lock release signal sending method

Publications (2)

Publication Number Publication Date
JPS54123398A JPS54123398A (en) 1979-09-25
JPS6016550B2 true JPS6016550B2 (en) 1985-04-26

Family

ID=12309342

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3063778A Expired JPS6016550B2 (en) 1978-03-17 1978-03-17 Lock release signal sending method

Country Status (1)

Country Link
JP (1) JPS6016550B2 (en)

Also Published As

Publication number Publication date
JPS54123398A (en) 1979-09-25

Similar Documents

Publication Publication Date Title
US4120452A (en) Automatic vending system
US4260878A (en) Management system for copying machines
US4661806A (en) Computer controlled key management system
US4031515A (en) Apparatus for transmitting changeable length records having variable length words with interspersed record and word positioning codes
US4064553A (en) Information processor
US4031518A (en) Data capture terminal
US4725949A (en) Intelligent interface for electronic cash register
JPS63195461U (en)
US3922649A (en) Watchman{3 s tour recording system
US4475221A (en) Copying machine managing apparatus
US3824551A (en) Releasable buffer memory for data processor
US3964025A (en) Solid state search unit for automatic phonograph
JPS6016550B2 (en) Lock release signal sending method
JPS5593162A (en) Central control device for recorder
US3983577A (en) Introduction of data entry completion signals to a cassette tape containing data processing terminal unit
US3581285A (en) Keyboard to memory peripheral device
US3136979A (en) Checking device for record processing machines
JPS6015794B2 (en) Card verification device
US3369109A (en) Communications control system
KR910008434B1 (en) Card reader and its control method
JPS5918229B2 (en) Print control storage device
SU732924A1 (en) Device for identifying data carriers
JPS599765A (en) Timing control circuit of auxiliary storage device
US3484587A (en) Apparatus for transmission of data
SU1189765A1 (en) Device for automatic determination of storehouse cell condition