JPS6016582B2 - デイジタル周波数分析装置 - Google Patents

Description

【発明の詳細な説明】 本発明は音声などの信号波を周波数分析するための周波
数分析装置に関する。

周波数分析装置はボコーダの分析部や音声認識装置の分
析部などに広い応用範囲を有している。

従来の周波数分析値は、ｒＰＲＯＣＥＥＤｍＧＳＯＦＴ
ＨＥ ｌＥＥＥ ＶＯＬ．５へ Ｎｏ．５（ＭＡＹ、１
９６６）」のＰ．７２４、Ｆｉｇ．６にＶｏｃｏｄｅｒ
Ａｎａｌｙｚｅｒとして発表されているごとく、所要
の通過帯城を有するバンドパスフィルタに整流回路とロ
ーパスフィルタを接続して成る分析チャネルの群として
構成されている。多くの場合、チャネル数は１０以上程
度に設定される。従って、バンドパスフィルタ、整流回
路およびローパスフィルタともＩＮ固以上必要とされ、
全体としては大型でかつ高価なものになる。特に、ロー
パスフィルタは、変動成分を除去するために充分長い積
分時定数が必要とされるため、大型かつ高価なものとな
っている。本発明の目的はフィルタ機能をディジタルフ
ィル夕により時分割多重化して実行しかつ時定数の長い
ローパスフィルタ処理を特開昭４９一１１５３７号公報
（特顔昭４７−５４９３４）に記載される原理を多チャ
ンネル処理に拡張し適用することによって簡単化して全
体として小型かつ低価格な周波数分析装置を実現し提供
することにある。

本発明の周波数分析装置は、｛１ー時間サンプリングさ
れた入力信号波形を所要時間長分保持しサンプリング時
点において順次更新されるごとく構成された入力パタン
バッファと、■各サンプリング時点において前記入力パ
タンバッファに保持された前記入力信号波形に対してバ
ンドパスフィル夕処理を所要チャネル数回実行するため
のバンドパスフィルタ部と、【３｝所要のローパスフィ
ルタのィンパルスレスポンス波形を記憶しおり前記バン
ドパスフィルタ部より各サンプリング周期内に各チャネ
ルのバンドパスフィルタ結果が与えられる毎にその絶対
値と前記ィンパルスレスポンス波形上でサンプリング時
点毎に推移する位相が異なる複数の時点における前記ィ
ンパルスレスポンス波形の値との積をそれぞれ計算しチ
ャネル番号と位相番号とに対応づけて累積しいずれかの
位相に対応する時点が前記ィンパルスレスポンス波形の
終機時点に一致した時点でこの位相番号に対応する全て
のチャネルの前記累積値群を分析結果として出力するロ
ーパスフィルタ部とより構成されている。

次に本発明を図面を参照して詳細に説明する。

第１図は本発明の一実施例を示すブロック図である。入
力信号波形は高周波成分を除去するためにローパスフィ
ルタを通される。その後、サンプルホールド回路によっ
て時間標本化される。以上の処理は図では省略されてい
る。制御部１０は各種の番地指定信号やタイミング信号
を発生して他の各部を制御する。ＡＤ変換器１１に与え
られた信号波形はディジタル信号ｘ‘こ変換される。サ
ンプリング時点（たとえば、８０仏ｓ周期）ｉにおける
信号値ｘｉで示す。バッファ記憶１２とバンドパスパラ
メタ記憶部１３とフィルタ演算部１４とによってバンド
パスフィルタ部が構成される。バッファ記憶１２にはサ
ンプリングされディジタル化された信号ｘが８０ｒｓ周
期のパルスＰＩに同期して書き込まれ、一例として過去
６４サンプリング分だけ保持される。時刻ｋにおいてバ
ッファ記憶１２には又ニＸド母、Ｘｋ・６２・………、
Ｘｉ、Ｘｋ−１・Ｘｋ【１｝なる信号列が保持される。

バンドパスパラメタ記憶部１３には所要なバンドパスフ
ィルタの特性を記述するためのパラメ夕が記憶されてい
る。フィルタ演算部１４が非巡回形のディジタルフィル
夕として構成されている場合には、バンドパスフィルタ
のインパルスレスポンスがバンドパスフイルタとして記
憶される。第ｎチャネルのィンパルスレスポンス（１例
として６４タップとする）をれｎ＝ｈ＆ｈ辛、・・・・
・・・・・、ｈ？、・・・・・・・・・・ｈ＆‘２１で
示す。１０チャネル分析の例では、れ０、れ・、．．．
．．．．．．、柊９がバンドパスパラメタ記憶部１３に
記憶される。

フィルタ演算部１４ではバッファ記憶１２に保持される
入力波形ｘとバンドパスパラメタ記憶部１３に記憶され
るィンパルスレスポソス波形えとの畳み込み演算を実行
する。すなわち、なる計算を実行し、第ｎチャネルバン
ドパスフィルタの時刻ｋ‘こおける出力とする。

第２図にフィルタ演算部１４の一構成例を示す。

第３図はその動作を説明するためのタイムチャートであ
る。最初に第１図の制御部１０からクロックパルスｃｐ
２が与えられ、これによりレジスタ１４３は０にリセツ
トされる。それ以後、制御部１０からのアドレス指定信
号ａ，とａ２の制御により第１図のバッファ記憶１２よ
り入力信号ｘｉが信号ｘ′として、バンドパスパラメタ
記憶部１３からインパルスレスポンス波形ｈｒが信号ｈ
として、それぞれ読み出される。第２図の乗算回路１４
１では信号ｘ′とｈとの間の積が計算され、信号舷とし
て出力される。加算回路１４２では、信号水としジスタ
１４３（Ｒ，）の内容との和が計算され、信号ｚとして
出力される。この信号ｚは前記制御部１０からのクロッ
クパルスｃｐｌに同期してレジスタ１４３に書き込まれ
る。信号ｘ′とｈとしてはクロツクパルスＣｐｌに同期
して、それぞれＸｋ−斑、 Ｘｋ−６２、．・・．・・
．・・、 Ｘｋｈ３、ｈ；、・・・・・・・・・、ｈ８
３の順序で入力される。

６４個のクロックパルスが与えられた時点でクロックパ
ルスｃｐ２が発生され、このパルスに同期して信号ｚが
レジスタ１４４に書き込まれる。

この値は｛３｝式の計算結果である。制御部１０からバ
ンドパスパラメ夕記憶部１３に対してチャネル選択信号
ｎが与えられている。

このチャネル選択信号ｎは１サンプリング周期の間にク
ロツクパルスｃｐ２に同期して０〜９（分析チャネル数
が１０の場合）の範囲で順回的に変化される。それゆえ
、クロツクパルスＣＰ２、チャネル選信号ｎおよび信号
ｙは第４図のように変化する。すなわち、信号ｙとして
は時刻ｋにおけるチャネル０〜９のバンドパスフイルタ
結果ｙ８〜ｙ助川項次出力され、続いて時刻（ｋ＋１）
におけるバンドパスフイルタ結果ｙ良十，〜ｙ葦十，が
順次出力される。絶対値回路１５では、アナログ処理の
場合の整流回路に対応して信号ｙの絶対値を算出して信
号ｇとして出力する。

ｇ＝ｌｙｌ 側 信号ｙが符号＋絶対値の形式で表現されている場合は単
に符号ビットを無視するだけでよい。

信号ｙが２の補数形式で表現されているときは、第５図
のような回路で近似的に絶対値を算出できる。ローパス
フィルタ部は乗算回路１６、ローパスパラメタ記憶部１
７、加算回路１８および累積レジスタ記憶１９から構成
される。

このローパスフィル夕は特開昭４９一１１５３７号公報
に記載された原理を多チャネルに拡張して実行すること
を特徴としている。ローパスフィルタ処理は、上述した
バンドパスフィルタ処理と同様に、非巡回型のディジタ
ルフィル夕によって構成できる。すなわち、所要な特性
を持ったローパスフィル夕のィンパルスレスポンスを時
刻ｉの関数ｆｉとして所要タップ数（Ｔｐで示す）分だ
け記憶しておき、入力信号ｇｉをも所要タップ数（Ｔｐ
）分だけ記憶しておくと、時刻ｋ‘こおけるインパルス
レスポンスｑｋは、糊式と同様に、なる畳み込み演算に
よって算出できる。

しかし、ローパスフィルタ処理では、適正な平滑効果を
得るために、バンドパスフィルタの場合に比して数倍の
タップ数が必要である。このため、【５’式の計算を忠
実に実行すると、膨大な計算量および記憶量を要する（
特に、周波数分析装置のローパスフィルタの場合には、
入力信号ｇ；は各チャネル毎にＴｐタップ分だけ記憶す
る必要がある）。ここで、ローパスフィルタ結果は各時
刻ｋ（例えば、８０山ｓ周期）のすべてで必要なのでは
なく、分析フレーム周期Ｔ（例えば２０ｗｓ）毎に算出
されれば充分であることに着目する。かくすると、【５
）式の計算は時刻ｋが分析フレーム周期Ｔの整数倍の時
点でのみ計算されれば良いことになる。また、‘５｝式
におけるィンパルスレスポンスｆと入力信号ｇｋ−Ｔｐ
＋Ｍの積を累積するための累積レジスタさえ有していれ
ば、入力信号ｇｉを保持するための記憶回路は不要にな
る。実際に適正な平滑効果を得るたまには、フレーム周
期Ｔの数倍のタップ数Ｔｐ分の積和計算が必要である。
このため、複数個の累積レジスタを備え、入力信号ｇｉ
と、インパルスレスポンス上の位相が異なった複数個の
点との積を別個の累算レジスタに累算し、フレーム周期
毎に位相をずらせて累算レジスタの内容を読み出しロー
パスフィルタ出力とする。本発明では、上記特関昭４９
−１１５３７号公報記載の原理を多チャネルの場合に拡
張改良して適用する。

以下では簡単のためにタップ数Ｔｐが分析フレーム周期
Ｔの２倍である場合の例を述べる。第１図のローパスパ
ラメタ記憶部１７には第６図に示すように、ローパスフ
イル夕のインパルスレスポンスが２相にずらされて記憶
されている。制御部１０から時刻信号ｔと位相選択信号
ｍとが与えられると、第ｍ相の時刻ｔにおけるィンパル
スレスポンス値ｆ（ｍ、ｔ）が出力される。最終的な分
析出力がサンプリングされる分析フレーム周期がＴであ
るとき、匁の時間長を持つィンパルスレスポンスが記憶
される。累算レジスタ記憶１９は制御部１０からのチャ
ネル選択信号ｎと位相選択信号ｍとによって番地指定さ
れる記憶回路として構成される。第（ｎ、ｍ）番地の内
容をｕ（ｎ、ｍ）と示す。制御部１０からの時刻信号ｔ
は入力波形のサンプリング時刻に同期して増加され、第
７図に示すように、ｔ：０〜ｔ＝（Ｔ−１）の間で厭回
的に変化される。各時刻ｔにおいて、チャネル選択信号
ｎ、位相選択信号ｍおよび書き込みクロックｃｌは第７
図ａのように変化する。したがって、各時刻ｔにおいて
、チャネル選択信号ｎの変化に同期して第ｎチャネルの
バンドパスフィルタ結果Ｗの絶対値信号ｇが絶対値回路
１５より出力される毎に累算レジスタ記憶１９から先ず
、ｍ＝０としてｕ＝ｕ（ｎ、０、）が、ローパスパラメ
タ記憶部１７からｆ＝ｆ（０、ｔ）が読み出される。信
号ｇと信号ｆとは乗算回路１６に入力され、両者の積が
計算され、信号ｒとして出力される。この積信号ｒと前
記信号ｕと和が加算回路１８によって計算され、累算レ
ジスタ記憶１９に新たなｕ（ｎ、０）として書き込まれ
る。続いてｍ＝１と変化してｕ＝（ｎ、１）とｆ＝ｆ（
１、ｔ）とがそれぞれ累算レジスタ記憶１９とローパス
パラメタ記憶部１７とから読み出され、ｍ＝０の場合と
同様な処理がなされて新たなｕ（ｎ、１）が計算され、
累算レジスタ記憶Ｉ９に書き込まれる。第７図ｂおよび
ｃのごとく、時刻信号ｔが（Ｔ−１）に等しい場合には
、ｍ＝１のとき、またｔ＝（２Ｔ−１）の場合にはｍ＝
０のとき出力同期信号ｔｏが制御部１０より発生される
。この出力同期信号ｔｏが累算レジスタ記憶１９に与え
られると、その時点でチャネル選択信号ｎと位相選択信
号ｍとによって番地指定されるｕ（ｎ、ｍ）は０にリセ
ットされる。ｔ＝（Ｔ−１）あるいはｔ＝（２ｒ−１）
の時点で発生される出力同期信号し‘こ同期して前記加
算回路１８の出力Ｓを出力信号Ｑとして外部出力される
。この値は、第８図に示すように１サイクル前にｔ＝（
Ｔ−１）（あるいはｔ＝（２ｒ−１）となって以後の信
号ｇとローパスパラメタ記憶部１７に記憶されるインパ
ルスレスポンス波形との畳み込み積分値となっている。
すなわち、以上記載したローパスフィルタ処理では２ｒ
タップの非巡回型ディジタルフィルタ処理が分析フレー
ム周期Ｔの時間々隔でかつ各チャネル並列に実行されて
いることになる。以上の記載のごとく構成されたローパ
スフィルタ部を使用する本発明の周波数分析装置は次の
ような特徴を有する。

第１に、必要な分析フレーム周期毎の畳み込み演算だけ
を行っているため、すべての時刻で畳み込み演算する方
法に比して所要計算量が極めて少なくてよい。第２に、
通常の非巡回型ディジタルフィル夕で構成する場合には
、積分時間長汀タップ分のバッファ記憶が各チャネル毎
に必要であるが、本発明の構成によると極めて少量でよ
い。１０チャネル分析でかつ位相を２重とした上言己の
例では２項済の累算レジスタ記憶でよい。

第３に、ローパスフイル夕のィンパルスレスポンスは各
チャネルに共通であるので、ローパスパラメタ記憶部１
７の記憶量も少量でよい。ローパスフィルタに関する以
上の説明では積分時間に対応するタップ数Ｔｐが分析フ
レーム周期Ｔの２倍である場合の例を示したが、３倍以
上の場合も同様に構成できることは明らかである。例え
ば、分析フレーム周期Ｔの４倍のタップ数Ｔｐが必要な
場合には、バンドパスパラメタ記憶部１７には、インパ
ルスレスポンスを４相にシフトして記憶しおき、また、
累算レジス夕記憶はｍに関して０、１、２、３の４相の
番地指定ができるようにするとよい。以上本発明を実施
例をもとにして説明したが、各部の回路例は一例であっ
て、本発明の範囲を限定するものではない。

特に、バンドパスフイルタ部は非巡回形ディジタルフィ
ル夕でなく巡回形のディジタルフィル夕によって構成さ
れてもよい。また、絶対値回路１５は必らずしも独立な
回路として設ける必要はなく、加算回路に減算機能をも
持たせ、信号ｙの符号ビットによって加算と減算の切替
を行なうごとくすることによって省略可能である。さら
に、ローパスパラメタ記憶部に多相のィンパルスレスポ
ンスが独立に記憶されている例について説明したが、１
個のィンパルスレスポンスのみを記憶しておき、必要な
位相だけずれた点を読み出すような構成も可能であり、
記憶量の点では有利である。以上に実施例をあげて説明
した如く、本発明によると、周波数分析装置を簡単に実
現できる。

従来の周波数分析装置に比較して大幅に小形化低価格化
されることは試作装置により確認されている。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
フィルタ演算部の一構成例を示すブロック図、第３図は
フィルタ演算部の動作を説明するためのタイムチャ−ト
、第４図はバンドパスフィルタ部の動作を説明するため
のタイムチャート、第５図は絶対値回路の一構成例を示
す図、第６図はローパスパラメタ記憶部に言己隠される
２相のィンパルスポンスの例を示す図および第７図と第
８図はローパスフィルタ部の動作を示すタイムチャート
である。 第１図において、１１はＡ／Ｄコンバータ、１２はバッ
ファ記憶、１３はバンドパスパラメ夕記憶部、１４はフ
ィル夕演算部、１５は絶対値回路、１６は乗算回路、１
７はローパスパラメ夕記憶部、１８は加算回路、１９は
累算レジス夕記憶、１０Ｇま制御部である。 第１図 第２図 第３図 第４図 第５図 第６図 第８図 第７図

Claims (1)

【特許請求の範囲】
1. １ 時間サンプリングされデイジタル化された入力信号
   波形を所要時間長分保持しサンプリング時点において順
   次更新されるべく構成されたバツフア記憶と、各サンプ
   リング時点において前記バツフア記憶に保持された前記
   入力信号波形に対して所要のバンドパスフイルタ処理を
   所要チヤネル数回実行するためのバンドパスフイルタ部
   と、所要のローパスフイルタのインパルスレスポンスを
   記憶しており前記バンドパスフイルタ部から各サンプリ
   ング周期内において各チヤネルのバンドパスフイルタ結
   果が与えられる毎にその絶対値とサンプリング時点毎に
   推移する前記インパルスレスポンス波形上での位相が異
   なる複数の時点における前記インパルスレスポンス波形
   の値との積をそれぞれ計算しチヤネルの番号と位相の番
   号とに対応づけて累積しいずれかの位相で前記インパル
   スレスポンス波形が一周期終了した時点で該当する位相
   番号に対応するすべてのチヤネルの累積値群を分析結果
   として出力するローパスフイルタ部とから構成されたこ
   とを特徴とするデイジタル周波数分析装置。