JPS6017143B2 - プログラム付電子式卓上計算機 - Google Patents
プログラム付電子式卓上計算機Info
- Publication number
- JPS6017143B2 JPS6017143B2 JP20086382A JP20086382A JPS6017143B2 JP S6017143 B2 JPS6017143 B2 JP S6017143B2 JP 20086382 A JP20086382 A JP 20086382A JP 20086382 A JP20086382 A JP 20086382A JP S6017143 B2 JPS6017143 B2 JP S6017143B2
- Authority
- JP
- Japan
- Prior art keywords
- program
- command
- pause
- gate
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/02—Digital computers in general; Data processing equipment in general manually operated with input through keyboard and computation using a built-in program, e.g. pocket calculators
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Calculators And Similar Devices (AREA)
Description
【発明の詳細な説明】
＜技術分野＞
本発明はプログラム付電子式卓上計算機（以下「プログ
ラム付電卓」という）に関するものであり、特にはプロ
グラム記憶手段に記憶される同一コード化信号に基き実
行される演算処理を、外部操作可能なスイッチング手段
の操作によって切換え制御できるようにしたプログラム
付電卓を提供するものである。
ラム付電卓」という）に関するものであり、特にはプロ
グラム記憶手段に記憶される同一コード化信号に基き実
行される演算処理を、外部操作可能なスイッチング手段
の操作によって切換え制御できるようにしたプログラム
付電卓を提供するものである。
＜従来技術＞
従来のプログラム付電卓に於ては、プログラム記憶手段
に記憶された命令（コード化信号）に塞き実行される演
算処理は、該命令に１対１に対応して設定されているも
のであった。
に記憶された命令（コード化信号）に塞き実行される演
算処理は、該命令に１対１に対応して設定されているも
のであった。
即ち、プログラム記憶手段に記憶される命令（コード化
信号）と、該命令に塞いて実行される演算処理とは１対
１の対応関係にあり、ある特定の命令がプログラム記憶
手段より導出された時には、該命令に１対１に対応した
特定の演算処理が実行されるものであった。従って、プ
ログラム記憶手段に記憶されたプログラムに基き実行さ
れる演算処理を変更したい場合には、その都度該変更に
合せてプログラムを書き直さねばならないという欠点が
あった。例えば、プログラム付電卓に於て使用される命
令に休止命令がある。休止命令とは、プログラムに基〈
演算処理を所定時間停止させる命令であり、該休止命令
がプログラム記憶手段より読み出された時は、所定時間
プログラムに基く演算処理が停止され、該所定時間経過
後、プログラムの次ステップの実行に進んでいく。この
休止命令は、一般にプログラム実行中の途中経過を表示
させるのに使用されるが、表示の代わりに、途中経過を
印字させたい場合もある。
信号）と、該命令に塞いて実行される演算処理とは１対
１の対応関係にあり、ある特定の命令がプログラム記憶
手段より導出された時には、該命令に１対１に対応した
特定の演算処理が実行されるものであった。従って、プ
ログラム記憶手段に記憶されたプログラムに基き実行さ
れる演算処理を変更したい場合には、その都度該変更に
合せてプログラムを書き直さねばならないという欠点が
あった。例えば、プログラム付電卓に於て使用される命
令に休止命令がある。休止命令とは、プログラムに基〈
演算処理を所定時間停止させる命令であり、該休止命令
がプログラム記憶手段より読み出された時は、所定時間
プログラムに基く演算処理が停止され、該所定時間経過
後、プログラムの次ステップの実行に進んでいく。この
休止命令は、一般にプログラム実行中の途中経過を表示
させるのに使用されるが、表示の代わりに、途中経過を
印字させたい場合もある。
このような場合、従来に於ては、プログラムを書き直さ
ねばならなかった。＜発明の目的＞ 本発明は、このような従来のプログラム付電卓に於ける
問題点を解決しようとしてなされたものである。
ねばならなかった。＜発明の目的＞ 本発明は、このような従来のプログラム付電卓に於ける
問題点を解決しようとしてなされたものである。
＜発明の概要＞
その基本的な技術思想は以下のとおりである。
即ち、外部操作可能なスイッチング手段を設け、更に該
スイッチング手段の切換え操作に応じて、プログラム記
憶手段より読み出された命令（コード化信号）に基き実
行される処理を切換え制御する回路を設けて、上記スイ
ッチング手段の操作に応じて、プログラム記憶手段より
読み出される命令に基き実行される処理を切換え制御で
きるようにするものである。更に述べるならば、本発明
のプログラム付電卓は、外部操作可能なスイッチング手
段を設け、該外部操作可能なスイッチング手段によって
、プログラム記憶手段より読み出された休止命令にき実
行される処理を、本来の休止処理と印字処理とに切換え
制御できるようにしたことを特徴とするものである。
スイッチング手段の切換え操作に応じて、プログラム記
憶手段より読み出された命令（コード化信号）に基き実
行される処理を切換え制御する回路を設けて、上記スイ
ッチング手段の操作に応じて、プログラム記憶手段より
読み出される命令に基き実行される処理を切換え制御で
きるようにするものである。更に述べるならば、本発明
のプログラム付電卓は、外部操作可能なスイッチング手
段を設け、該外部操作可能なスイッチング手段によって
、プログラム記憶手段より読み出された休止命令にき実
行される処理を、本来の休止処理と印字処理とに切換え
制御できるようにしたことを特徴とするものである。
このような構成とすることにより、上記スイッチング手
段の切り換えのみで、プログラムに組込まれた休止命令
を、本来の休止命令として作用させるか、また印字命令
として作用させるかを選択できるので、上記従来技術の
説明の項で述べたような問題点を解決できるものである
。
段の切り換えのみで、プログラムに組込まれた休止命令
を、本来の休止命令として作用させるか、また印字命令
として作用させるかを選択できるので、上記従来技術の
説明の項で述べたような問題点を解決できるものである
。
＜実施例＞
以下、実施例に基づいて本発明を詳細に説明する。
第１図は第１の実施例に於ける内部回路の概略構成を示
すブロック図である。
すブロック図である。
図に於て、ＫＢは、数値キー、ファンクションキー等の
キーを含むキーボード、ＥＣは、キーボードＫＢのキー
が操作されると操作キーに対応するコード化信号を出力
するェンコーダ回路、ＰＲＭは上記ェンコーダ回路の出
力信号が順次記憶されるプログラムメモリ、ＷＣはプロ
グラムメモリＰＲＭの書き込み制御回路、ＡＣはＰＲＭ
のアドレスレジスタ、ＡＤＣはアドレスデコーダ、ＡＤ
は「１一如算器、ＣＬＣは、プログラムクリアキーＰＣ
Ｌの操作に基いて、ＡＣの内容を初期状態（ＰＲＭの第
１ステップ指定内容）に設定する回路、Ｇはプログラム
進行信号ＮＥによってオンとなるゲート回路であり、該
ゲート回路Ｇがオンすると、加算器ＡＤによってアドレ
スレジスタＡＣの内容は「１」カウントアップする。
キーを含むキーボード、ＥＣは、キーボードＫＢのキー
が操作されると操作キーに対応するコード化信号を出力
するェンコーダ回路、ＰＲＭは上記ェンコーダ回路の出
力信号が順次記憶されるプログラムメモリ、ＷＣはプロ
グラムメモリＰＲＭの書き込み制御回路、ＡＣはＰＲＭ
のアドレスレジスタ、ＡＤＣはアドレスデコーダ、ＡＤ
は「１一如算器、ＣＬＣは、プログラムクリアキーＰＣ
Ｌの操作に基いて、ＡＣの内容を初期状態（ＰＲＭの第
１ステップ指定内容）に設定する回路、Ｇはプログラム
進行信号ＮＥによってオンとなるゲート回路であり、該
ゲート回路Ｇがオンすると、加算器ＡＤによってアドレ
スレジスタＡＣの内容は「１」カウントアップする。
即ち、プログラムの実行が次ステップに進む。ＯＤはプ
ログラムコード解読器、ＣＵは中央制御回路、ＤＬは遅
延回路であり、入力信号が供給されると所定時間経過後
に出力信号を出力する。そして、ＤＫが、プログラムメ
モリＰＲＭに記憶される休止命令を、本釆の休止命令と
して作用させるか、或いは印字命令として作用させるか
を選択するためのキースィツチである。
ログラムコード解読器、ＣＵは中央制御回路、ＤＬは遅
延回路であり、入力信号が供給されると所定時間経過後
に出力信号を出力する。そして、ＤＫが、プログラムメ
モリＰＲＭに記憶される休止命令を、本釆の休止命令と
して作用させるか、或いは印字命令として作用させるか
を選択するためのキースィツチである。
プログラムメモリＰＲＭには所望のプログラムが記憶さ
れているものとする。
れているものとする。
つまり、一般制御命令（例えば演算命令）ＯＰＳ、休止
命令ＰＡＵＳＥ、印字命令ＰＲＩＮＴ、終了命令ＥＮＤ
等が入つている。
命令ＰＡＵＳＥ、印字命令ＰＲＩＮＴ、終了命令ＥＮＤ
等が入つている。
プログラムをチェックしたり、デバッグしたり、自動実
行したりする前に、まず、プログラムクリアキーＰＣＬ
でアドレスレジスタＡＣの内容を第１ステップ指定内容
設定し、プログラム命令をＲＯとして出力する。
行したりする前に、まず、プログラムクリアキーＰＣＬ
でアドレスレジスタＡＣの内容を第１ステップ指定内容
設定し、プログラム命令をＲＯとして出力する。
そしてこれをプログラムコード解読器ＯＤで解読し、一
般制御命令ＯＰＳであれば、中央制御回路にＵで所定の
制御を実行させて、その終了時にプログラム進行信号Ｎ
Ｅを発生させる。ＮＥが発生するとゲート回路Ｇがオン
して加算器ＡＤの出力をアドレスレジスタＡＣに帰還す
る。この時ＡＤの２つの入力には、ＡＣの内容と「１」
とが与えられているのでＡＣ＋１→ＡＣ、即ちＡＣを「
１」カウントアップさせる。それによってプログラムメ
モリの第２ステップが選択されるので、第２ステップの
内容がプログラムコード解読器ＯＤに入力され、ＯＤよ
り所定の制御信号が出、中央制御回路ＣＵで実行される
。このようにプログラム処理をしている過程で、休止命
令をプログラムコード解読器ＰＤで解読した時、もしキ
ースィツチＤＫがオンされていると、アンドゲートＧ，
がオンになり、遅延回路ＤＬに入力信号が与えられ、休
止時間経過後ＤＬの出力が出る。
般制御命令ＯＰＳであれば、中央制御回路にＵで所定の
制御を実行させて、その終了時にプログラム進行信号Ｎ
Ｅを発生させる。ＮＥが発生するとゲート回路Ｇがオン
して加算器ＡＤの出力をアドレスレジスタＡＣに帰還す
る。この時ＡＤの２つの入力には、ＡＣの内容と「１」
とが与えられているのでＡＣ＋１→ＡＣ、即ちＡＣを「
１」カウントアップさせる。それによってプログラムメ
モリの第２ステップが選択されるので、第２ステップの
内容がプログラムコード解読器ＯＤに入力され、ＯＤよ
り所定の制御信号が出、中央制御回路ＣＵで実行される
。このようにプログラム処理をしている過程で、休止命
令をプログラムコード解読器ＰＤで解読した時、もしキ
ースィツチＤＫがオンされていると、アンドゲートＧ，
がオンになり、遅延回路ＤＬに入力信号が与えられ、休
止時間経過後ＤＬの出力が出る。
このＤＬの出力信号にて、前述のゲート回路Ｇをオンし
て、プログラムを進める。即ち、休止命令本来の動作が
実行される。もし、キースイツチＤＫがオフとなってい
るならば、アンドゲートＧ２がオンするもので、印字命
令ＰＲｍＴが解読された時と同機に、オアゲートＧ３の
出力が出、これによって所定の印字動作が実行される。
て、プログラムを進める。即ち、休止命令本来の動作が
実行される。もし、キースイツチＤＫがオフとなってい
るならば、アンドゲートＧ２がオンするもので、印字命
令ＰＲｍＴが解読された時と同機に、オアゲートＧ３の
出力が出、これによって所定の印字動作が実行される。
以上のようにキースィッチＤＫの切換え操作によって、
休止命令ＰＡＵＳＥに基き実行される処理を、本来の休
止処理と印字処理とに切換え制御できる。
休止命令ＰＡＵＳＥに基き実行される処理を、本来の休
止処理と印字処理とに切換え制御できる。
上記第１の実施例のように、すべての休止命令が、スイ
ッチＤＫの切換えによって印字命令と同等のものとなる
構成では、休止命令の本来の機能が据われるおそれがあ
る。
ッチＤＫの切換えによって印字命令と同等のものとなる
構成では、休止命令の本来の機能が据われるおそれがあ
る。
そこでこの問題を解決する手段として、休止命令として
ＰＡＵＳＥＩ命令とＰＡＵＳＥＤ命令の２種を設け、Ｐ
ＡＵＳＥＩ命令は本来の休止命令、ＰＡＵＳＥロ命令は
スイッチの切換えにより、休止命令と印字命令とに切換
え制御できる命令とすることが考えられる。このように
構成した、第２の実施例を次に説明する。
ＰＡＵＳＥＩ命令とＰＡＵＳＥＤ命令の２種を設け、Ｐ
ＡＵＳＥＩ命令は本来の休止命令、ＰＡＵＳＥロ命令は
スイッチの切換えにより、休止命令と印字命令とに切換
え制御できる命令とすることが考えられる。このように
構成した、第２の実施例を次に説明する。
第２図は第２の実施例の構成を示すブロック図である。
第１の実施例の構成に対応する部分には同一の符号を符
して説明は省略する。プログラムコード解読器ＯＤで印
字命令ＰＲＩＮＴが解読された時は、オアゲートＧ３に
信号が与えられ、オアゲートＧ３の出力信号によって所
定の印字処理が実行される。
して説明は省略する。プログラムコード解読器ＯＤで印
字命令ＰＲＩＮＴが解読された時は、オアゲートＧ３に
信号が与えられ、オアゲートＧ３の出力信号によって所
定の印字処理が実行される。
また休止命令ＰＡＵＳＥＩが解読された時はオアゲート
Ｇ４を介して遅延回路ＤＬに入力信号が与えられ、所定
時間後にＤＬの出力信号が出、該信号によってゲート回
路Ｇがオンされるので休止処理が実行される。次に休止
命令ＰＡＵＳＥロが解読された時について説明する。
Ｇ４を介して遅延回路ＤＬに入力信号が与えられ、所定
時間後にＤＬの出力信号が出、該信号によってゲート回
路Ｇがオンされるので休止処理が実行される。次に休止
命令ＰＡＵＳＥロが解読された時について説明する。
この時スイッチＤＫがオンとなっていればアンドゲート
Ｇ，がオンとなっており、アンドゲートＧ，の出力信号
がオアゲートＧ４を介して遅延回路ＤＬに与えられるの
で、休止処理が実行される。一方スイッチＤＫがオフで
あればアンドゲートＧ２がオンとなり、アンドゲートＧ
２が出力信号を出し、この信号がオアゲートＧ３に与え
られるので印字処理が実行される。＜効 果＞ 以上詳細に説明したように、本発明のプログラム付電卓
は、外部操作可能なスイッチング手段と、該スイッチン
グ手段の操作に応じて、プログラム記憶手段より読み出
された休止命令に基づき実行される処理を、休止処理と
印字処理とに切り換え制御する手段とを設けたことを特
徴とするものであるから、上記スイッチング手段による
切り換え操作だけで、途中経過を表示させる場合と印字
させる場合とを選択することができ、従来に於けるよう
なプログラムの書き換え等が全く不要となる、きわめて
有用なプログラム付電卓を得ることができるものである
。
Ｇ，がオンとなっており、アンドゲートＧ，の出力信号
がオアゲートＧ４を介して遅延回路ＤＬに与えられるの
で、休止処理が実行される。一方スイッチＤＫがオフで
あればアンドゲートＧ２がオンとなり、アンドゲートＧ
２が出力信号を出し、この信号がオアゲートＧ３に与え
られるので印字処理が実行される。＜効 果＞ 以上詳細に説明したように、本発明のプログラム付電卓
は、外部操作可能なスイッチング手段と、該スイッチン
グ手段の操作に応じて、プログラム記憶手段より読み出
された休止命令に基づき実行される処理を、休止処理と
印字処理とに切り換え制御する手段とを設けたことを特
徴とするものであるから、上記スイッチング手段による
切り換え操作だけで、途中経過を表示させる場合と印字
させる場合とを選択することができ、従来に於けるよう
なプログラムの書き換え等が全く不要となる、きわめて
有用なプログラム付電卓を得ることができるものである
。
第１図は本発明の第１の実施例の構成を示すブロック図
、第２図は本発明の第２の実施例の構成を示すブロック
図である。 符号、ＫＢ：キーボード、ＥＣ：ェンコーダ回路、ＰＲ
Ｍ：プログラムメモリ、ＷＣ：プログラムメモリＰＲＭ
書き込み制御回路、ＡＣ：アドレスレジスタ、ＡＤ：加
算器、ＡＤＣ：アドレスデコーダ、Ｇ：ゲート回路、Ｏ
Ｄ：フ。 。グラムコード解読器、ＣＵ：中央制御回路、ＤＫ：キ
ースィッチ、○，，Ｇ２：アンドゲート、Ｇ３，Ｇ４：
オアゲート、ＤＬ：遅延回路、ＮＥ：プログラム進行信
号。第１図第２図
、第２図は本発明の第２の実施例の構成を示すブロック
図である。 符号、ＫＢ：キーボード、ＥＣ：ェンコーダ回路、ＰＲ
Ｍ：プログラムメモリ、ＷＣ：プログラムメモリＰＲＭ
書き込み制御回路、ＡＣ：アドレスレジスタ、ＡＤ：加
算器、ＡＤＣ：アドレスデコーダ、Ｇ：ゲート回路、Ｏ
Ｄ：フ。 。グラムコード解読器、ＣＵ：中央制御回路、ＤＫ：キ
ースィッチ、○，，Ｇ２：アンドゲート、Ｇ３，Ｇ４：
オアゲート、ＤＬ：遅延回路、ＮＥ：プログラム進行信
号。第１図第２図
Claims (1)
- １ 休止命令入力キーを有するプログラム付電子式卓上
計算機に於て、 外部操作可能なスイツチング手段と、
該スイツチング手段の操作に基づき、プログラム記憶手
段より読み出された上記休止命令に基づき実行される処
理を、休止処理と印字処理とに切り換え制御する手段と
を設けたことを特徴とするプログラム付電子式卓上計算
機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20086382A JPS6017143B2 (ja) | 1982-11-15 | 1982-11-15 | プログラム付電子式卓上計算機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20086382A JPS6017143B2 (ja) | 1982-11-15 | 1982-11-15 | プログラム付電子式卓上計算機 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52092410A Division JPS6015988B2 (ja) | 1977-07-29 | 1977-07-29 | プログラム付電子式卓上計算機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58149554A JPS58149554A (ja) | 1983-09-05 |
| JPS6017143B2 true JPS6017143B2 (ja) | 1985-05-01 |
Family
ID=16431473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20086382A Expired JPS6017143B2 (ja) | 1982-11-15 | 1982-11-15 | プログラム付電子式卓上計算機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6017143B2 (ja) |
-
1982
- 1982-11-15 JP JP20086382A patent/JPS6017143B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58149554A (ja) | 1983-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4095268A (en) | System for stopping and restarting the operation of a data processor | |
| JPS6017143B2 (ja) | プログラム付電子式卓上計算機 | |
| JPS6015988B2 (ja) | プログラム付電子式卓上計算機 | |
| JPS6019538B2 (ja) | プログラム書込み方式 | |
| JPS5830613B2 (ja) | プログラム付音声電卓 | |
| JPS6338732B2 (ja) | ||
| JPS6348698A (ja) | メモリ格納制御装置 | |
| JPS63159905A (ja) | プログラマブルコントロ−ラの入出力強制オン／オフ方式 | |
| JPS58225403A (ja) | プログラマブル・コントロ−ラ | |
| KR910000646B1 (ko) | 디지탈 음향 효과 처리회로 및 방법 | |
| JPS6037943B2 (ja) | プログラム付小型電子式計算機 | |
| JPH0228757A (ja) | 文書作成装置 | |
| JPS5828272Y2 (ja) | 計算機のデバツク装置 | |
| JPH0552961B2 (ja) | ||
| JP3182287B2 (ja) | マイクロプロセッサ | |
| JP2777133B2 (ja) | 中央演算処理装置 | |
| JP2901454B2 (ja) | プログラマブルコントローラ | |
| JPS6142184Y2 (ja) | ||
| JPH1115644A (ja) | 制御装置 | |
| JPH0833811B2 (ja) | 信号処理プロセッサ | |
| JPH03164849A (ja) | マイクロプロセッサおよびマイクロプロセッサシステム | |
| JPS6129956A (ja) | メモリ制御装置 | |
| JPS6380333A (ja) | マイクロコンピユ−タ回路 | |
| JPS5818647B2 (ja) | キ−ニユウリヨクセイギヨソウチ | |
| JPS58221405A (ja) | プログラマブル・コントロ−ラ |