Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6017154B2 - pattern recognition device - Google Patents
[go: Go Back, main page]

JPS6017154B2 - pattern recognition device - Google Patents

pattern recognition device

Info

Publication number
JPS6017154B2
JPS6017154B2 JP55105491A JP10549180A JPS6017154B2 JP S6017154 B2 JPS6017154 B2 JP S6017154B2 JP 55105491 A JP55105491 A JP 55105491A JP 10549180 A JP10549180 A JP 10549180A JP S6017154 B2 JPS6017154 B2 JP S6017154B2
Authority
JP
Japan
Prior art keywords
information
dictionary
block
bits
divided
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55105491A
Other languages
Japanese (ja)
Other versions
JPS5730088A (en
Inventor
幸和 蕪山
清 岩田
茂美 長田
俊夫 松浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP55105491A priority Critical patent/JPS6017154B2/en
Publication of JPS5730088A publication Critical patent/JPS5730088A/en
Publication of JPS6017154B2 publication Critical patent/JPS6017154B2/en
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06VIMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V30/00Character recognition; Recognising digital ink; Document-oriented image-based pattern recognition
    • G06V30/10Character recognition
    • G06V30/14Image acquisition

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Character Discrimination (AREA)

Description

【発明の詳細な説明】 本発明は、パターン認識装置、特に辞書メモリに格納さ
れる辞書情報をブロック単位に分割して格納しておき、
認識対象パターンから抽出された特徴抽出情報と上記辞
書情報との整合をとるとき、上記辞書情報を分割された
サブ.ブロック単位毎に読出し、これに対応する特徴抽
出情報も分割した情報単位で整合をとるようにしたパタ
ーン認識装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION According to the present invention, dictionary information stored in a pattern recognition device, particularly a dictionary memory, is divided into blocks and stored.
When matching the feature extraction information extracted from the recognition target pattern with the dictionary information, the dictionary information is divided into sub-divided sections. The present invention relates to a pattern recognition device that reads out each block and matches the corresponding feature extraction information in divided information units.

従釆のパターン認識装置においては、認識対象パターン
から抽出された或る特徴についての特徴抽出情報の総べ
ての量とそれに対応する辞書情報量とを一致回路に入力
し、一度にその入力情報が一致しているか否かの判定を
行なう整合処理方式が採用されている。
In a conventional pattern recognition device, the total amount of feature extraction information regarding a certain feature extracted from a recognition target pattern and the corresponding dictionary information amount are input to a matching circuit, and the input information is processed at once. A matching processing method is adopted in which it is determined whether or not the two match.

或る特徴についての総べての特徴抽出情報量と辞書情報
量とを一度に入力し整合処理を実行するため、一致回路
の容量が大となり、従がつてその情報量を入力させるデ
ータ線の数も多くなる欠点を有している。また上記辞書
メモリとしてPROMが用いられているため、辞書メモ
リの書き換えについての困難性を有していた。本発明は
上記の欠点を解決することを目的としており、標準特徴
パターンの辞書情報をサブ.ブロックに分割して辞書メ
モリに格納しておき、これに対応する認識対象パターン
から抽出された特徴抽出情報も分割して一致回路に入力
するようにし、時分割でこれら一致回路の整合処理を実
行することにより一致回路の容量の小型化とデータ線の
減数化と整合処理の高速度化とをはかり、辞書メモリに
RAMを用いることにより辞書メモリの書き換えの困難
性を排除し、上記辞書情報を分割して格納するようにし
て辞書メモリの有効利用をはかることを目的としている
。そしてそのため本発明のパターン認識装置は標準特徴
パターンの辞書情報を格納している辞書メモリをそなえ
、該辞書メモリから謙出された辞書情報と認識対象パタ
ーンから抽出された特徴抽出情報との整合をとり、その
一致が得られたときカテゴリを出力するようにしたパタ
ーン認識装置において、上記辞書メモリがブロック単位
に区分され、当該ブロックを指定する第1群のビットと
当該ブロック単位内のサブ.ブロックを指定する第2群
のビットの2分したアドレスで辞書メモリに対しアクセ
スする構成となし、上記いづれかの一方群のビットを固
定し残りの群のビットを可変として標準特徴パターンの
辞書情報を辞書メモ川こ分割して格納すると共に、当該
辞書メモリから辞書情報を分割されたサブ.ブロック単
位毎に読出すと同時に当該サブ.ブロック単位の諸出さ
れた辞書情報に対応する上記特徴抽出情報を謙出す整合
制御回路をそなえ、上記サブ.ブロック単位の辞書情報
とこれに対応する特徴抽出情報との分割された情報単位
で一致をとる一致回路をもうけ、当該一致回路から一致
が得られたとき順次ブロック単位内の辞書情報とこれに
対応する特徴抽出情報とを議出して一致をとり、当該一
致回路で一致がとれないとき上記固定した側の群のビッ
トを歩進させると共に残りの第2群の可変ビットを初期
の状態に戻して更新させ、分割された情報単位で整合を
とるようにしたことを特徴としている。以下図面を参照
しつつ説明する。第1図は標準特徴パターンの辞書情報
が分割された状態で辞書メモリに格納される1例を説明
する説明図、第2図は標準特徴パターンの辞書情報が分
割された状態で辞書メモリに格納されている他の例を説
明する説明図、第3図は本発明のパターン認識装置の一
実施例構成、第4図A,Bは辞書メモリの構成を説明す
る説明図をそれぞれ示している。
Since all the feature extraction information and dictionary information for a certain feature are input at once and the matching process is executed, the capacity of the matching circuit becomes large, and the data line for inputting the information becomes large. It also has the disadvantage of increasing in number. Furthermore, since PROM is used as the dictionary memory, it is difficult to rewrite the dictionary memory. The present invention aims to solve the above-mentioned drawbacks, and uses dictionary information of standard feature patterns as a sub. It is divided into blocks and stored in the dictionary memory, and the feature extraction information extracted from the corresponding recognition target pattern is also divided and input to the matching circuit, and the matching process of these matching circuits is executed in a time-sharing manner. By doing this, we aim to reduce the capacity of the matching circuit, reduce the number of data lines, and increase the speed of matching processing. By using RAM for the dictionary memory, we eliminate the difficulty of rewriting the dictionary memory, and the above dictionary information can be The purpose is to effectively utilize the dictionary memory by storing it in parts. Therefore, the pattern recognition device of the present invention includes a dictionary memory storing dictionary information of standard feature patterns, and matches the dictionary information extracted from the dictionary memory with the feature extraction information extracted from the recognition target pattern. In a pattern recognition device that outputs a category when a match is obtained, the dictionary memory is divided into blocks, and the first group of bits specifying the block and the sub. The dictionary memory is accessed using an address divided into two parts of the second group of bits that specify a block, and one of the bits of the above group is fixed and the bits of the remaining group are made variable to read the dictionary information of the standard feature pattern. The dictionary memo is divided and stored, and the dictionary information is divided into sub-subs from the dictionary memory. Read each block at the same time as the corresponding sub. The above-mentioned sub. A matching circuit is provided that matches the dictionary information in block units and the corresponding feature extraction information in divided information units, and when a match is obtained from the matching circuit, it is sequentially matched with the dictionary information in the block unit. When the matching circuit cannot find a match, the bits of the fixed group are incremented, and the remaining variable bits of the second group are returned to their initial state. It is characterized by updating and matching the divided information units. This will be explained below with reference to the drawings. Figure 1 is an explanatory diagram illustrating an example in which dictionary information for standard feature patterns is stored in a divided state in dictionary memory, and Figure 2 is an explanatory diagram illustrating an example in which dictionary information for standard feature patterns is stored in a divided state in dictionary memory. FIG. 3 is an explanatory diagram illustrating another example of the present invention, FIG. 3 is an explanatory diagram illustrating the configuration of an embodiment of the pattern recognition apparatus of the present invention, and FIGS. 4A and 4B are explanatory diagrams illustrating the configuration of a dictionary memory.

第1図は辞書メモ川こ例えば1鏡蚤(A〜P)の辞書情
報(ブロック情報)をそれぞれ格納した説明図で、符号
1はメモリ、2はアドレス、3#1なし、し3#16は
第1ブロックないし第16ブロックの辞書情報中の夫々
第1サブ.ブロックの辞書情報、4#1なし、し4#1
6は同じく第2サブ.ブロック辞書情報、5#1なし、
し5#16は同じく第3サブ.ブロック辞書情報、6#
1ないし6#16は同じく第4サブ.ブロック辞書情報
、7なし、し10は第1ないし第16のいずれかのブロ
ック単位を指定するブロック.アドレス、11なし、し
14はブロック単位内のサブ.ブロックを指定するブロ
ック内アドレスを表わしている。
Figure 1 is an explanatory diagram that stores dictionary information (block information) for dictionary memo rivers, for example 1 mirror flea (A to P), where 1 is memory, 2 is address, 3#1 is absent, and 3#16 is stored. is the first sub in the dictionary information of the first to sixteenth blocks. Block dictionary information, 4#1 none, 4#1
6 is also the second sub. Block dictionary information, no 5#1,
5#16 is also the third sub. Block dictionary information, 6#
1 to 6#16 are also the 4th sub. Block dictionary information, 7 none, 10 is a block specifying any one of the first to sixteenth block units. Addresses 11 and 14 are sub-addresses within the block unit. Represents an address within a block that specifies a block.

標準特徴パターンの辞書情報Aは辞書メモリーに上述の
如く第1なし、し第16の各ブロックが夫々サブ.ブロ
ックに区分されて格納されている。
The dictionary information A of the standard feature pattern is stored in the dictionary memory as described above, with each of the first and sixteenth blocks being sub-blocks. It is divided into blocks and stored.

従がつて標準特徴パターンの第1ブロックの情報郎ち辞
書情報Aについては「000000」と「010000
」と「100000」と「110000」とのアドレス
スによってアクセスされる。以下第16ブロックの情報
即ち辞書情報Pについても同様で「001111」と「
011111」と「101111」と「111111」
とのアドレスによってアクセスされる。
Therefore, regarding the information dictionary information A of the first block of the standard feature pattern, "000000" and "010000"
”, “100000”, and “110000”. The same goes for the information of the 16th block, that is, the dictionary information P. "001111" and "
011111” and “101111” and “111111”
accessed by the address.

第2図は辞書メモリに例えば1筋種(A〜P)の辞書情
報をそれぞれ格納した他の例の説明図で、1,2,3#
ないし6#6は夫々第1図のものに対応している。
FIG. 2 is an explanatory diagram of another example in which dictionary information for one muscle type (A to P) is stored in the dictionary memory, respectively.
6 #6 correspond to those shown in FIG. 1, respectively.

この場合、標準特徴パターンの第1ブロックの情報則ち
辞書情報Aについては「000000」と「00000
11と「000010」と「000011」とのアドレ
ス2によってアクセスされる。以下辞書情報B,・・・
,Pについてのメモリ1に対するアクセスの仕方も同様
で、例えば第16ブロックの情報即ちP辞書情報は「1
11100」とn1llo1」と「111110」と「
111111」とのアドレスによって分割された辞書情
報としてアクセスされる。
In this case, the information of the first block of the standard feature pattern, that is, the dictionary information A, is "000000" and "00000".
11, "000010" and "000011" are accessed by address 2. Dictionary information B below,...
, P is accessed in the same way to memory 1. For example, the information of the 16th block, that is, the P dictionary information is "1".
11100" and n1llo1" and "111110" and "
111111'' is accessed as dictionary information divided by the address.

第3図は本発明のパターン認識装置の一実施例構成を示
しており、符号18は設定回路、19は整合制御回路、
20は辞書メモリ、21は特徴抽出部、22は結果抽出
回路、23は一致回路を示す。
FIG. 3 shows the configuration of an embodiment of the pattern recognition device of the present invention, in which reference numeral 18 is a setting circuit, 19 is a matching control circuit,
20 is a dictionary memory, 21 is a feature extraction section, 22 is a result extraction circuit, and 23 is a matching circuit.

設定回路18では入力媒体例えば紙テープ、フロッピー
、ディスク等より入力した辞書情報を適宜蓄積し、その
情報内容を辞書メモリ20に書込むための回路であって
、設定時アドレスは辞書メモリ20内のブロック単位を
指定するブロック.アドレスc(nビット)と、ブロッ
ク内のサブ.ブロックを指定するブロック内アドレスb
(mビット)とのアドレスb,cの合計(m+n)ビッ
トを一体として取扱かわれる。
The setting circuit 18 is a circuit for appropriately accumulating dictionary information input from an input medium such as a paper tape, floppy disk, disk, etc., and writing the information contents to the dictionary memory 20, and the address at the time of setting is a block in the dictionary memory 20. A block that specifies units. Address c (n bits) and sub. Intra-block address b that specifies the block
(m bits) and the total (m+n) bits of addresses b and c are treated as one unit.

なお設定回路18から辞書メモリ20への書込みはwビ
ットの書込み線aを通して行なわれる。.整合制御回路
19では特徴抽出部21から特徴抽出が終了したことを
知らせるタイミング信号iを受けたとき上記アドレス情
報b,cを制御する。
Note that writing from the setting circuit 18 to the dictionary memory 20 is performed through the w-bit write line a. .. The matching control circuit 19 controls the address information b and c when it receives a timing signal i from the feature extraction section 21 indicating that the feature extraction has been completed.

例えばブロックを指定するブロックアドレス(nビット
)のアドレス情報cを固定しておいてmビットのブロッ
ク内アドレスbを歩進させてゆきすべてのブロック内ア
ドレスについてすべて図示一致出力hが“一致”を出力
するとき上記ブロッア・アドレスcによって指定される
ブロックについて一致したものと判定し、整合制御回路
19から結果出力回路22へストローブ信号gを出力す
る。一方ブロック内アドレスbを変えていく途中で一致
出力hが“不一致”を示したとき上記ブロック・アドレ
スcを十1歩進させると共にブロック内アドレスbを初
期化即ち‐−旦すべて「0」にした後ブロック内アドレ
スbを変えてゆく。辞書メモリ201ま、上記説明した
第1図図示または第2図図示の如く、例えば第1なし、
し第16のブロックが格納されており、1ワードwビッ
トのワード数が2(m+n)で構成されるRAMが使用
される。特徴抽出部21は最大t×2mビットの特徴を
抽出し、抽出が終ったとき整合制御回路19に対しタイ
ミング信号iを出す。
For example, if address information c of a block address (n bits) that specifies a block is fixed and m-bit intra-block address b is incremented, the indicated match output h for all intra-block addresses indicates "match". When outputting, it is determined that there is a match for the block specified by the blocker address c, and a strobe signal g is output from the matching control circuit 19 to the result output circuit 22. On the other hand, when the match output h shows "mismatch" while changing the block address b, the block address c is advanced by 11 steps and the block address b is initialized, that is, all are set to "0" at once. After that, address b within the block is changed. The dictionary memory 201, for example, has no first memory, as shown in FIG.
A RAM is used in which the 16th block is stored, and the number of words of one word (w bits) is 2 (m+n). The feature extraction unit 21 extracts a maximum of t×2m bits of features, and outputs a timing signal i to the matching control circuit 19 when the extraction is completed.

ブロック内アドレスbに従がし・辞書メモリ20から読
出されるサブ.フロックに分割された辞書情報に対応す
るtビットの特徴抽出情報eが選び出され、特徴線を介
して一致回路23へ送出される。結果出力回路22では
整合制御回路19から整合がとれたことを表わすストロ
ーブ信号gが入力されたとき、辞書メモリ20内の最終
サブ.ブロックの中d′ビットをラツチし、そして認識
結果の出力fとして上記d′ビットを出力する。
The sub address read from the following/dictionary memory 20 at address b within the block. t-bit feature extraction information e corresponding to the dictionary information divided into flocks is selected and sent to the matching circuit 23 via the feature line. When the result output circuit 22 receives the strobe signal g from the matching control circuit 19 indicating that matching has been achieved, the result output circuit 22 outputs the last sub. The d' bit in the block is latched, and the d' bit is output as the recognition result output f.

当該d′ビットを解読することによって認識対象文字の
カテゴリが判明する。なおこのとき結果出力回路22か
ら外部に対するストローブ信号iを出力する。一致回路
23は特徴抽出部21からのtビットの特徴抽出情報e
と辞書メモリからのサブ.ブロックの情報dとがそれぞ
れ対応した組合わせで入力され、“一致”または“不一
致”の状態を判定し出力信号hを出力する。該一致回路
23にはサブ.ブロックの情報dとこれに対応する特徴
抽出情報cとの間で一致をとるように入力されるから1
ブロック全体で一底をとる場合にくらべて一致回路23
の容量が小さくてすみ、従がつてそのデータ線の数が少
なくてよいことになる。なお辞書メモリ201こ対する
アドレス情報b,cを定めるアドレス線はオープン.コ
レクタ、3ーステイト等のワイヤード・オアのとれる信
号線で、辞書情報設定時には設定回路18で制御し、認
識時には整合制御回路19によって制御するようにされ
る。
By decoding the d' bit, the category of the character to be recognized is determined. At this time, the result output circuit 22 outputs a strobe signal i to the outside. The matching circuit 23 receives the t-bit feature extraction information e from the feature extraction unit 21.
and sub from dictionary memory. The block information d is input in corresponding combinations, and the state of "match" or "mismatch" is determined and an output signal h is output. The matching circuit 23 has a sub. 1 because the input is made to match the block information d and the corresponding feature extraction information c.
The coincidence circuit 23 compared to the case where the entire block has the same bottom.
The capacitance of the data line is small, which means that the number of data lines is small. Note that the address lines that determine the address information b and c for the dictionary memory 201 are open. A wired OR signal line such as a collector or a 3-state is controlled by a setting circuit 18 when setting dictionary information, and is controlled by a matching control circuit 19 during recognition.

今設定回路18によって例えば紙テープから辞書情報が
辞書メモリ2川こ例えば第1図図示の如く格納されてい
るとする。
Assume that the setting circuit 18 stores dictionary information from, for example, a paper tape into two dictionary memories as shown in FIG.

特徴抽出部21からタイミング信号i(認識スタート)
が整合制御回路19に入力されると辞書メモリ201こ
対してブロック.アレスcは「0000」、ブロック内
アドレスbは「00」即ち「000000」のアドレス
でアクセスする。該辞書メモリ20からはサブ.ブロッ
クA−1の辞書情報が読出され一致回路23に入力され
る。一方特徴抽出部21からは当該サブ.ブロックに応
対する特徴抽出情報e−1が選び出されて一致回路23
に入力されているから、両者の一致がチェックされ“一
致”しているときは一致出力hが出力され整合制御回路
19に入力される。当該整合制御回路19ではブロック
内アドレスbを十1歩進し「01」即ち「010000
」のアドレスで辞書メモリ20をアクセスする。これに
より辞書メモリ20からはサブ.ブロックA−2の辞書
情報が謙出され一致回路23に入力される。特徴抽出部
21からは、サプ.ブロックA−2に対応する特徴抽出
情報e−2が一致回路23に入力されていてチェックさ
れ“一致”の場合は上記説明の如く一致出力hが整合制
御回路19に入力され、ブロック内アドレスbを更に一
歩造させる。一方一致回路23で一致がとれない場合整
合制御回路19は今まで固定していたブロック.アドレ
スcを1歩進させ「0001」とすると同時にブロック
内アドレスbを初期化艮0ち「00」のアドレスに戻す
。このようにして得られた「000001」のアドレス
で辞書情報メモリ201こ対してアクセスをする。これ
により当該辞書メモリ20からサブ.ブロックB−1の
辞書情報が読出され一致回路23に入力される。これと
同時に上記特徴抽出情報e−1が特徴抽出部21から選
出され、一致回路23に入力される。以下その出力hが
“一致”のときブロック.アドレスcは固定されブロッ
ク内アドレスbが1歩進される。またその出力hが“不
一致”のときは上記説明した如くブロック.アドレスc
を十1歩進させると同時にブロック内アドレスbを初期
化させる。例えばブロック.アドレスcが「0001」
でかつブロック内アドレスbが「11」をもつサブ.ブ
ロックB−4の辞書情報とこれに対応する特徴抽出部2
1から選出された特徴抽出情報eとが一致回路23で“
一致”し一致出力hが整合制御回路19に入力されると
、第2のブロックについてすべて一致がとられたとして
整合制御回路19はストローブ信号gを結果出力回路2
2に発する。
Timing signal i (recognition start) from the feature extraction unit 21
When input to the matching control circuit 19, the dictionary memory 201 inputs the block. Address c is accessed with "0000" and intra-block address b is accessed with "00", that is, "000000". From the dictionary memory 20, sub. The dictionary information of block A-1 is read out and input to the matching circuit 23. On the other hand, the feature extraction unit 21 outputs the sub. The feature extraction information e-1 corresponding to the block is selected and sent to the matching circuit 23.
Since they are input to the matching control circuit 19, it is checked whether they match, and if they match, a matching output h is output and input to the matching control circuit 19. The matching control circuit 19 advances the intra-block address b by 11 steps and sets it to "01", that is, "010000".
The dictionary memory 20 is accessed using the address ``.''. As a result, the sub data is stored from the dictionary memory 20. The dictionary information of block A-2 is extracted and input to the matching circuit 23. From the feature extraction unit 21, the sub. The feature extraction information e-2 corresponding to the block A-2 is input to the matching circuit 23 and checked. If it is a "match", the matching output h is input to the matching control circuit 19 as described above, and the intra-block address b Take it one step further. On the other hand, if the matching circuit 23 cannot find a match, the matching control circuit 19 switches to the block that has been fixed up until now. The address c is incremented by one step to "0001" and at the same time, the address b within the block is returned to the initialization value 0, which is "00". The dictionary information memory 201 is accessed using the address "000001" thus obtained. As a result, the sub. The dictionary information of block B-1 is read out and input to the matching circuit 23. At the same time, the feature extraction information e-1 is selected from the feature extraction section 21 and input to the matching circuit 23. Below, when the output h is "match", block. Address c is fixed and intra-block address b is incremented by one. Also, when the output h is "inconsistent", block as explained above. address c
is advanced by 11 steps, and at the same time, the intra-block address b is initialized. For example, block. Address c is "0001"
and the block address b is "11". Dictionary information of block B-4 and corresponding feature extraction unit 2
The matching circuit 23 compares the feature extraction information e selected from 1 with “
When there is a match and the match output h is input to the matching control circuit 19, the matching control circuit 19 assumes that all matches have been achieved for the second block and outputs the strobe signal g to the result output circuit 2.
Issue on 2.

上記「110001」のアドレスで謙出されるサブ.ブ
ロックB−4の辞書情報のうちにはカテゴリ情織d′が
記述されており託ストロープ信号gが結果出力回路22
に入力すると上記情報がをラッチする。そしてストロー
ブ信号j及び認識結果の出力fが当該結果出力回路22
から出力され、特徴抽出部21から抽出された特徴抽出
情報に対応する文字コードが得られるのである。該文字
コードを解読することにより文字認識がなされる。第4
図A,Bは辞書メモリの構成を説明する説明図で、同図
Aは実際のメモリ(RAM)の構成を示しており、1ワ
ードに付きwビットのものが2mMワード分格納される
よう構成されている。
The sub that is displayed at the above address "110001". In the dictionary information of block B-4, a category emotion d' is described, and the entrusted Strope signal g is sent to the result output circuit 22.
The above information will be latched. Then, the strobe signal j and the recognition result output f are sent to the result output circuit 22.
A character code corresponding to the feature extraction information extracted from the feature extraction unit 21 is obtained. Character recognition is performed by decoding the character code. Fourth
Figures A and B are explanatory diagrams explaining the structure of the dictionary memory, and figure A shows the structure of the actual memory (RAM), which is configured so that 2mM words of w bits are stored per word. has been done.

この構成に対し本発明の辞書メモリとして第1図「第2
図で示した如く、第4図Bで示すとおり実質上1ワード
に付き2mxwビットの1ブロックが2nワード分格納
されているものとして使用される。以上説明した如く、
本発明によれば、標準特徴パターン1ブ。
In contrast to this configuration, the dictionary memory of the present invention is shown in FIG.
As shown in FIG. 4B, one block of 2m×w bits is used for each word, as shown in FIG. 4B, in which 2n words are stored. As explained above,
According to the invention, standard feature pattern 1b.

ック分の辞書情報をサプ・ブロックに分割してRAMの
辞書メモリに格納しておき、これに対応する認識対象文
字パターンから抽出された特徴抽出情報も分割して一致
回路に入力され、時分割で整合処理が実行される。この
ため、一致回路の小型化データ線の減数化及び一度でも
不一致が出力されるとブロックを切替えることから、整
合処理の高速度化が可能となる。
The dictionary information for each sub-block is divided into sub-blocks and stored in the dictionary memory of RAM, and the feature extraction information extracted from the corresponding character pattern to be recognized is also divided and input to the matching circuit. Alignment processing is performed on the split. Therefore, by reducing the size of the matching circuit, reducing the number of data lines, and switching blocks when a mismatch is output even once, it is possible to increase the speed of matching processing.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は標準特徴パターンの辞書情報が分割された状態
で辞書メモリに格納されている1例を説明する説明図、
第2図は標準特徴パターンの辞書情報が分割された状態
で辞書メモリに格納されている他の例を説明する説明図
、第3図は本発明のパターン認識装置の一実施例構成、
第4図A,Bは辞書メモリの構成を示す説明図を示す。 図中、1はメモリ、2はアドレス、3#1なし、し6#
16は夫々サプ.ブロック、7ないし10はブロック・
アドレス、11ないし14はブロック内アドレス、19
は整合制御回路、20は辞書メモリ、23は一致回路を
それぞれ表わす。ナー囚チZ囚 事3凶 子」畑
FIG. 1 is an explanatory diagram illustrating an example in which dictionary information of standard feature patterns is stored in a dictionary memory in a divided state;
FIG. 2 is an explanatory diagram illustrating another example in which dictionary information of a standard feature pattern is stored in a divided state in the dictionary memory, and FIG. 3 shows the configuration of an embodiment of the pattern recognition device of the present invention.
FIGS. 4A and 4B are explanatory diagrams showing the structure of the dictionary memory. In the figure, 1 is memory, 2 is address, 3#1 is absent, and 6# is
16 are each sub. Blocks, 7 to 10 are blocks.
Addresses, 11 to 14 are addresses within the block, 19
2 represents a matching control circuit, 20 a dictionary memory, and 23 a matching circuit. Na Prisoner Chi Z Prisoner 3 Bad Child” field

Claims (1)

【特許請求の範囲】[Claims] 1 標準特徴パターンの辞書情報を格納している辞書メ
モリをそなえ該辞書メモリから読出された辞書情報と認
識対象パターンから抽出された特徴抽出情報との整合を
とり、その一致が得られたときカテゴリを出力するよう
にしたパターン認識装置において、上記辞書メモリがブ
ロツク単位に区分され、当該ブロツクを指定する第1群
のビツトと当該ブロツク単位内のサブ.ブロツクを指定
する第2群のビツトの2分したアドレスで辞書メモリに
対しアクセスする構成となし、上記いづれかの一方群の
ビツトを固定し残りの群のビツトを可変として標準特徴
パターンの辞書情報を辞書メモリに分割して格納すると
共に、当該辞書メモリから辞書情報を分割されたサブ.
ブロツク単位毎に読出すと同時に当該サブ.ブロツク単
位の読出された辞書情報に対応する上記特徴抽出情報を
読出す整合制御回路をそなえ、上記サブ.ブロツク単位
の辞書情報とこれに対応する特徴抽出情報との分割され
た情報単位で一致をとる一致回路をもうけ、当該一致回
路から一致が得られたとき順次ブロツク単位内の辞書情
報とこれに対応する特徴抽出情報とを読出して一致をと
り、当該一致回路で一致がとれないとき上記固定した側
の群のビツトを歩進させると共に残りの2群の可変ビツ
トを初期の状態に戻して更新させ、分割された情報単位
で整合をとるようにしたことを特徴とするパターン認識
装置。
1 A dictionary memory storing dictionary information of standard feature patterns is provided, and the dictionary information read from the dictionary memory is matched with the feature extraction information extracted from the recognition target pattern, and when a match is obtained, the category is determined. In the pattern recognition device, the dictionary memory is divided into blocks, and the first group of bits specifying the block and the sub-bits within the block are divided. The dictionary memory is accessed using an address divided into two parts of the second group of bits that specify the block, and the dictionary information of the standard feature pattern is obtained by fixing the bits of one of the groups and making the bits of the remaining group variable. In addition to dividing and storing the dictionary information in the dictionary memory, the dictionary information is divided into sub-divisions from the dictionary memory.
At the same time as reading each block, the corresponding sub. The above-mentioned sub. A matching circuit is provided that matches the dictionary information in block units and the corresponding feature extraction information in divided information units, and when a match is obtained from the matching circuit, it sequentially matches the dictionary information in the block unit and the corresponding feature extraction information. When the matching circuit cannot find a match, the bits of the fixed group are incremented, and the variable bits of the remaining two groups are returned to their initial states and updated. , a pattern recognition device characterized in that it matches divided information units.
JP55105491A 1980-07-31 1980-07-31 pattern recognition device Expired JPS6017154B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP55105491A JPS6017154B2 (en) 1980-07-31 1980-07-31 pattern recognition device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55105491A JPS6017154B2 (en) 1980-07-31 1980-07-31 pattern recognition device

Publications (2)

Publication Number Publication Date
JPS5730088A JPS5730088A (en) 1982-02-18
JPS6017154B2 true JPS6017154B2 (en) 1985-05-01

Family

ID=14409059

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55105491A Expired JPS6017154B2 (en) 1980-07-31 1980-07-31 pattern recognition device

Country Status (1)

Country Link
JP (1) JPS6017154B2 (en)

Also Published As

Publication number Publication date
JPS5730088A (en) 1982-02-18

Similar Documents

Publication Publication Date Title
CA1092248A (en) Associative information retrieval
JPH0519238B2 (en)
JP3786993B2 (en) Data storage unit and data storage device using the unit
GB2300055A (en) Recording apparatus for IC memory card
KR910003592B1 (en) Partial write control system
JP2715465B2 (en) Symbol string matching device
KR890002773A (en) Memory and Method of Digital Video Signals
JP3850134B2 (en) Data retrieval device
JPS6017154B2 (en) pattern recognition device
JP4004847B2 (en) Associative memory device
US4638454A (en) Digital data storage apparatus
JPS5864549A (en) Selecting circuit
JPS6331827B2 (en)
JPS6097454A (en) Data processor
JPS6362083A (en) Projection data generation method
JPS6319858Y2 (en)
JPS597397B2 (en) electronic musical instruments
JP2576805Y2 (en) LSI for musical tone generation
JP2586172B2 (en) Table search device with learning function
JPS59101090A (en) Storage device
JPS61250729A (en) Shifter circuit
JPH02310590A (en) Semiconductor storage device
JPH0550078B2 (en)
JPH08221247A (en) Data processing device
JPH02224039A (en) Storage device