JPS6017253B2 - 絶縁形デジタル信号入力回路 - Google Patents

Description

【発明の詳細な説明】 本発明はプロセスの計算制御等に使用されるプロセス入
出力袋直に係り、特に接点や電圧のオン、オフ状態信号
を検知する絶縁形デジタル信号入力信号回路に関するも
のである。

プロセスの計算機制御等ではアナログ信号の他に、接点
や電圧のオン、オフ状態等のデジタル信号を取扱う必要
がある。

これらの信号は計算機側と異なった電位から発信された
り、また長距離に亘つて伝送される場合が多いので、こ
れらの信号を取扱う回路としては絶縁回路であることが
望ましい。

従来、この目的に使用されている実用的な回路は、変圧
器結合のｒ変調を利用した方式や多巻線の１つを開閉し
てコンダクタンス変化を検知する方式或いは最近実用化
されてきた発光ダイオード−受光ダイオードからなる光
結合回路方式等で代表される。

しかしながら、変圧器結合の山変調方式は一般に回路が
複雑で、安価にして多数の回路で構成するこの種の目的
には必らずしも適しなかった。

また、巻線開閉によるコンダクタンス変調方式は、開閉
インピーダンスに発信源から入力回路迄の布線インピー
ダンスが含まれるため、長距離布線では動作が困難であ
った。更に、前記の光結合回路方式では、比較的高価で
あるほか、駆動電流も大きく、特に布線インピーダンス
が大きい場合には電圧発振源、若しくは接点入力時の電
圧バイアス源の消費電力が大きくなるため経済的ではな
かった。

本発明は以上の諸点に鑑み発明されたもので、その主た
る目的は、回路構成が簡便で小形、安価の絶縁形デジタ
ル信号入力回路を提供するにある。

本発明の１つの目的は、長距離布線が可能な高速、高精
度の絶縁形デジタル信号入力回路を提供するにある。

本発明の１つの目的は回路動作に要する消費電力が小さ
くて済む絶縁形デジタル信号入力回路を提供するにある
。

本発明の主たる特徴は、１次巻線及び２次巻線を有する
変圧器を有し、２次巻線に一方向スイッチとコンデンサ
の直列回路を接続し、１次巻線にインピーダンス素子を
介して２次側の一方向スイッチが導適するのに十分な大
きさのパルス電圧が譲起されるようパルスを印加する構
成をとると共に、デジタル信号源を２次側のコンデンサ
に並列に接続して接点入力若しくは電圧入力状態を予め
２次側のコンデンサに記憶せしめる状態にして、前記パ
ルス電圧が誘起された時に１次側巻線電圧が２次側のコ
ンデンサの電圧値に振幅制限されることによって等価的
に２次側の状態信号を読み取る構成をとっていることで
ある。

以下、本発明の図面を参照して詳細に説明する。

第１図は電圧のオン、オフ状態信号を検知する本発明の
基本的な一実施例回路図を示すもので、１は１次巻線１
１，２次巻線１２を有する変圧器である。

１次巻線１１には限流抵抗１５を介してパルス発生源２
０が接続され、さらに１次巻線１１の端子電圧を取り出
す出力信号端子３０がダイオード１６を介して接続され
ている。

２次巻線１２には、ダイオード１３と小容量の記憶用コ
ンデンサ１４が直列接続され、コンデンサー４の両端に
は一対の布線導体の端子４１−４２が接続され、布線導
体の他端４３一４４には信号源のスイッチ５０および電
圧源６０が接続されている。

７０，８０はそれぞれ布線導体の等価的な抵抗および浮
遊容量を示すものであり、図示のごとくスイッチ５０の
接点５１が接点５２側であれば（電圧オン状態）、コン
デンサ１４の端子電圧は布線の抵抗７０を介して電圧源
６０の値に充電され、また、スイッチ５０の接点５１が
接点５３側に閉じていれば（電圧オフ状態）、コンデン
サ１４の電圧は放電して零になり、コンデンサ１４には
常時、電圧のオン、オフ信号状態が記憶されるようにな
っている。

このような構成において第１図の回路は次のように動作
する。

パルス発生源２０から変圧器１の２次側のダイオード１
３が導適する極性および大きさのパルスを抵抗１５を介
して１次巻線１１に印加すると、この電圧は同時に２次
巻線１２に誘起され、２次巻線１２の端子電圧がコンデ
ンサ１４の端子電圧より少し大きくなったとき（正確に
はダィオ−ド１３の順方向電圧降下分以上大きくなった
とき）ダイオード１３は導通し、１次巻線１１、２次巻
線１２の巻数比が１：１の場合、変圧器１の１次巻線１
１の端子電圧はコンデンサ１４の端子電圧にリミットさ
れ、出力端子３０からダイオード１６を介してこの電圧
を取り出せば、これはコンデン・サ１４の端子電圧に等
しいパルス電圧が検出される。

なお、ダイオード１３による電圧降下分はダイオード１
６により補償される。コンデンサの端子電圧は先きに説
明したごと〈、常時、信号源の状態信号に対応しており
、結局信号源の電圧のオン、オフ状態は回路的に絶縁さ
れた信号として出力端子３０から検出されることになる
。

このような構成においては、布線には定常的にほとんど
電流を流さないので、従来この種の目的に使用した回路
で最も影響の大きかった布線のインピーダンスや浮遊容
量の影響がほとんどなくなり、実用上布線長の制限を受
けない。

また変圧器１の励磁を、コンデンサの端子電圧で行なう
のではなく、別に設けたパルス発生源より、過剰な電圧
で行うために、変圧器の励磁が十分に行なわれ、立上り
が速く、またリミッタ作用の為に動作波形のサグ、振動
が著しく小さくなり、検出が高速、高精度になる。

具体的には、パルス発生源２０の駆動パルスとしては振
幅５Ｖ、パルス幅０．１れｓ程度の値が用いうる。

この場合の変圧器１の大きさは電圧時間積（Ｖ．Ｓ）が
０．５×１０‐６ボルト・セカンドでよいので極めて小
形のものが使用でき、記憶用コンデンサ１４も小さなも
のでよく、小形、安価となる。

また変圧器１の２次側はそのままフィルタ回路を構成し
ているので、本質的にノイズに強い。第２図は接点のオ
ン、オフ状態信号をデジタル信号源とする本発明の一実
施例回路図を示すものであり、第１図と同一符号のもの
は相当部分を示す。

ここでは布線の抵抗、浮遊容量は省略して示してある。

信号源となるスイッチ５川ま一対の布線導体の端子４３
−４４、４１一４２を介してコンデンサ１４の両端に対
応して接続されてある。ここでは、信号源側に電圧源を
含まないので、コンデンサ１４の両端に高抵抗９０と電
圧源６０の直列回路を接続している。

このような構成にすると、スイッチ５０が図示のごとく
オフ状態であれば、コンデンサ１４には抵抗９０を介し
て電圧源６０より充電電流が流れコンデンサ１４の端子
電圧は電圧源６０の大きさで決る一定値に充電されてい
る。

またスイッチ５０がオン状態のときは、コンデンサー４
は短絡状態となり放電されて端子電圧は零となる。

このようにコンデンサ１４には、スイッチ５０のオン、
オフ状態に対応した状態信号（電圧レベル）が常時記憶
されている。

この回路の動作も第１図の場合と同様、パルス発生源２
０より抵抗１５を介して変圧器１の１次巻線１１を励振
し、コンデンサ１４の端子電圧を出力端子３０より得る
ことによりスイッチ５０のオン、オフ状態信号を検知す
ることができる。

第３図は第２図の回路を多チャンネル接点状態入力に適
用した場合の一実施例を示すものであって、ａ〜ｄの添
字は各チャンネルの区分を示している。ここでは、それ
ぞれ異なった電位（図示せず）から発信される４チャン
ネルａ〜ｄの接点状態信号を検知しうる回路方式を示し
ている。第３図において、信号を伝達する変圧器はそれ
ぞれｌａ〜ｌｄで示しており、以下２次側のダイオード
１３ａ〜１３ｄ、コンデンサ１４ａ〜１４ｄ、布線端子
は４１ａ〜４１ｄ，４２ａ〜４２ｄ，４３ａ〜４３ｄ，
４４ａ〜４４ｄ、接点入力信号源は５０ａ〜５０ｄ、ま
た１次側駆動の限流抵抗は１５ａ〜１５ｄ、ダイオード
は１６ａ〜１６ｄ、信号検出端子は３０ａ〜３０ｄ、信
号検出回路は３５で示してある。また、ここでは、各入
力接点とも独立した電位で動作できるよう、各点に高周
波電源による各点独立の絶縁バイアス用電源１００を有
しており、それぞれバイアス用高抵抗９０ａ〜９０ｄを
介して各チャンネルの記憶用のコンデンサに並列に接続
されている。

このバイアス用電源１００、バイアス用抵抗９０がそれ
ぞれ第２図の電圧源６０、高抵抗９０に対応している。

かかる構成においては、各チャンネルの記憶用コンデン
サ１４ａ〜１４ｄには信号源の接点オン、オフ状態に対
応して高低両レベルの電圧（図では５０ｄがオンで低レ
ベル、他はオフで高レベル）が記憶されている。この状
態でパルス発生源２０‘こよりパルスを発して各変圧器
の１次側を励振すると、信号検出端３０ａ〜３０ｄには
信号源の接点状態に対応して３０ｂには低レベルの電圧
が、他は高レベルの電圧が発生するので、信号検出回路
３５はこれらの電圧を瞬時に検出できる。

第３図における具体例は、パルス発生源２０の駆動パル
スは５Ｖ，０．１仏ｓの高速のパルスであり、限流抵抗
１ ６を２ＫＱ、電圧源１ ００を５Ｖ、記憶用コンデ
ンサ１４を０．０１仏Ｆ、抵抗９０を１０ＫＯ、布線抵
抗７０を弧０、検出回路３５の入力スレッシュホールド
電圧（布線抵抗による低レベル時の分圧降下を補正する
ための電圧）を２Ｖとしたとき、十分安定に動作した。

このように、本発明は変圧器の２次側に一方向スイッチ
とコンデンサを有し、常時該コンデンサにデジタル状態
信号を記憶させておき、該変圧器の１次巻線を一方向ス
イッチが導適する極性に励振し、１次巻線の端子電圧を
コンデンサの端子電圧にリミットさせて１次巻線よりデ
ジタル状態信号を検出するようにしているので次の【１
１〜■のような効果が期待できる。‘１｝ 簡単な絶縁
回路で高耐圧が得やすい。

（小形で５００〜１０００Ｖ耐圧）（２） 読出し時間
が短か〈、高速動作である。

（１０仇ｓ程度）｛３｝ 回路部分が小形で、安価に構
成できる。

‘４｝ 長距離布線ができる。（数物〜１０舷も可能）
【５｝ 耐ノイズ性が大きい。（Ａｃｌｏｏｙとの濠触
も可）‘６｝ 回路動作に要する電力が小さい。（数ｍ
Ｗ／チャンネルで動作）尚本発明は、実施上次のような
変形、応用が考えられる。

（１）変圧器の１次、２次の巻線比を適宜変更すること
によって、例えば１次巻線数を４・に２次巻線数を大に
することは、パルス発生源の電圧が小さくでき、また出
力信号端子電圧の低レベル側のオフセット電圧を小さく
できる。

■ 電圧源を記憶用コンデンサに対して直列に設けるこ
と、但しこの場合にはコンデンサに並列に放電抵抗が設
けられる。

｛３｝ 変圧器の２次側に設けられたダイオードは、定
常時オフで、パルス励振時にオンする一方向スイッチと
して用いられるものであり「ダイオード‘こ代えて、ト
ランジスタ或いはサイリスタを一方向スイッチとして用
いることができる。

（４｝ パルス発生源に定電流パルス源を使用すること
。この場合、限流抵抗は不要となる。‘５｝ 多チャン
ネル入力の場合、パルス駆動を時分割で行い動作電力を
低減すること。

以上、本発明をパルストランスを電圧駆動するものにお
いて説明したが、通常のトランスの駆動に電圧駆動と電
流駆動の２通りの駆動法が存在するのに対して電流駆動
パルストランス（フライバックトランスとも云う）とし
て動作させることもできる。

第４図は電流駆動トランスの後続を示しており、第５図
はその動作波形を示してる。

第４図において、駆動端子２１に−Ｅｓの駆動パルスを
加えると１次巻線１１には、接地端子から巻線１１、抵
抗１５を介して駆動端子２１へ励磁電流が流れ、パルス
トランスには巻線１１を介して電磁ェネルギが蓄えられ
る。この電磁ェネルギは、端子２１の駆動が終了した時
点で１次巻線１１及び２次巻線１２に・印が正極性とな
るようなフラバツク電圧を発生させ、その電圧はダイオ
ード１３でコンデンサ１ ４の端子鰭圧である入力電圧
虫ｉの値にリミットされ、その結果１次側の出力端子３
川こは入力電圧Ｅｉ等しい正のパルス電圧を発生する。
第５図はこれらの電圧波形を示してもので、｛ａ｝は駆
動端子２１に印加される電圧、‘ｂ’‘ま巻線電圧、【
ｄは出力端子３０の電圧である。このような電流駆動は
、電圧駆動に対して次のような利点があ・る。【１１
電流駆動なので励磁電流が十分流せればよく、小さな駆
動電圧（一Ｅｓ）で大きな入力電圧（Ｅｉ）まで読み出
すことができる（広い動作範囲）。

■ 励磁の期間と読み出しの期間は異なっているため、
読み出し時に励磁側の励磁電流による巻線抵抗降の影響
をうけず読み出しが高精度になる。

【図面の簡単な説明】

第１図〜第４図はそれぞれ本発明の実施例回路図、第５
図は第４図の動作説明用波形図である。 １・・・変圧器、１３・・・ダイオード、１４・・・コ
ンデンサ、１５・・・限流抵抗、２０・・・パルス発生
源、３０・・・出力端子、５０・・・スイッチ、６０・
・・電圧源、７０…布線抵抗、８０…浮遊容量、９０…
高抵抗。 弟’図 第２図 第３図 第４図 弟づ図

Claims (1)

1. 【特許請求の範囲】 １ デジタル信号源と、該信号源の状態を電圧の大きさ
   で常時記憶するコンデンサと、１次巻線２次巻線を有す
   る変圧器と、該変圧器の２次巻線と該コンデンサの間に
   接続された一方向スイツチと、該変圧器の１次巻線に接
   続されたパルス発生源を有し、該信号源の状態を取り出
   す時点で該２次巻線に誘起される電圧が前記スイツチを
   一時的にオンさせるに十分なある値となるよう該１次巻
   線にパルス電圧を加え、１次巻線の両端から前記信号源
   の状態に応じたパルス状信号を取り出すようにしたこと
   を特徴とする絶縁形デジタル信号入力回路。 ２ 電圧のオン、オフ状態信号をデジタル信号源とする
   ものにおいて、該電圧のオン、オフ状態信号を直接コン
   デンサの両端に印加する構成にしたことを特徴とする特
   許請求の範囲第１項記載の絶縁形デジタル入力回路。 ３ 接点のオン、オフ状態信号をデジタル信号源とする
   ものにおいて、該接点の両端をコンデンサの両端に対応
   して接続し、且つ該コンデンサの両端に高抵抗と電圧源
   の直列回路を接続した構成にしたことを特徴とする特許
   請求の範囲第１項記載の絶縁形デジタル信号入力回路。