Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6018138B2 - Method for forming metal electrodes on semiconductor substrates - Google Patents
[go: Go Back, main page]

JPS6018138B2 - Method for forming metal electrodes on semiconductor substrates - Google Patents

Method for forming metal electrodes on semiconductor substrates

Info

Publication number
JPS6018138B2
JPS6018138B2 JP50122290A JP12229075A JPS6018138B2 JP S6018138 B2 JPS6018138 B2 JP S6018138B2 JP 50122290 A JP50122290 A JP 50122290A JP 12229075 A JP12229075 A JP 12229075A JP S6018138 B2 JPS6018138 B2 JP S6018138B2
Authority
JP
Japan
Prior art keywords
glass
nickel
plating
metal electrodes
silicon wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50122290A
Other languages
Japanese (ja)
Other versions
JPS5246764A (en
Inventor
正煕 山根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP50122290A priority Critical patent/JPS6018138B2/en
Publication of JPS5246764A publication Critical patent/JPS5246764A/en
Publication of JPS6018138B2 publication Critical patent/JPS6018138B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】 本発明は、半導装置における、半導体基板への電極形成
方法に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for forming electrodes on a semiconductor substrate in a semiconductor device.

従来pn接合を含む半導体装置において、該半導体装置
より効率よく電力を取り出すために、抵抗接合電極を形
成する方法が数多く提案され、実用化されてきた。
Conventionally, in a semiconductor device including a pn junction, many methods of forming a resistance junction electrode have been proposed and put into practical use in order to extract power from the semiconductor device more efficiently.

しかし、半導体基板の所定の部分に電極を選択的に形成
する安価な方法は、きわめて少なかった。
However, there have been very few inexpensive methods for selectively forming electrodes on predetermined portions of a semiconductor substrate.

特に最近pn接合をもったシリコンウェハの一部に溝を
形成し、その溝面に露出した前記pn接合面を無機ガラ
スにて覆うことにより、不活性化し、安定化されたpn
接合面を得ることのできる、いわゆるガラスパシベーシ
ョン技術が確立されたが、このガラスパシべ−ションを
適用したシリコンゥェハへの安価な金属電極形成方法は
皆無に近いo第1図は従釆のガラスパシベーションを施
したウェハに、金属電極を形成した状態を示す図である
。即ちpn接合をもったシリコンウェハ100に溝1を
形成し、前記溝部分に露出したpn接合面を無機ガラス
2でおおし、、しかるのちAクーNi−Cr−Aいまた
はA夕−Mo−Nj−Auなどの多層金属電極3を形成
したウェハの断面図である。このようなシリコンウェハ
から得られるシリコンペレット101においては、数ア
ンペア以上の比較的大きな電流を流すための抵抗接合さ
れた金属電極3へ銀〆ッキされた銅リード線などの半田
づけが出釆るように、金属電極の最上表面にはニッケル
または金を用いることが多い。ところで、これらの抵抗
接合を得るための金属電極形成方法としては、シリコン
ゥヱハにガラスバシベーションを施した後に、1×10
‐5肋日タ以下の高真空中で、るつはに入れた各純金属
を電子ビームによって加熱して、各金属を逐次蒸発させ
ることにより真空黍着する方法が一般に行なわれている
Especially recently, by forming a groove in a part of a silicon wafer that has a pn junction and covering the pn junction surface exposed on the groove surface with inorganic glass, the pn junction is inactivated and stabilized.
Although a so-called glass passivation technology that can obtain a bonding surface has been established, there is almost no inexpensive method of forming metal electrodes on silicon wafers using this glass passivation. Figure 1 shows the conventional glass passivation method. FIG. 3 is a diagram showing a state in which metal electrodes are formed on a wafer subjected to this process. That is, a groove 1 is formed in a silicon wafer 100 having a pn junction, the pn junction surface exposed in the groove part is covered with an inorganic glass 2, and then A-Ni-Cr-A or A-Mo- FIG. 2 is a cross-sectional view of a wafer on which a multilayer metal electrode 3 such as Nj-Au is formed. In the silicon pellet 101 obtained from such a silicon wafer, a silver-plated copper lead wire or the like can be soldered to the resistance-bonded metal electrode 3 in order to flow a relatively large current of several amperes or more. Nickel or gold is often used on the top surface of the metal electrode, as shown in FIG. By the way, as a method for forming metal electrodes to obtain these resistance junctions, after glass passivation is applied to silicon substrate, 1×10
A commonly used method is to heat each pure metal placed in a melter with an electron beam in a high vacuum of less than -5 centimeters to vaporize each metal one after another, thereby performing vacuum deposition.

所定の部分のみに選択的に金属電極を形成する方法とし
ては、第2図に示すように、金属を蒸着させたくない部
分の上に遮蔽板4をおいて金属を蒸着させ、しかるのち
、前記遮蔽板4を除去して、所定の金属電極を得る方法
がある。しかしこの方法では遮蔽板を精度よく位置合わ
せして置けないため、微細な形の金属電極形成に対して
不適当である。また、第3図に示すように、シリコンウ
ェハ100の全面に金属を蒸着し、しかるのち写真製版
技術と金属のエッチング技術により、第1図のような所
定の金属電極を得る方法も−般的によく用いられている
As shown in FIG. 2, a method for selectively forming metal electrodes only on predetermined portions is as follows: a shielding plate 4 is placed over the portion where metal is not desired to be deposited, and then the metal is deposited on the portion where the metal is not desired to be deposited. There is a method of removing the shielding plate 4 to obtain a predetermined metal electrode. However, this method is not suitable for forming fine metal electrodes because the shielding plates cannot be placed in precise alignment. Furthermore, as shown in FIG. 3, metal is deposited on the entire surface of the silicon wafer 100, and then a predetermined metal electrode as shown in FIG. 1 is obtained by photolithography and metal etching technology. It is often used in

しかしこの方法では、多層金属電極を形成するにあたり
、何種類かの金属を蒸着し、更に写真製版技術、および
金属エッチングを行なわなければならない。この金属エ
ッチングに当っては、各層の金属に適したエッチング液
を用いなければならないため、一般には2種類以上のエ
ッチング液を用いる必要があって、結局第3図に示すよ
うな、上記の従釆の金属電極形成方法では、非常に工程
数が多く、金属電極を安価に形成することが出来ないと
いう欠点がある。また、半田づけが可能で、且つ安価に
金属電極を形成する方法として第4図に示すように、ガ
ラスパシべ−ション2を施したシリコンウェハ1001
こニッケル5を無電解〆ツキを施し、しかるのち不活性
ガス中で、700〜800℃の温度で、約15〜60分
ニッケルメッキのシンタ−を行ない、更にもう一度ニッ
ケルメッキを行ない、その上に金メッキ6を行なって、
金属電極を形成する方法もよく知られている。
However, in this method, in order to form a multilayer metal electrode, several types of metals must be vapor-deposited, and photolithography and metal etching must also be performed. For this metal etching, it is necessary to use an etching solution suitable for the metal of each layer, so generally it is necessary to use two or more types of etching solutions, and in the end, the above-mentioned method as shown in Figure 3 is required. The method of forming metal electrodes in this method has the disadvantage that it requires a very large number of steps and cannot form metal electrodes at low cost. In addition, as a method for forming metal electrodes that can be soldered and at low cost, as shown in FIG.
This nickel 5 is subjected to electroless plating, then sintered with nickel plating in an inert gas at a temperature of 700 to 800°C for about 15 to 60 minutes, and then nickel plated again. Perform gold plating 6,
Methods of forming metal electrodes are also well known.

ところがこの方法では、シリコンゥェハへ直接ニッケル
の無電解〆ッキを行なうため、例えば塩化ニッケルを基
剤としたニッケルメッキ液を用いた場合、塩化ニッケル
を激しく分無反応させて、シリコン表面へ強固にメッキ
されるように工夫するのが一般的である。そのためにこ
のようなニッケルメッキの場合には、第4図に示すよう
に、ニッケル5がガラスバシベーション用のガラス2の
上にも附着し、このニッケル5がガラス2の中に溶け込
んで、著しく半導体装置の電気的特性を劣化、つまりガ
ラス2として一般的に使用されている安定した鉛ガラス
又は亜鉛ガラスの中にニッケル5が入るため、鉛ガラス
又は亜鉛ガラスの性質が変化し、保護すべき半導体基板
のPN接合の劣化、特にPN接合の耐圧を劣化させるこ
とが多くなるものである。また、第4図の場合のような
pn接合が一つのダィオ−ドの場合に、上記のようなニ
ッケルメッキを行なうと、ガラス2の上にもニッケル5
が附着して、ダイオードの逆電圧阻止状態における洩れ
電流が著しく大きくなって、ダイオードとしての機能を
失う場合すらある。更に不都合な事は、シリコンウェハ
ヘニツケルを強固に附着させるために、ニッケルメッキ
後シリコンウェハを不活性ガスまたは還元性ガス中で7
00〜800qoの高温に加熱する必要があるが、この
高温に加熱することによって、ガラス斑成されて安定な
状態になっていたガラス2が変質して溝面に蕗出したp
n接合面を不活性化し、ダイオードの電気的特性を安定
にさせていたガラスパシベーションの効果が損われ、品
質の悪いダィオー0ドになってしまうという欠点がある
。そこで本発明の目的は、ガラスパシベーションされた
シリコンウェハへの従来の抵抗接合としての電極形成方
法の欠点を改善し、半田づけが可能で、且つ安価な良好
な抵抗接合による金属電極形タ成方法を提供せんとする
ものである。
However, in this method, since nickel is electrolessly plated directly onto the silicon wafer, for example, if a nickel plating solution based on nickel chloride is used, the nickel chloride reacts violently and is firmly attached to the silicon surface. Generally, it is devised to be plated. For this reason, in the case of such nickel plating, as shown in Figure 4, nickel 5 also adheres to the glass 2 for glass passivation, and this nickel 5 melts into the glass 2, resulting in significant damage. Degrading the electrical characteristics of semiconductor devices; in other words, nickel 5 enters the stable lead glass or zinc glass that is commonly used as glass 2, changing the properties of the lead glass or zinc glass, which should be protected. This often causes deterioration of the PN junction of the semiconductor substrate, particularly the breakdown voltage of the PN junction. Furthermore, if the above-mentioned nickel plating is performed in the case of a diode with one pn junction as in the case of FIG.
If so, the leakage current of the diode in the reverse voltage blocking state increases significantly, and the diode may even lose its function. A further inconvenience is that after nickel plating, the silicon wafer is placed in an inert gas or reducing gas for 7 days in order to firmly adhere the silicon wafer.
It is necessary to heat the glass to a high temperature of 0.00 to 800 qo, but by heating to this high temperature, the glass 2, which had been in a stable state due to mottled glass, changes in quality and becomes frothed on the groove surface.
The disadvantage is that the effect of glass passivation, which inactivates the n-junction surface and stabilizes the electrical characteristics of the diode, is lost, resulting in a diode of poor quality. Therefore, an object of the present invention is to improve the shortcomings of the conventional method of forming electrodes by resistance bonding on glass passivated silicon wafers, and to provide a method for forming metal electrodes using good resistance bonding, which is solderable and inexpensive. We aim to provide the following.

以下本発明の実施例について詳細に説明する。Examples of the present invention will be described in detail below.

第5図に示すように、金属電極を形成せんとする部分の
みに、まず従来の真空蒸着技術、写真製版技術およびア
ルミニウムのエッチング技術によ0り、アルミニウム7
を選択的に附着させる。しかるのち、不活性ガス中で約
450〜550℃で15〜60分間程度のアルミニウム
シンターを行なう。次にこのウヱハを亜鉛メッキ液中に
数十秒間浸潰して、アルミニウム7の上にすくう亜鉛8
を無電解〆ツタキする。次にこの亜鉛を更に酸でうすく
エッチングした後、もう一度前記と同様の亜鉛メッキを
行なう。しかるのち、ニッケル塩の分解反応が穏やかな
ニッケルメッキ液を用いてニッケルメッキを行なうと、
前記亜鉛メッキの上にニッケル9は容易に強固にメッキ
されるが、ガラス2の部分にはニッケルはメッキされな
い。更に必要があれば、前記ニッケルメッキのあと金メ
ッキを行なっても、金メッキはニッケルメッキの上にの
み附着するので、ガラス2の上に金メッキが附着するこ
と.はない。以上に述べたニッケルメッキまたは金メッ
キのあとに、上記〆ッキされたシリコンウヱハを不活性
ガス中で約15〜60分間、350〜500℃に加熱す
ると、シリコンウェハへより強固に附着した金属電極を
得ることが出来る。上記の説明から明らかな通り、ニッ
ケルまたは金がガラス2の上に附着しないこと、および
、アルミニウム蒸着後およびニッケルメッキ後または金
メッキ後のシンターのための不活性ガス中での加熱温度
が、最高550q0程度と従来のシンター温度よりも比
較的低いため、ガラスパシベーションに使用したガラス
2が変質することもなく、このため本発明の一実施例で
ある第5図に示すダイオードの洩れ電流は非常に小さく
、ダイオードとしてすぐた電気的特性を示す。
As shown in FIG. 5, aluminum 7
selectively attached. Thereafter, aluminum sintering is performed at about 450 to 550° C. for about 15 to 60 minutes in an inert gas. Next, this wafer is immersed in a galvanizing solution for several tens of seconds, and the zinc 8 is scooped onto the aluminum 7.
Electroless tsutaki. Next, this zinc is further lightly etched with acid, and then zinc plating is performed once again in the same manner as above. Then, when nickel plating is performed using a nickel plating solution that has a mild decomposition reaction of nickel salts,
Nickel 9 is easily and strongly plated on the zinc plating, but the glass 2 portion is not plated with nickel. Furthermore, if necessary, even if gold plating is performed after the nickel plating, the gold plating will be deposited only on the nickel plating, so the gold plating will be deposited on the glass 2. There isn't. After the nickel plating or gold plating described above, heating the above-described silicon wafer at 350 to 500°C for about 15 to 60 minutes in an inert gas will cause the metal electrode to be more firmly attached to the silicon wafer. You can get it. As is clear from the above description, the fact that no nickel or gold is deposited on the glass 2 and that the heating temperature in inert gas for sintering after aluminum deposition and after nickel plating or after gold plating is at most 550q0 Since the sintering temperature is relatively lower than the conventional sintering temperature, the glass 2 used for glass passivation does not change in quality, and therefore the leakage current of the diode shown in FIG. 5, which is an embodiment of the present invention, is very small. , exhibits excellent electrical characteristics as a diode.

本発明に用いるアルミニウムの蒸着は、るつはに入れた
アルミニウムを電子ビームを用いて蒸発させるような高
価な葵着方法を用いなくとも、タングステンまたはタン
タル細線に、アルミニウム細線を短く切った線をひっか
けて、タングステンまたはタンタル細線に電流を流すこ
とによって、タングステンまたはタンタル紬線を加熱し
、その熱でアルミニウムを蒸発させて、容易にシリコン
ウェハにアルミニウムを蒸着させることが出来る。
The aluminum evaporation method used in the present invention does not require the use of an expensive deposition method in which aluminum placed in a melt is evaporated using an electron beam. By passing a current through the thin tungsten or tantalum wire, the tungsten or tantalum pongee wire is heated, and the heat evaporates the aluminum, making it easy to deposit aluminum onto the silicon wafer.

アルミニウムの蒸着のあと、従来法ではひきつづいて、
ニッケルを真空蒸着していたが、本発明では、アルミニ
ウムの上に亜鉛メッキを施し、しかるのちニッケルメッ
キを施すことによって、金属電極を形成する。
After vapor deposition of aluminum, conventional methods continue to
Nickel was vacuum-deposited, but in the present invention, metal electrodes are formed by zinc plating on aluminum and then nickel plating.

メッキ法によるときは真空蒸着法によるよりも、非常に
短時間に多量の対象物を処理することが出釆るので経済
効果は大きい。尚その上、ニッケルメッキを施しても半
導体装置の電気的特性が劣化しない特長を有する。以上
述べたことにより本発明の金属電極形成方法は、半導体
基板のPN接合に悪影響を与えることなく、ニッケルメ
ッキ層を強固にメッキでき、半導体装置製造に極めてす
ぐれた効果を有するものである。尚、前記の半導体基板
とは、単結晶より切り出した半導体基板のほかに、単結
晶より切り出した半導体基板の上に、液相成長あるいは
気相成長により、単結晶が生成された半導体物も含むこ
とは明らかである。
When using the plating method, a large amount of objects can be processed in a much shorter time than when using the vacuum evaporation method, so the economic effect is greater. Furthermore, it has the advantage that the electrical characteristics of the semiconductor device do not deteriorate even if nickel plating is applied. As described above, the metal electrode forming method of the present invention can firmly plate a nickel plating layer without adversely affecting the PN junction of a semiconductor substrate, and has an extremely excellent effect on semiconductor device manufacturing. Note that the above-mentioned semiconductor substrate includes not only a semiconductor substrate cut out from a single crystal, but also a semiconductor material in which a single crystal is produced by liquid phase growth or vapor phase growth on a semiconductor substrate cut out from a single crystal. That is clear.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、ガラスパシベーションを施したシリコンウェ
ハに、金属電極を形成したシリコンウヱハの断面図、第
2図は、ガラスパシベーションを施したシリコンウェハ
に、遮蔽板を用いることによって、選択的に金属電極を
形成する方法を示す断面図、第3図は、ガラスパシべ−
ションを施したシリコンウェハに、金属電極を形成する
従来の方法を説明するためのシリコンウェハの断面図、
第4図はガラスパシべ−ションを施したシリコンウヱハ
に、従来の方法により選択的に金属電極を形成したとき
に起る不都合を示すための、シリコンウェハの断面図、
第5図は、ガラスパシベーションを施したシリコンウェ
ハに、本発明の金属電極形成方法を施したシリコンウェ
ハの断面図である。 /各図を通し、同一
部材もし〈は対応部村には同一符号を付し、1は溝、2
はガラス、7はアルミニウム、8は亜鉛、9はニッケル
を示す。 第1図 第2図 第3図 第4図 第5図
Figure 1 is a cross-sectional view of a silicon wafer with metal electrodes formed on a glass-passivated silicon wafer, and Figure 2 is a cross-sectional view of a silicon wafer with glass passivation on which metal electrodes are selectively formed by using a shielding plate. FIG. 3 is a sectional view showing a method of forming a glass passivation plate
A cross-sectional view of a silicon wafer for explaining the conventional method of forming metal electrodes on a silicon wafer that has been subjected to
FIG. 4 is a cross-sectional view of a silicon wafer to show the disadvantages that occur when metal electrodes are selectively formed on a glass-passivated silicon wafer by a conventional method.
FIG. 5 is a cross-sectional view of a silicon wafer which has been subjected to the metal electrode forming method of the present invention on a silicon wafer which has been subjected to glass passivation. /Throughout each figure, if the same parts are the same, the corresponding parts are given the same symbols, 1 is the groove,
indicates glass, 7 indicates aluminum, 8 indicates zinc, and 9 indicates nickel. Figure 1 Figure 2 Figure 3 Figure 4 Figure 5

Claims (1)

【特許請求の範囲】[Claims] 1 ガラスパシベーシヨンを施した半導体基板の上に、
アルミニウムを選択的に蒸着させる工程;前記アルミニ
ウムのシンターのために、前記半導体基板を400〜5
50℃に加熱する工程;前記アルミニウム層上に、メツ
キ下地としての亜鉛を無電解メツキする工程;前記亜鉛
メツキ層に、電極もしくは電極基体としてのニツケルメ
ツキをする工程;および前記ニツケルメツキをシンター
するために、前記半導体基板を350〜500℃に加熱
する工程からなる半導体基板への金属電極形成方法。
1 On a semiconductor substrate with glass passivation,
A step of selectively depositing aluminum; for the sintering of the aluminum, the semiconductor substrate is
a step of heating to 50° C.; a step of electrolessly plating zinc as a plating base on the aluminum layer; a step of plating the galvanized layer with nickel as an electrode or an electrode base; and sintering the nickel plating. , a method for forming metal electrodes on a semiconductor substrate, comprising the step of heating the semiconductor substrate to 350 to 500°C.
JP50122290A 1975-10-09 1975-10-09 Method for forming metal electrodes on semiconductor substrates Expired JPS6018138B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP50122290A JPS6018138B2 (en) 1975-10-09 1975-10-09 Method for forming metal electrodes on semiconductor substrates

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50122290A JPS6018138B2 (en) 1975-10-09 1975-10-09 Method for forming metal electrodes on semiconductor substrates

Publications (2)

Publication Number Publication Date
JPS5246764A JPS5246764A (en) 1977-04-13
JPS6018138B2 true JPS6018138B2 (en) 1985-05-09

Family

ID=14832284

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50122290A Expired JPS6018138B2 (en) 1975-10-09 1975-10-09 Method for forming metal electrodes on semiconductor substrates

Country Status (1)

Country Link
JP (1) JPS6018138B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53135269A (en) * 1977-04-30 1978-11-25 Mitsubishi Electric Corp Forming method for electrode to semiconductor surface

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS511767Y2 (en) * 1971-04-20 1976-01-20

Also Published As

Publication number Publication date
JPS5246764A (en) 1977-04-13

Similar Documents

Publication Publication Date Title
US2789068A (en) Evaporation-fused junction semiconductor devices
CA1079867A (en) Schottky barrier contact and methods of fabrication thereof
EP0804802B1 (en) A method of producing an ohmic contact for a semiconductor device
US2973466A (en) Semiconductor contact
EP0282781B1 (en) Contact to gallium-arsenide and method of forming such
US2820932A (en) Contact structure
US3601888A (en) Semiconductor fabrication technique and devices formed thereby utilizing a doped metal conductor
US3938243A (en) Schottky barrier diode semiconductor structure and method
US2995475A (en) Fabrication of semiconductor devices
US4316209A (en) Metal/silicon contact and methods of fabrication thereof
JP3079851B2 (en) Method for manufacturing silicon carbide electronic device
US3686698A (en) A multiple alloy ohmic contact for a semiconductor device
JPS6016096B2 (en) Manufacturing method for semiconductor devices
US3609472A (en) High-temperature semiconductor and method of fabrication
US3987216A (en) Method of forming schottky barrier junctions having improved barrier height
US3537174A (en) Process for forming tungsten barrier electrical connection
US3767482A (en) Method of manufacturing a semiconductor device
JPS6018138B2 (en) Method for forming metal electrodes on semiconductor substrates
US3729818A (en) Semiconductive chip attachment means
US3153600A (en) Process for applying electrodes on semiconductors
JPS5873136A (en) Method of producing semiconductor device
US3647536A (en) Ohmic contacts for gallium arsenide
JPS58121649A (en) Evaporating method for minute solder bump
JPS59144124A (en) Method of producing semiconductor device
US3220895A (en) Fabrication of barrier material devices