Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6022772B2 - 擬似障害発生制御方式 - Google Patents
[go: Go Back, main page]

JPS6022772B2 - 擬似障害発生制御方式 - Google Patents

擬似障害発生制御方式

Info

Publication number
JPS6022772B2
JPS6022772B2 JP53154043A JP15404378A JPS6022772B2 JP S6022772 B2 JPS6022772 B2 JP S6022772B2 JP 53154043 A JP53154043 A JP 53154043A JP 15404378 A JP15404378 A JP 15404378A JP S6022772 B2 JPS6022772 B2 JP S6022772B2
Authority
JP
Japan
Prior art keywords
failure
pseudo
register
fault
instruction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53154043A
Other languages
English (en)
Other versions
JPS5580158A (en
Inventor
光有 白田
順治 宮川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP53154043A priority Critical patent/JPS6022772B2/ja
Publication of JPS5580158A publication Critical patent/JPS5580158A/ja
Publication of JPS6022772B2 publication Critical patent/JPS6022772B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Description

【発明の詳細な説明】 本発明は、データ処理装置において指定した命令ないし
マイクロ命令の実行時に、データ処理装置の指定した個
所に指定したタイミングで一時的又は固定的な擬似障害
を発生させる擬似障害発生制御方式に関するものである
データ処理装置においては、ハードウェア障害に対する
信頼性、可用性、保守性の向上のため、エラーの検出、
訂正、再実行、割込み等の各種の障害処理機能を備えて
いる。
こられの障害処理機能は、ハードウェア及びソフトウェ
アによって実現され、障害の影響が波及することを防止
するとともに、一時的障害ないし固定的障害に対する救
済処理を行なっている。データ処理装置に障害が発生し
た場合に前記障害処理作動が正しく実行されることを保
証するためには、ハードウェア並びにソフトウェアの障
害処理機能の正常性をあらかじめ検証しておく必要があ
る。
そのための有効な手段として、データ処理装置の指定し
た個所に擬似的な障害を発生させることにより障害処理
作動を起動し、その正常性を検査する方法が考えられて
いる。従来、データ処理装置の動作中に擬似障害を発生
させる方法としては、以下のような各種の方式がある。
A 擬似障害発生用命令を設け、当該命令実行時に障害
をセットするトリガを出す方式。
B 障害を発生させたいアドレス(命令アドレスないし
マイクロ命令アドレス)をあらかじめ設定しておき、該
アドレスと等しい命令が実行されたとき障害をセットす
るトリガを出す方式。
C マイクロ命令に擬似障害発生用のフィールドを設け
、当該マイクロ命令実行時に該フィールドにより障害発
生制御を行なう。しかしながら、上記A,Bの方式では
、再実行が成功するような一時的障害を擬似すること、
及び擬似障害発生個所やタイミングを指定することが困
難である。
また、Cの方式では、マイクロ命令に擬似障害発生制御
用のフィールドを設ける必要があり、ハ−ドゥェア増に
つながる。さらに、A,Cの方式においては、障害を発
生させたいプログラムにあらかじめ擬似障害発生用の命
令(又はマイクロ命令)を挿入しておく必要があり、擬
似障害発生制御の融通性に欠ける。本発明は、上記の点
を解決するためになされたもので、データ処理装置の動
作中に一時的及び固定的な擬似障害を効果的に発生させ
ることを目的としている。
また、最近、従来のコンソール機能や保守診断機能を統
合して、データ処理装置とは独立した蓄積プログラム型
の情報処理装置である副処理装置にこのような機能を行
なわせることが考慮されているが、本発明は上記副処理
装置の処理機能を利用して、擬似障害発生制御を行なわ
しめるようにすることを目的としている。そのため、本
発明による擬似障害発生制御方式は、動作中のプログラ
ムに特別な命令を挿入する等の処理を必要としないこと
、及びプログラムにより随時擬似障害発生個所、タイミ
ング等を変化させることができ、融通性のある制御がで
きることを特徴としている。以下図面に基づいて詳細に
説明する。
第1図は本発明を適用したデータ処理システムの一実施
例の構成を示すブロック図である。
図中の記号1は擬似的な障害を発生させるべきデータ処
理装置(以下CPUと呼ぶ)を表わし、2はCPUIと
は独立した蓄積プログラム型の情報処理装置(以下シス
テム管理装置SMPと呼ぶ)を表わす。また3は命令ア
ドレスレジス夕(山R)、4はメモリ(LM)、5はア
ドレス比較回路、6はタイミング発生回路、7は制御用
フリップフロツプ(SF)、8はカウンタ、9は比較回
路、10‘ま障害表示フリツプフロツプ(EIF)、1
1はマスク障害表示フリップフロップ(MEIF)、1
2はストップアドレスレジスタ(SAR)、1 3はタ
イミングデータレジスタ(TDR)、1 4はエラーア
ドレスレジス夕(EAR)、15は対SMPインタフェ
ース、16は対CPUインタフェース、17は制御部、
18はメモリである。
SARI2、TDR13、EARl4、アドレス比較回
路5、カウンタ8、比較回路9、SF7は本発明のため
CPUIに対して付加させたものであって、SAR12
は擬似障害を発生させる命令アドレスを保持し、TDR
13は擬似障害を発生させるタイミングデータを保持す
る。
またEARl4は、障害検出機構に対応して設けられて
いる障害表示フリツプフロツプ(EIF群の特定の一つ
を選択するためのEIFアドレスを保持し、アドレス比
較回路5は実行中の命令アドレスとストップアドレスと
を比較する。さらにカゥンタ8および比較回路9は障害
発生タイミングを制御し、SF7はカウンタ8の動作を
制御する。また、CPUIは、再実行を可能にするため
に必要なデータを命令実行時に退避しているものとする
SMP2は、CPUIに障害が発生したときCPUIか
らの割込みを解析し必要な障害処理動作を行う。この障
害処理機能の一つとして、SM円2は擬似障害発生制御
機能を有しており、CPUI内のSARI2,TDR1
3,EARl4の各レジスタに適宜データを設定するこ
とにより、擬似障害発生制御を行うことができる。以下
、第1図のデータ処理システムにおける擬似障害発生制
御の詳細な動作を説明する。
第2図はCPUIの動作を示すフローチャート、第3図
はSMP2の動作を示すフローチャートである。
また第4図はCPUIにおける命令実行処理の一例を示
すタイムヤートである。最初にCPUIの動作を説明す
る。
CPUIにおける命令の処理は大別して、スタティサイ
ズ処理(S)と命令実行処理(E)とに分けられる。処
理Sでは命令の議出し、オペランドの決定及びオペラン
ドの議出しが行われる。処理Eでは各命令に対応した処
理が実行される。通常、第4図aに示すごとく、処理B
が実行中に次の命令の処理Sが先行制御されているが、
分岐命令実行時等では、第4b図のように先行制御が乱
れる場合が生じる。命令アドレスレジスタ(IAR)3
は、透常、処理Eの先頭(次命令の処理Sの先頭)にお
いて次に実行すべき命令アドレスに更新され、メモリ(
LM)4より命令が謙出される。本実施例ではタイミン
グTo毎にIAR3の内容が更新される。
ZCPUIにおいて擬似障害の
叛生制御動作が行なわれるためには、あらかじめ擬似障
害の発生に必要なデータがSMP2よりSARI 2,
TDR1 3,EAR1 4の各レジスタに設定されて
いる必要がある。このとき、CPUIは処理Sのタイミ
ングT,毎にIAR3とSARI2の内容をアドレス比
較回路5において比較する。アドレス内容が一致すると
信号22をオンにし、フリツプフロツプ(SF)7をセ
ットする。SF7はカウンタ8へのタイミングクロック
の供給を制御するために設けられている。カウンタ8は
SF7がオンの間、タイミングクロックが発生する毎に
カウントアップされていく。
命令の実行がタイミングT,よりTDR1 3で指定さ
れたクロック数分だけ進むと、比較回路9によって信号
26をオンにし、EARl4により指定される障害表示
フリップフロップ(EIF)10を強制的にセットする
。EIFは障害検出機構に対応してCPUI内に複数個
存在し、いずれかのEIFがセットされることによりマ
スター障害表示フリツプフロツプ(ME『)1 1がセ
ットされる。
MEIFI Iがオソになるとタイミングクロックの発
生を停止し内部状態を凍結するとともに、SMP2に対
して割込信号29により障害の発生を通知する。山R3
とSAR12の内容がタイミングT,において一致しな
い場合は、カウンタ8の起動を行わない。この場合、命
令実行終了時にCPUIが鎖実行モードにあるか否かを
調べる。再実行モードは、CPUIが障害発生後の命令
再実行状態にあることを示すものであり、再実行時のC
PUIの動作を制御するとともに、一時的な障害が再実
行により救済された時、SMP2に対して再実行の成功
を通知するための制御に用いられている。命令実行終了
時再実行モードーこあれば命令の区切りでタイミングク
ロツクを止め、SMP2への割込みを発生する。
実行モードでなければ、IAR3を次の命令アドレスに
更新し処理を継続する。次に、CPUIより割込要求が
発生した時のSMP2の動作説明を行う。SM円2はC
PUIよりの割込要求を受け付けると、障害処理プログ
ラム(ERP)を呼び出し制御を渡す。ERPはSMP
2の専用メモリ18上で必要な障害処理を実行する。ま
ず、CPUIのクロツク停止時における内部情報を障害
情報として収集する。次に、受け付けた割込要求が障害
検出に起因するのか、再実行成功に起因するのかを調べ
る。割込原因が再実行成功の場合には、ERP内の一時
障害処理ルーチソに分岐する。
一時障害処理ルーチンでは、障害情報の集金等の処理を
行なった後、CPUIヘリスタート信号を供給する。こ
の時、IAR3を再実行の対象となった命令の次に実行
すべき命令アドレスに更新し、処理を再開させる。割込
原因が障害検出の場合には、収集し障害情報を分析し、
再実行が可能か否かを判定する。
可能であれば再実行回数をカウントアップする。再実行
回数は、障害が一時的であるか固定的であるかを判定す
るために用いられる情報であり、あらかじめ指定された
回数(N)だけ再実行を行なってもその都度障害が検出
される場合、ERPはその障害が固定的なものであると
判断する。次に、擬似障害発生要求の有無を調べる。
本実施例では、SMP2の制御パネルより設定される擬
似障害モードフリツブフロツブの内容を調べる。擬似障
害制御要求の有無を判断する。第3a図の被線内が擬似
障害叛生制御に関する処理である。タ 擬似障害発生制
御の処理内容としては、■一時的障害設定機能、■固定
的障害設定機能、■障害設定の連続制御機能がある。
これらの機能は、ERPのサブルーチンである擬似障害
設定ルーチンンにおいてて前記CPUI内のSAR12
,TDR13,EARl4の各レジスタに必要なデータ
を設定すること、及び擬似障害発生回数(n)を指定す
ることにより制御される。nは再実行指定回数Nを越え
ないし、値であり、n回再実行する間同じ場所に擬似障
害を設定しつづけることを示している。擬似障害発生制
御要求があると、今までの再実行回数nより大きいか杏
かを調べる。
nに等しいかまたはnより小さい場合は第3a図の■に
戻り、再実行回数がNより大きくないことを確かめた上
で、再実行に必要な情報の復元等、再実行前処理を行い
、CPUIに対してリスタート信号を供給する。nより
大きい場合は、擬似障害設定ルーチンに分岐し、以下の
処理を行う。擬似障害を発生すべき命令アドレス、タイ
ミング及び障害表示フリツプフロツプのアドレスをそれ
ぞれCPUI内のSARI2,TDR1 3,EAR1
4に設定するとともに、擬似障害発生回数nを指定する
。また、擬似障害設定の必要がなければ、上記各レジス
タの内容をリセットする。レジスタの設定等に用いるデ
ータはERPのデータ領域あるいはERPの使用するフ
ァイル内にあらかじめ蓄えられている。これらの処理が
終ると、第3a図の■に戻り、再実行回数がNを越えと
いるか否かを調べる。
Nを越えといる場合は固定的な障害と判断し、固定障害
処理ルーチンに分岐する。N‘こ等しいか4・さし・場
合には再実行前処理後、CPUIヘリスタート信号を供
給し再実行を行わせる。今回の再実行は既に擬似障害設
定データが更新又はリセットされているため正常に終了
し、前述したように再実行成功割込みとしてSMP2に
通知される。
その後CPUIはSMP2りリスタート信号を受け取る
と、次の命令アドレス処理を再開する。したがって、擬
似障害設定ルーチンにおいて、設定データを次々に更新
することにより、擬似障害の発生を連続的に制御するこ
とができる。
また、擬似障害発生回数nをNに等しく指定すれば、固
定的な障害を擬似できる。さらにnの指定により一時的
障害の継続時間を制御することができる。本発明の他の
実施例として、第3a図の破線内部の処理のみをSMP
2において制御し、他の障害処理機能や再実行機能をC
PUIの機能に含める方式がある。
また「他の実施例として、マイクロ命令アドレスをスト
ップアドレスとして用いる方式がある。
・すなわち、SMP2より擬似障害の設定データとして
、マイクロ命令アドレス、マイクロ命令制御タイミング
、及び障害表示フリップフロツプのアドレスを指定する
。マイクロ命令は通常複数のマイクロフィールドから構
成されており、各フイータ ルドに対応したマイクロ操
作がマイクロ命令制御タイミングにより順序制御されて
いく。したがってマイクロ命令制御タイミングを指定す
ることにより、各マイクロ操作に対応したハードウェア
に対して擬似的な障害を発生させることができる。0
以上の説明から明らかな如く、本発明による擬似障害発
生制御方式によれば下記のような効果がある。
(1)データ処理装置において実行中の任意のプログラ
ムの指定したアドレスで、該データ処理装タ 層の指定
した個所に指定したタイミングで、一時的又は固定的な
擬似障害を設定することができる。
そのため、障害処理機能を実行するハードウェア、ソフ
トウェアのデバク並びに正常性の確認に有効である。0
‘2) 擬似障害設定データ(ストップアドレス、タイ
ミングデータ、障害表示フリツプフロツプアドレス)に
より、擬似障害の発生個所、タイミングをきめ細かく制
御できる。
‘3’擬似障害の設定をプログラムにより連続的にタ
制御することができ、効率的な擬似障害の発生が可能で
ある。
また、擬似障害を発生させる再実行回数を指定すること
により、一時障害の継続時間を制御できる。{41 従
来から存在するコンソール機能や保守診断機能を実行す
るデータ処理装置とは独立した蓄積プログラム型の情報
処理装置を利用することにより、少量の付加ハードウェ
アで擬似障害発生制御御機能を実現することができる。
【図面の簡単な説明】
第1図は本発明を適用したデータ処理システムの一実施
例の構成を示すブロック図、第2図はデータ処理装置の
動作を示す流れ図、第3a図ないし第3b図は擬似障害
の発生制御を行うシステム管理装置の動作を示す流れ図
、第4図は命令処理のタイムチャートを表わす図である
。 1・・・データ処理装置(CPU)、2・・・システム
管理装置(SMP)、3・・・命令アドレスレジスタ(
山R)、4…メモリ(LM)、5・・・アドレス比較回
路、6・・・タイミング発生回路、7・・・制御用フリ
ップフロップ(SF)、8…カウンタ、9…比較回路、
10…障害表示フリップフロップ(EIF)、11…マ
スタ障害表示フリップフロツプ(MEIF)、12…ス
トップアドレスレジスタ(SAR)、1 3・・・タイ
ミングデータレジスタ(TDR)、1 4・・・エラー
アドレスレジスタ(EAR)、15…対SMPインタフ
ェス、16…対CPUインタフェース、17・・・制御
、18・・・メモリ。 オー図 オ2図 オ3(q)図 オ3b図 牙4図

Claims (1)

    【特許請求の範囲】
  1. 1 擬似障害の設定箇所を指定するレジスタEAR、擬
    似障害の発生タイミングを指定するレジスタTDR、擬
    似障害を発生させる命令アドレスを指定するレジスタS
    ARとを有するデータ処理装置および該データ処理装置
    に接続されて前記各レジスタに任意の値を設定できる該
    データ処理装置とは独立した蓄積プログラム形の副情報
    処理装置とからなる装置において、前記データ処理装置
    において実行される命令アドレスとレジスタSARの内
    容とを比較する回路を設け、該回路における比較一致に
    より擬似障害を発生させる命令を指定し、かつ該命令の
    実行過程でレジスタTDRで示されるタイミングでレジ
    スタEARで示される箇所に擬似障害を発生させるとと
    もに、該擬似障害の発生ごとに前記副情報処理装置に割
    込みを起しこれによつて副情報処理装置で前記各レジス
    タEAR,TDR,SARにおける擬似障害設定用のデ
    ータを再設定することによつて、擬似障害の発生を副情
    報処理装置のプログラム制御によつて擬似するとともに
    擬似障害の継続時間を制御するようにしたことを特徴と
    する擬似障害発生制御方式。
JP53154043A 1978-12-12 1978-12-12 擬似障害発生制御方式 Expired JPS6022772B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP53154043A JPS6022772B2 (ja) 1978-12-12 1978-12-12 擬似障害発生制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP53154043A JPS6022772B2 (ja) 1978-12-12 1978-12-12 擬似障害発生制御方式

Publications (2)

Publication Number Publication Date
JPS5580158A JPS5580158A (en) 1980-06-17
JPS6022772B2 true JPS6022772B2 (ja) 1985-06-04

Family

ID=15575664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53154043A Expired JPS6022772B2 (ja) 1978-12-12 1978-12-12 擬似障害発生制御方式

Country Status (1)

Country Link
JP (1) JPS6022772B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS584460A (ja) * 1981-06-30 1983-01-11 Fujitsu Ltd プログラム自動検証装置
JPS5916055A (ja) * 1982-07-16 1984-01-27 Nec Corp 擬似障害自動発生装置
JPS5953948A (ja) * 1982-09-20 1984-03-28 Fujitsu Ltd 情報誤り検出回路の試験回路
JPS6010350A (ja) * 1983-06-30 1985-01-19 Fujitsu Ltd 計算機のエラ−処理機能試験装置
JPS6017542A (ja) * 1983-07-08 1985-01-29 Japanese National Railways<Jnr> 故障注入装置
JPS60100233A (ja) * 1983-11-04 1985-06-04 Nec Corp 擬似障害発生装置
JPS60222936A (ja) * 1984-04-20 1985-11-07 Fujitsu Ltd チエツク回路診断方式
JPS60239839A (ja) * 1984-05-15 1985-11-28 Nec Corp 擬似障害発生装置
JPS60239838A (ja) * 1984-05-15 1985-11-28 Nec Corp 擬似障害発生装置

Also Published As

Publication number Publication date
JPS5580158A (en) 1980-06-17

Similar Documents

Publication Publication Date Title
US4635193A (en) Data processor having selective breakpoint capability with minimal overhead
US6718294B1 (en) System and method for synchronized control of system simulators with multiple processor cores
US7536605B2 (en) Injection of software faults into an operational system
Kao et al. DEFINE: A distributed fault injection and monitoring environment
US4740969A (en) Method and apparatus for recovering from hardware faults
US5630049A (en) Method and apparatus for testing software on a computer network
EP0537309B1 (en) System and method for preserving source instruction atomicity in translated program code
US5671352A (en) Error injection to a behavioral model
Eifert et al. Processor monitoring using asynchronous signatured instruction streams
US7950001B2 (en) Method and apparatus for instrumentation in a multiprocessing environment
US4493035A (en) Data processor version validation
US6728668B1 (en) Method and apparatus for simulated error injection for processor deconfiguration design verification
JP2002268914A (ja) 特権命令の実行を監視する方法
US6470493B1 (en) Computer method and apparatus for safe instrumentation of reverse executable program modules
CN103430158B (zh) 使用执行单一步骤来诊断编码
US6212493B1 (en) Profile directed simulation used to target time-critical crossproducts during random vector testing
JPS6022772B2 (ja) 擬似障害発生制御方式
JPH0810437B2 (ja) 仮想計算機システムのゲスト実行制御方式
WO2026081420A1 (zh) 调试方法、装置、电子设备、可读存储介质及程序
JP2001209556A (ja) 検証支援システム
Sidwell et al. Non-stop multi-threaded debugging in gdb
JP2861962B2 (ja) コンピュータプログラムのシミュレーション装置および方法
US20090313610A1 (en) Advisory warning and workaround indications to user when stopped between load and store conditional instructions while using source level debuggers
EP0782074B1 (en) Game apparatus and method for debugging game program
JP2828590B2 (ja) マイクロプログラム検証方法