JPS6023523B2 - Grounded emitter transistor amplifier - Google Patents
Grounded emitter transistor amplifierInfo
- Publication number
- JPS6023523B2 JPS6023523B2 JP50120678A JP12067875A JPS6023523B2 JP S6023523 B2 JPS6023523 B2 JP S6023523B2 JP 50120678 A JP50120678 A JP 50120678A JP 12067875 A JP12067875 A JP 12067875A JP S6023523 B2 JPS6023523 B2 JP S6023523B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- signal
- resistor
- signal source
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G11/00—Limiting amplitude; Limiting rate of change of amplitude
- H03G11/002—Limiting amplitude; Limiting rate of change of amplitude without controlling loop
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明はェミッタ接地型トランジスタ増幅器に係り、A
Mチューナにおいて、超強人力時にあっても検波出力の
極端な低下を防止することの出来るェミッタ接地型トラ
ンジスタ増幅器を提供することを目的とする。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a common emitter transistor amplifier,
An object of the present invention is to provide a common emitter type transistor amplifier in an M tuner that can prevent an extreme drop in detection output even under extremely strong human power.
以下図面と共に説明するに、第1図は従釆のェミツタ接
地型トランジスタ増幅器の1例の回路図を示す。Referring to the drawings below, FIG. 1 shows a circuit diagram of an example of a secondary common emitter type transistor amplifier.
図中、1は信号源で一端は接続され、池端はコンデンサ
2を介してNPNトランジスタ3のベースに接続されて
いる。トランジスタ3のェミツタは抵抗4を介して後続
され、コレクタは抵抗5を介して電源供給端子8に接続
される一方、直接に出力端子9に接続されている。また
トランジスタ3のベースにはバイアス電源供給端子7よ
りバイアス電圧が抵抗6を介して供v給される。かかる
第1・図の従来のェミッタ接地型トランジスタ増幅器は
AMチユーナのRF増幅器として利用されることができ
、この時信号源1はAM放送のRF信号を受けるアンテ
ナ回路となり、出力端子9よりRF増幅出力信号が得ら
れる。周知のようにAMチューナにおいては、RF増幅
器のRF増幅出力信号中の成分はAMチューナ中の周波
数混合段、中間周波増幅器、AGC検波・フィルター回
路を介してAGC電圧としてRF増幅器に帰還され、R
F増幅出力信号中のAM成分の振幅をほぼ一定に維持せ
しめる。そこで、信号源1としてのアンテナ回路より第
2図Aに示す如き超強入力RF信号(すなわち、きわめ
て強大な振幅を有するRF信号)がトランジスタ3のベ
ースに印加された場合は、かかる超強入力RF信号の正
の半サイクルの期間にトランジスタ3は飽和領域に駆動
され、この超強入力RF信号の負の半サイクルの期間に
トランジスタ3は遮断領域に駆動される。In the figure, reference numeral 1 denotes a signal source, one end of which is connected, and the other end of which is connected to the base of an NPN transistor 3 via a capacitor 2. The emitter of the transistor 3 is followed via a resistor 4 and the collector is connected via a resistor 5 to a power supply terminal 8 while directly connected to an output terminal 9. Further, a bias voltage is supplied to the base of the transistor 3 from a bias power supply terminal 7 via a resistor 6. The conventional emitter-grounded transistor amplifier shown in FIG. An output signal is obtained. As is well known, in an AM tuner, the components in the RF amplified output signal of the RF amplifier are fed back to the RF amplifier as an AGC voltage via the frequency mixing stage, intermediate frequency amplifier, and AGC detection/filter circuit in the AM tuner, and the R
The amplitude of the AM component in the F amplified output signal is maintained approximately constant. Therefore, when a super strong input RF signal (that is, an RF signal having an extremely strong amplitude) as shown in FIG. 2A is applied from the antenna circuit as the signal source 1 to the base of the transistor 3, the super strong input During the positive half-cycle of the RF signal, transistor 3 is driven into the saturation region, and during the negative half-cycle of this very strong input RF signal, transistor 3 is driven into the cut-off region.
第2図AのRF信号においては、ェンベロープ静2,,
らはRF信号のAM成分であり高周波剤23はRF信号
の高周波搬送波成分である。超強入力RF信号の正の半
サイクルの期間にトランジスタ3が飽和領域に駆動され
ると、トランジスタ3のベース・ヱミツタ間のPN接合
が順方向バイアスされるだけでなく、そのコレクタ・ベ
ース間のPN接合も順方向バイアスされる。In the RF signal of FIG. 2A, the envelope static 2,...
are the AM components of the RF signal, and the high frequency agent 23 is the high frequency carrier wave component of the RF signal. When transistor 3 is driven into the saturation region during the positive half cycle of a very strong input RF signal, not only the PN junction between the base and emitter of transistor 3 is forward biased, but also the PN junction between its collector and base is The PN junction is also forward biased.
従って、トランジスタ3のコレクタ・ェミツタ間では上
記二つのPN接合の順方向鰭圧が互いに相殺されるため
、周知のように飽和領域のトランジスタ3のコレクタ・
ェミッタ間電圧は無視できるところの極めてづ・さな値
となる。ェミッタ抵抗4がコレクタ抵抗5と比較して無
視できる値とすれば、この場合のェミツタ抵抗4の両端
間の電圧降下も無視できる値となる。従って、超強入力
RF信号の正の半サイクル期間にトランジスタ3が飽和
領域に駆されると、ェミツタ電圧(すなわち零ボルトの
接地電圧)が出力端子9からコレクタ出力電圧として表
われるものである。Therefore, between the collector and emitter of transistor 3, the forward fin pressures of the two PN junctions cancel each other out, so that, as is well known, the collector and emitter of transistor 3 in the saturation region cancel each other out.
The emitter voltage has an extremely small value that can be ignored. If the emitter resistor 4 has a value that can be ignored compared to the collector resistor 5, the voltage drop across the emitter resistor 4 in this case also has a value that can be ignored. Therefore, when the transistor 3 is driven into the saturation region during the positive half cycle period of the super strong input RF signal, the emitter voltage (ie, the ground voltage of zero volts) appears as the collector output voltage from the output terminal 9.
一方、超強入力RF信号の負の半サイクル期間にトラン
ジスタ3が遮断領域に駆動されると、電源供給端子8の
鰭源電圧Vccが出力端子9からコレクタ出力電圧とし
て表われるものとなる。On the other hand, when the transistor 3 is driven to the cutoff region during the negative half cycle period of the super strong input RF signal, the fin source voltage Vcc of the power supply terminal 8 appears as the collector output voltage from the output terminal 9.
第2図Bは超強入力RF信号によって上記のよぬに交互
に飽和領域、遮断領域に駆動されるトランジスタ3のコ
レクタ出力端子9における出力波形を示すものであり、
AM成分に対応したェンベロープ部b,,b2が消失し
、RF信号の高周波搬送波と同期するとともに電源電圧
Vccと接地電圧GNDとの間で変化するパルス波形な
のみが得られる。従って、第2図Bに示すようにヱンベ
ロープ静め,,b2の消失したパルス波形公のRF出力
信号がRF増幅器の出力端子から得られる場合は、当然
のことながらAMチューナ中の中間周波増幅器の出力に
接続されたAM検波器の出力からェンベロープ0又はQ
に対応した音声検波出力が得られなくなるばかりか、A
GC動作に関連して下記の如き誤動作が生じる。すなわ
ち、RF増幅器のRF出力信号が第2図Bに示すように
ェンベロ−プq,b2を含まし、クリップ状態のパルス
出力となると、中間周波増幅器のび出力信号も同様にェ
ンベロープを含まないクリップ状態のパルス波形となる
。FIG. 2B shows the output waveform at the collector output terminal 9 of the transistor 3, which is alternately driven into the saturation region and the cutoff region by a super strong input RF signal.
The envelope parts b, b2 corresponding to the AM component disappear, and only a pulse waveform that is synchronized with the high frequency carrier wave of the RF signal and changes between the power supply voltage Vcc and the ground voltage GND is obtained. Therefore, as shown in Figure 2B, if the RF output signal of the pulse waveform with the envelope quiet and the pulse waveform b2 disappeared is obtained from the output terminal of the RF amplifier, it is natural that the output of the intermediate frequency amplifier in the AM tuner is Envelope 0 or Q from the output of the AM detector connected to
Not only will it be impossible to obtain audio detection output corresponding to
The following malfunctions occur in connection with the GC operation. In other words, when the RF output signal of the RF amplifier contains envelopes q and b2 as shown in FIG. 2B and becomes a clipped pulse output, the intermediate frequency amplifier's extended output signal similarly becomes a clipped state that does not include an envelope. The pulse waveform is as follows.
中間周波増幅器の出力に接続されるAGC検波・フィル
ター回路は中間周波増幅器の出力信号を半波整流・平滑
することにより高周波搬送波成分が除去されたAM成分
としてのヱンベロープに対応したAGC電圧を発生する
が、中間周波増幅器のIF出力信号がェンベロープを含
まないクリップ状態のパルス波形の場合にはAGC検波
・フィルター回燐から得られるAGC電圧は相対的に低
レベルとなる。従って、この低レベルのAGC電圧によ
る利得制御の結果、AMチューナのRF増幅器は超強入
力RF信号を大きな増幅率で増幅してしまうため、RF
増幅器の出力クリップ状態はますます助長されて、いわ
ゆるAGCロックアウト現象という誤動作が生じてしま
う。本発明はかかる従来の欠点を除去するものであり、
以下にその実施例を詳細に説明する。The AGC detection/filter circuit connected to the output of the intermediate frequency amplifier half-wave rectifies and smoothes the output signal of the intermediate frequency amplifier to generate an AGC voltage corresponding to the envelope as an AM component with the high frequency carrier component removed. However, if the IF output signal of the intermediate frequency amplifier is a clipped pulse waveform that does not include an envelope, the AGC voltage obtained from AGC detection and filtering will be at a relatively low level. Therefore, as a result of gain control using this low-level AGC voltage, the RF amplifier of the AM tuner amplifies the ultra-strong input RF signal with a large amplification factor, so the RF
The output clip state of the amplifier is further exacerbated, resulting in a malfunction called the so-called AGC lockout phenomenon. The present invention eliminates such conventional drawbacks,
Examples thereof will be described in detail below.
第3図及び第4図は夫々本発明になるェミッタ接地型ト
ランジスタ増幅器の1実施例の縦断面構造図及び回路図
である。3 and 4 are a vertical cross-sectional structural diagram and a circuit diagram, respectively, of an embodiment of a common emitter transistor amplifier according to the present invention.
かかるェミツタ接地型トランジスタ増幅器はAMチュー
ナのRF増幅器として利用されるのに好適であって、周
知のようにRF増幅出力信号中のAM成分は周知数混合
段、中間周波増幅器、AGC検波・フィルター回路を介
してAGC電圧としてRF増幅器に帰還され、中間周波
増幅器の出力に接続されたAM検波器の出力から音声検
波出力が得られる。同図中、11はP型半導体基板で、
この上にN型のェピタキシャル成長層12〜14を形成
する。次にP+型の分離層15〜18を形成すると共に
、NPNトランジスタ24を形成するためのP型ベース
拡散層19、ダンピング抵抗25を形成するためのP型
抵抗拡散層20、ピンチ抵抗26の抵抗26aを形成す
るためのP型抵抗拡散層21を形成する。次にトランジ
スタ24を形成するためのN型ェミツタ拡散層22、ピ
ンチ抵抗26のダイオード26bを形成するためのN型
カソード拡散層23を形成する。次にP型基板11を接
地し、トランジスタ24のェミツタ拡散層22を抵抗2
7を介して接地し、トランジスタ24のコレクタをなす
ェピタキシャル成長層12を出力端子301こ接続する
と共に抵抗31を介して電源供給端子32に接続する。
又トランジスタ24のベース拡散層19と、ダンピング
抵抗25の抵抗拡散層20の一端との間を接続する。次
に抵抗拡散層20の他端と、ピンチ抵抗26の抵抗拡散
層21の一端との間を接続する。又N型のェピタキシャ
ル成長層13,14を電源供聯合端子33に接続する。
次に抵抗拡散層21の他端とカソード拡散層23とを電
源供給端子34に接続する。この状態で、端子32,3
3,34に適正な電源電圧を供給すると共にNPNトラ
ンジスタ24のベース拡散層19に対し、コンデンサ2
9を介して信号源28より、第2図Aにaで示す如きA
M信号を供給する。ここで、N型拡散層23はP型拡散
層21に対し、逆バイアスされるために、N型拡散層2
3の領域直下のP型層21は、N型届23から伸びる空
乏層によって制御され比較的に高い抵抗領域26aすな
わち、ピンチ抵抗領域となる。さらに、P型層21とN
型層23との間のPN接合ダイオード26bはこのピン
チ抵抗26aと並列に接続されることとなる。このよう
に構成されたェミツ夕接地型トランジスタ増幅器におい
ては信号源28の入力振幅電圧が小さな場合はダイオー
ド26は非導適状態を保持する。端子34に接続される
バイアス電圧源(図示せず)の電源内部インピーダンス
は一般的に4・さな値であるにもかかわらず、ピンチ抵
抗26の抵抗領域26aの抵抗値が極めて高いため、ェ
ミッタ接地型トランジスタ24のベースからバイアス電
圧源端子34を見た時の入力インピーダンスを高い値に
設定されることができる。従って、信号源28の入力振
幅電圧が小さな場合は、コレクタ出力端子30の出力端
子にクリップが生じることなくAM成分に対応したヱン
ベロープ成分を取り出すことができる。Such an emitter-grounded transistor amplifier is suitable for use as an RF amplifier in an AM tuner, and as is well known, the AM component in the RF amplified output signal is processed by a well-known mixing stage, an intermediate frequency amplifier, and an AGC detection/filter circuit. The signal is fed back to the RF amplifier as an AGC voltage via the AGC voltage, and an audio detection output is obtained from the output of the AM detector connected to the output of the intermediate frequency amplifier. In the figure, 11 is a P-type semiconductor substrate,
N-type epitaxial growth layers 12 to 14 are formed thereon. Next, P+ type separation layers 15 to 18 are formed, as well as a P type base diffusion layer 19 for forming an NPN transistor 24, a P type resistance diffusion layer 20 for forming a damping resistor 25, and a resistance of a pinch resistor 26. A P-type resistance diffusion layer 21 for forming a layer 26a is formed. Next, an N-type emitter diffusion layer 22 for forming the transistor 24 and an N-type cathode diffusion layer 23 for forming the diode 26b of the pinch resistor 26 are formed. Next, the P-type substrate 11 is grounded, and the emitter diffusion layer 22 of the transistor 24 is connected to the resistor 2.
7 to ground, and the epitaxial growth layer 12 forming the collector of the transistor 24 is connected to the output terminal 301 as well as to the power supply terminal 32 via the resistor 31.
Further, the base diffusion layer 19 of the transistor 24 and one end of the resistance diffusion layer 20 of the damping resistor 25 are connected. Next, the other end of the resistance diffusion layer 20 and one end of the resistance diffusion layer 21 of the pinch resistor 26 are connected. Further, the N-type epitaxial growth layers 13 and 14 are connected to the power supply connection terminal 33.
Next, the other end of the resistance diffusion layer 21 and the cathode diffusion layer 23 are connected to the power supply terminal 34. In this state, terminals 32, 3
3 and 34, and connect the capacitor 2 to the base diffusion layer 19 of the NPN transistor 24.
9 from the signal source 28, as indicated by a in FIG. 2A.
Supply M signal. Here, since the N-type diffusion layer 23 is reverse biased with respect to the P-type diffusion layer 21, the N-type diffusion layer 23
The P-type layer 21 directly under the region 3 is controlled by the depletion layer extending from the N-type layer 23, and becomes a relatively high resistance region 26a, that is, a pinch resistance region. Furthermore, the P type layer 21 and the N
A PN junction diode 26b between the mold layer 23 and the pinch resistor 26a is connected in parallel. In the emitter grounded transistor amplifier configured in this manner, when the input amplitude voltage of the signal source 28 is small, the diode 26 maintains a non-conducting state. Although the power supply internal impedance of the bias voltage source (not shown) connected to the terminal 34 is generally a small value of 4, the resistance value of the resistance region 26a of the pinch resistor 26 is extremely high, so that the emitter The input impedance when looking at the bias voltage source terminal 34 from the base of the grounded transistor 24 can be set to a high value. Therefore, when the input amplitude voltage of the signal source 28 is small, the envelope component corresponding to the AM component can be extracted without clipping occurring at the output terminal of the collector output terminal 30.
そこで今、信号源28から超強入力AM・RF信号がト
ランジスタ24のベースに印加された場合について検討
する。Therefore, a case will now be considered in which a super strong input AM/RF signal is applied to the base of the transistor 24 from the signal source 28.
超強入力AM・RF信号の負の半サイクル期間は高抵抗
値の抵抗26aに並列接続されたダイオード26bは非
導通であるため、トランジスタ24のベースの電圧波形
は第2図Cの波形Cに示すように信号源28の信号波形
Coとほぼ一致する。During the negative half-cycle period of the ultra-strong input AM/RF signal, the diode 26b connected in parallel to the high-resistance resistor 26a is non-conducting, so the voltage waveform at the base of the transistor 24 becomes waveform C in FIG. 2C. As shown, it almost matches the signal waveform Co of the signal source 28.
端子34に印加されるバイアス電圧をVBとし、ダイオ
ード26bの順方向電圧をVFとすれば、VB+VFの
レベルを越える超強入力AM・RF信号の正の半サイク
ルが印加されると、高抵抗値の抵抗26aに並列接続さ
れたダイオード26bが導適する。Assuming that the bias voltage applied to the terminal 34 is VB and the forward voltage of the diode 26b is VF, when a positive half cycle of an ultra-strong input AM/RF signal exceeding the level of VB + VF is applied, a high resistance value will occur. A diode 26b connected in parallel with the resistor 26a is suitable.
この時、トランジスタ24のべ−スの電圧波形次2は第
2図Cに示すように信号源28の信号波形次oにそのま
ま追従して高レベルとなるのではなく、ダイオード26
bの導通勤作(リミッタ動作)の結果として信号源28
の信号源インピーダンス(図示せず)とダイビング抵抗
25と端子34に接続されたバイアス電圧源(図示せず
)の内部インピーダンスとによってその振幅レベルの圧
縮された電圧波形C2がトランジスタ24のベースに印
加されるものとなる。このように圧縮されたトランジス
タ24のベース電圧波形C2は、信号源28の信号波形
Coのェンベロープ部C3に対応して圧縮されたェンベ
ロープ部C4を有するものとなる。さらに、このように
してトランジスタ24のベース電圧波形の正の半サイク
ルC2が圧縮されるため、トランジスタ24が完全な飽
和領域まで駆動されることが防止される。第2図Dは、
本発明によるェミツタ接地型トランジスタ増幅器のコレ
クタ出力端子30における出力波形D3を示すものであ
る。At this time, the voltage waveform at the base of the transistor 24 does not directly follow the signal waveform at the signal source 28 to a high level as shown in FIG.
As a result of the conducting operation (limiter operation) of b, the signal source 28
A compressed voltage waveform C2 of that amplitude level is applied to the base of the transistor 24 by the signal source impedance (not shown) of the diving resistor 25 and the internal impedance of the bias voltage source (not shown) connected to the terminal 34. become what is done. The base voltage waveform C2 of the transistor 24 compressed in this manner has a compressed envelope portion C4 corresponding to the envelope portion C3 of the signal waveform Co of the signal source 28. Furthermore, since the positive half cycle C2 of the base voltage waveform of transistor 24 is compressed in this manner, transistor 24 is prevented from being driven to full saturation. Figure 2 D is
3 shows an output waveform D3 at the collector output terminal 30 of the grounded-emitter transistor amplifier according to the present invention.
圧縮されていない大振幅の負の半サイクル信号がトラン
ジスタ24のベースに印加されることにより、トランジ
スタ24が遮断領域に駆動され、そのコレクタ出力電圧
は電源供給端子32の電源電圧Vccまで上昇する。従
って、コレクタ出力電圧の高レベルクリップが生じ、高
レベルのェンベロープ部D,は消失する。一方、本実施
例によれば、圧縮を受けた正の半サイクル信号C2がト
ランジスタ24のベースに印加されることにより、トラ
ンジスタが飽和領域に駆動されることが防止され、その
コレクタ出力電圧は接地電圧まで低下することなく、圧
縮ベース電圧波形に2のェンベロープC4に対応したェ
ンベロープD2を有するとともに中間電圧レベルVMと
接地電圧GNDとの間で変化するものとなる。従って、
AMチューナのRF増幅器に上述したヱミッタ接地型ト
ランジスタ増幅器を利用することにより、圧縮されたA
M成分に対応した圧縮ェンベロープ部D2に比例したA
GC電圧及び音声検波出力がAGC検波・フィルター回
路及びA蛇検波器からそれぞれ得られるため、上述した
不所望なAGCロックアウト現象及び音声検波出力消失
現象を防止することができる。An uncompressed large amplitude negative half-cycle signal applied to the base of transistor 24 drives transistor 24 into the cut-off region and its collector output voltage rises to the power supply voltage Vcc at power supply terminal 32. Therefore, a high level clip of the collector output voltage occurs and the high level envelope portion D, disappears. On the other hand, according to this embodiment, by applying the compressed positive half-cycle signal C2 to the base of the transistor 24, the transistor is prevented from being driven into the saturation region, and its collector output voltage is grounded. The compressed base voltage waveform has an envelope D2 corresponding to the envelope C4 of 2 and changes between the intermediate voltage level VM and the ground voltage GND without decreasing to the voltage level VM. Therefore,
By using the above-mentioned common emitter type transistor amplifier for the RF amplifier of the AM tuner,
A proportional to the compressed envelope portion D2 corresponding to the M component
Since the GC voltage and the audio detection output are obtained from the AGC detection/filter circuit and the A-shape detector, the above-mentioned undesirable AGC lockout phenomenon and audio detection output loss phenomenon can be prevented.
本発明のェミッタ接地型トランジスタ増幅器をAMチュ
ーナ内のRF増幅器に適用した場合、AM放送において
送信所アンテナ付近で、その付近が14世旧〆/m程度
の電界強度であっても増幅器には実用上問題がなく、従
って検波出力の極端な低下を防ぐことが出来る。When the emitter-grounded transistor amplifier of the present invention is applied to an RF amplifier in an AM tuner, it will be practical for the amplifier even if the electric field strength near the transmitting station antenna in AM broadcasting is about 14 years ago/m. Therefore, it is possible to prevent an extreme drop in the detection output.
なお、上誌の実施例においてはピンチ抵抗26とその寄
生ダイオード26bとを使用しているが集積回路内のり
ニア抵抗にダイオードを接続しこのダイオードにバイア
ス電源を供V給する様にしても良い。In the above embodiment, the pinch resistor 26 and its parasitic diode 26b are used, but a diode may be connected to the linear resistor in the integrated circuit and a bias power supply V may be supplied to this diode.
また本発明はPNPトランジスタのバイアス回路にも適
用可能でこの場合においてはピンチ抵抗の寄生ダイオー
ドを逆方向に後続す。The present invention can also be applied to a bias circuit for a PNP transistor, in which case a parasitic diode of a pinch resistor is followed in the opposite direction.
また本発明では、端子34に接続されるバイアス亀圧源
の電源内部インピーダンスが大きい場合、ダンピング抵
抗25を省略できることは言うまでもない。Further, in the present invention, it goes without saying that the damping resistor 25 can be omitted if the internal impedance of the bias voltage source connected to the terminal 34 is large.
上述の如く、本発明の実施例によれば、ヱミッタ接地型
の増幅トランジスタのベースにピンチ抵抗とダンピング
抵抗を順次介してバイアス電圧を供V給し、上記ピンチ
抵抗の抵抗と寄生ダイオードとの並列回路を利用して片
側の入力波形に対してリミッタ動作を行なわせ、かつ上
記ダンピング抵抗でリミツタ効果を弱め、かつ上記トラ
ンジスタを完全に飽和させずに能動領域で動作させ他の
側の入力波形に対しては上記トランジスタを遮断させる
様にしているためAMチューナにおいて超強入力時にあ
っても検波出力の極端な低下が防止される等の特長があ
る。As described above, according to the embodiment of the present invention, the bias voltage is supplied to the base of the emitter-grounded amplification transistor via the pinch resistor and the damping resistor in sequence, and the resistor of the pinch resistor and the parasitic diode are connected in parallel. A circuit is used to perform a limiter operation on the input waveform on one side, the damping resistor weakens the limiter effect, and the transistor is operated in the active region without being completely saturated, and the input waveform on the other side is On the other hand, since the above-mentioned transistor is cut off, it has the advantage of preventing an extreme drop in the detection output even when an AM tuner receives an extremely strong input.
第1図は従来のバイアス回路の1例の回路図、第2図A
乃至Dは従釆及び本発明のバイアス回路を使用したェミ
ッタ接地型トランジスタ増幅器のAM入出力信号波形図
、第3図及び第4図は夫々本発明になるバイアス回路を
使用したェミツタ接地型トランジスタ増幅器の1実施例
の縦断面構造図及び回路図である。
1,28……信号源、2,29……コンデンサ、3,2
4……トランジスタ、4,5,6……抵抗値、7,8,
32,34・・・・・・電源供給端子、9,30……出
力端子、25……ダンピング抵抗、26・・・・・・ピ
ンチ抵抗、26b・・・・・・寄生ダイオード。
第三図
第2図
第3図
第4図Figure 1 is a circuit diagram of an example of a conventional bias circuit, Figure 2A
D to D are AM input/output signal waveform diagrams of emitter-grounded transistor amplifiers using the bias circuit of the present invention, and FIGS. 3 and 4 respectively show emitter-grounded transistor amplifiers using the bias circuit of the present invention. FIG. 2 is a longitudinal cross-sectional structural diagram and a circuit diagram of one embodiment of the present invention. 1, 28... Signal source, 2, 29... Capacitor, 3, 2
4...Transistor, 4,5,6...Resistance value, 7,8,
32, 34... Power supply terminal, 9, 30... Output terminal, 25... Damping resistor, 26... Pinch resistor, 26b... Parasitic diode. Figure 3 Figure 2 Figure 3 Figure 4
Claims (1)
エミツタ接地型トランジスタ24と該エミツタ接地型ト
ランジスタの該ベースとバイアス電圧源との間に接続さ
れた抵抗26aとを具備してなるエミツタ接地型トラン
ジスタ増幅器であつて、上記抵抗26aにダイオード2
6bを並列接続せしめ、上記信号源28が大振幅レベル
の信号を発生する際上記ダイオード26bが導通するこ
とにより上記エミツタ接地型トランジスタ24の飽和を
防止してなることを特徴とするエミツタ接地型トランジ
スタ増幅器。 2 信号源28と、該信号源にそのベースが接続された
エミツタ接地型トランジスタ24と、該エミツタ接地型
トランジスタの該ベースとバイアス電圧源との間に並列
接続された抵抗26aとダイオード26bとを具備して
なり、上記信号源28が大振幅レベルの信号を発生する
際上記ダイオード26bが導通することにより上記トラ
ンジスタ24の飽和を防止せしめ、上記信号源28の信
号のAM成分に対応したAM成分が上記トランジスタ2
4のコレクタ出力端子30において消失することを防止
したことを特徴とするエミツタ接地型トランジスタ増幅
器。 3 信号源28と、該信号源にそのベースが接続された
エミツタ接地型トランジスタ24と該エミツタ接地型ト
ランジスタの該ベースとバイアス電圧源との間に並列接
続された抵抗26aとダイオード26bとを具備してな
り、上記信号源28が大振幅レベルの信号を発生する際
上記ダイオード26bが導通することにより上記トラン
ジスタ24の飽和を防止せしめ、上前信号源28の信号
のAM成分に対応したAM成分が上記トランジスタ24
のコレクタ出力端子30において消失することを防止し
たエミツタ接地型トランジスタ増幅器であつて、上記抵
抗26aはピンチ抵抗26のP形抵抗層21により形成
され、上記ダイオード26bは該ピンチ抵抗26の該P
形抵抗層21とN形カソード層23との間の寄生PN接
合により形成されたことを特徴とするエミツタ接地型ト
ランジスタ増幅器。[Claims] 1. A signal source 28, a common emitter transistor 24 whose base is connected to the signal source, and a resistor 26a connected between the base of the common emitter transistor and a bias voltage source. A common emitter type transistor amplifier comprising: a diode 2 connected to the resistor 26a;
6b are connected in parallel, and when the signal source 28 generates a signal with a large amplitude level, the diode 26b becomes conductive to prevent saturation of the grounded emitter transistor 24. amplifier. 2. A signal source 28, a common emitter transistor 24 whose base is connected to the signal source, and a resistor 26a and a diode 26b connected in parallel between the base of the common emitter transistor and a bias voltage source. When the signal source 28 generates a signal with a large amplitude level, the diode 26b becomes conductive to prevent saturation of the transistor 24 and generate an AM component corresponding to the AM component of the signal from the signal source 28. is the above transistor 2
4. A common emitter type transistor amplifier characterized in that the transistor amplifier is prevented from disappearing at the collector output terminal 30 of No. 4. 3. A signal source 28, a common emitter transistor 24 whose base is connected to the signal source, and a resistor 26a and a diode 26b connected in parallel between the base of the common emitter transistor and a bias voltage source. When the signal source 28 generates a signal with a large amplitude level, the diode 26b becomes conductive, thereby preventing saturation of the transistor 24 and generating an AM component corresponding to the AM component of the signal from the front signal source 28. is the transistor 24
The resistor 26a is formed by the P-type resistance layer 21 of the pinch resistor 26, and the diode 26b is formed by the P-type resistor layer 21 of the pinch resistor 26.
1. A common emitter type transistor amplifier characterized in that it is formed by a parasitic PN junction between a type resistor layer 21 and an N type cathode layer 23.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50120678A JPS6023523B2 (en) | 1975-10-08 | 1975-10-08 | Grounded emitter transistor amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50120678A JPS6023523B2 (en) | 1975-10-08 | 1975-10-08 | Grounded emitter transistor amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5245243A JPS5245243A (en) | 1977-04-09 |
| JPS6023523B2 true JPS6023523B2 (en) | 1985-06-07 |
Family
ID=14792222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50120678A Expired JPS6023523B2 (en) | 1975-10-08 | 1975-10-08 | Grounded emitter transistor amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6023523B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5268649A (en) * | 1992-08-03 | 1993-12-07 | Texas Instruments Incorporated | Bias circuit for bipolar transistors |
| JP3338783B2 (en) * | 1998-09-24 | 2002-10-28 | エヌイーシーアクセステクニカ株式会社 | Transistor circuit |
-
1975
- 1975-10-08 JP JP50120678A patent/JPS6023523B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5245243A (en) | 1977-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4015212A (en) | Amplifier with FET having gate leakage current limitation | |
| US4298884A (en) | Chroma amplifier and color killer | |
| US3898576A (en) | Direct-coupled amplifier provided with negative feedback | |
| US4366450A (en) | Automatic gain control circuit | |
| US3052853A (en) | Attenuator for strong signals in a radio receiver | |
| JPS6023523B2 (en) | Grounded emitter transistor amplifier | |
| JPS6142888B2 (en) | ||
| US3968450A (en) | Transistor amplifier | |
| US4290026A (en) | Power amplifier whose bias voltage changes depending on power supply voltage | |
| US4247825A (en) | Transistor amplifier | |
| US3064197A (en) | Automatic noise limiter circuit | |
| US3519946A (en) | Class a audio amplifier | |
| US4143330A (en) | Detector circuit | |
| US4266199A (en) | Linear alternating-current amplifier | |
| ES355465A1 (en) | A SIGNAL LIMITATION CIRCUIT PROVISION. | |
| JPS5818818B2 (en) | Congo Cairo | |
| JPS5934212Y2 (en) | Protection circuit for signal processing circuit | |
| US3952259A (en) | Gain control apparatus | |
| JPS6121855Y2 (en) | ||
| JPS5848809Y2 (en) | Detection circuit | |
| EP0067132A2 (en) | Improvement in bipolar transistor amplifiers with a high linear dynamic range | |
| JPH0249061B2 (en) | ||
| JPH0712153B2 (en) | FM receiver | |
| JPH06350354A (en) | Amplifier circuit | |
| JPS6363125B2 (en) |