JPS6024510B2 - pattern inspection equipment - Google Patents
pattern inspection equipmentInfo
- Publication number
- JPS6024510B2 JPS6024510B2 JP54101625A JP10162579A JPS6024510B2 JP S6024510 B2 JPS6024510 B2 JP S6024510B2 JP 54101625 A JP54101625 A JP 54101625A JP 10162579 A JP10162579 A JP 10162579A JP S6024510 B2 JPS6024510 B2 JP S6024510B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- inspection
- circuit
- reference level
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Image Processing (AREA)
- Image Analysis (AREA)
Description
【発明の詳細な説明】
本発明は、2次元パターンをその一部分に限定して検査
することができるようにしたパターン検査装置に関すも
のである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a pattern inspection apparatus that is capable of inspecting only a portion of a two-dimensional pattern.
従来、2次元的配列から構成される光学的、電気的、磁
気的その他の物理的情報(これをパターン情報と総称し
、以後パターンと略称する。Conventionally, optical, electrical, magnetic, and other physical information (this is collectively referred to as pattern information, and hereinafter abbreviated as pattern) is composed of a two-dimensional array.
)を処理対象とするパターン処理装置がパターン検査等
に慣用されている。この種処理装置の一般的なものは、
2次元パターンを順次走査してアナログ時系列信号に変
換するテレビカメラ等の映像入力装置と、このアナログ
信号をデジタル化する2値化回路と、このデジタル信号
をサンプリングして空間的分割を行う分割回路と、この
分割されたデジタル信号すなわち画素信号の都又は主要
部を蓄積する記憶回路とを備えており、主としてパター
ンの識別、パターン中の欠陥の検査などに利用されてい
る。上記パターン検査の対象となるパターンは多種多様
であるが、従来は物品に添付されたラベルなどのように
パターンを全体的に検査すれば足りるものが王であった
。) is commonly used for pattern inspection and the like. Common types of processing equipment of this type are:
A video input device such as a television camera that sequentially scans a two-dimensional pattern and converts it into an analog time series signal, a binarization circuit that digitizes this analog signal, and a division system that samples and spatially divides this digital signal. It is equipped with a circuit and a storage circuit that stores the main part of the divided digital signal, that is, the pixel signal, and is mainly used for identifying patterns, inspecting defects in patterns, etc. There are a wide variety of patterns that are subject to the pattern inspection, but conventionally it has been sufficient to inspect the entire pattern, such as a label attached to an article.
近年この種装置の性能向上に伴ってその用途も漸次拡大
されており、半導体製品などの精密物品の検査にも利用
されるようになってきたが、この種物品はその本質上わ
ずかな欠陥が存在しても全機能に与える影響が大きい部
分と、それほどでもない部分から成ることも多い。また
、予想される欠陥に対して予め並列冗長構成をとるもの
については、ある部分に欠陥が認められても、これに対
応する特定部分に欠陥がなければ合格とみなすような場
合も考えられ、欠陥の詳細な分布状態を知ることが必要
となることもある。従来、検査部分を限定する方法とし
ては、パターンの拡大・縮少処理の手法が用いられてい
る。In recent years, as the performance of this type of equipment has improved, its uses have gradually expanded, and it has come to be used to inspect precision products such as semiconductor products, but this type of equipment is inherently susceptible to slight defects. Even if it does exist, it often consists of parts that have a large effect on all functions and parts that do not. In addition, for products that have a parallel redundant configuration in advance for anticipated defects, even if a defect is found in a certain part, it may be considered that the corresponding specific part is deemed to have passed the test if there is no defect. It may be necessary to know the detailed distribution of defects. Conventionally, a pattern enlargement/reduction process has been used as a method of limiting the inspection portion.
たとえばパターン外周部についてだけ検査を行う場合に
は、記憶した原パターンを適宜な大きさに縮小し、この
縮小パターンについての画素信号と原パターンについて
の画素信号との論理積をとり、“0”の論理出力が得ら
れる部分すなわち原パターンの外周部についてだけ欠陥
検査を行う構成とすればよく、逆に上述の場合において
“1”の論理出力が得られる部分についてだけ検査を行
う構成とすれば、原パターンの内部だけを検査対象とす
ることができる。このような領域限定の手法は主として
ハード的手段により達成されているため、回路が複雑と
なる欠点があった。従って、混み入った形状の領域を限
定する場合や相互に分離した多数の領域を限定する場合
に、従釆技術をそのまま延長しようとすれば、膨大なハ
ードウェアを必要とし、経済的に実現が困難になる。本
発明は上述した従来の問題点に鑑みてなされたものであ
り、その目的とするところは、簡易な構成のもとで2次
元パターンをその一部分に限定して検査することができ
るパターン検査装置を提供することにある。以下、図面
を参照して本発明の詳細を説明する。本発明のパターン
検査装置は、種々のパターンの検査に使用できるが、一
例として第1図に示すように、円形のシリコン基板上に
アルミ電極を同心円状に形成したパターンについて説明
する。For example, when inspecting only the outer periphery of a pattern, the stored original pattern is reduced to an appropriate size, the pixel signals of this reduced pattern and the pixel signals of the original pattern are ANDed, and the result is "0". The configuration may be such that the defect inspection is performed only on the portion where the logic output of "1" is obtained, that is, the outer periphery of the original pattern.Conversely, in the above case, it is possible to have a configuration where the defect inspection is performed only on the portion where the logic output of "1" is obtained. , only the inside of the original pattern can be inspected. Since such area-limiting techniques are mainly achieved by hardware means, they have the disadvantage of complicating the circuitry. Therefore, if you try to extend the follow-up technology as it is when defining a region with a crowded shape or when defining a large number of regions that are separated from each other, a huge amount of hardware will be required and it will not be economically viable. It becomes difficult. The present invention has been made in view of the above-mentioned conventional problems, and its purpose is to provide a pattern inspection device that can inspect a two-dimensional pattern by limiting it to a portion thereof with a simple configuration. Our goal is to provide the following. Hereinafter, details of the present invention will be explained with reference to the drawings. The pattern inspection apparatus of the present invention can be used to inspect various patterns, but as an example, a pattern in which aluminum electrodes are formed concentrically on a circular silicon substrate will be described as shown in FIG.
第1図において、aは検査パターン100の平面図、b
はそのQQ′断面図であり、101はシリコン基板、1
02,103,104,105は同心円状に分離して基
板上に形成したアル電極である。正常品では、電極10
2〜105のいずれについても鏡面反射を生じないよう
ににつや消しされている。被検査パターンは、例示する
ように、黒欠陥106、白欠陥107を含む。テレビカ
メラ等の映像入力装置を使用して、この被検査パターン
の表面を上方から走査し、その結果得られる時系列の映
像信号をもとに欠陥の検査を行う。同図cはaにおける
QQ′線上の走査出力信号であり、黒欠陥106に対応
して映像出力のくぼみ波形106′、白欠陥107に対
応して映像出力の突起波形107′をそれぞれ含む。本
発明は、この種欠陥の有無を高精度で検出することがで
きる。以下、本発明を第2図に示す実施例により説明す
る。テレビカメラ等の映像入力装置204は、被検査パ
ターン201の表面を2次元的に走査し、表面の明暗に
応じた時系列のアナログ映像信号を出力する。202は
被検査パターンを照明する照明器である。In FIG. 1, a is a plan view of the inspection pattern 100, and b is a plan view of the inspection pattern 100.
is its QQ′ cross-sectional view, 101 is a silicon substrate, 1
Reference numerals 02, 103, 104, and 105 are Al electrodes formed on the substrate in concentric circles. In a normal product, electrode 10
All of Nos. 2 to 105 are matted so as not to cause specular reflection. The pattern to be inspected includes a black defect 106 and a white defect 107, as illustrated. Using a video input device such as a television camera, the surface of the pattern to be inspected is scanned from above, and defects are inspected based on the time-series video signals obtained as a result. FIG. 3C shows a scanning output signal on the QQ' line in a, which includes a concave waveform 106' of the video output corresponding to the black defect 106 and a protrusion waveform 107' of the video output corresponding to the white defect 107, respectively. The present invention can detect the presence or absence of this type of defect with high accuracy. The present invention will be explained below with reference to an embodiment shown in FIG. A video input device 204 such as a television camera two-dimensionally scans the surface of the pattern to be inspected 201 and outputs a time-series analog video signal corresponding to the brightness and darkness of the surface. 202 is an illuminator that illuminates the pattern to be inspected.
光電スイッチや近接スイッチ等により構成される位置検
出器203は、映像入力装置204の視野内に被検査パ
ターン201が到着して停止したことを検出すると、制
御回路229と進行カウンタ228に検出信号を送出し
、これら両者を起動する。起動された制御回路229は
パターン検査の一連のシーケンスを発生する。進行カウ
ンタ228は、プロセッサを除く部分の処理を同期をと
って実行するために必要な撮像函数の計数を行う。被検
査バーン201が映像入力装置204(以下テレビカメ
ラで代表し「カメラ204」と略称する。When the position detector 203 composed of a photoelectric switch, a proximity switch, etc. detects that the pattern to be inspected 201 has arrived within the visual field of the video input device 204 and has stopped, it sends a detection signal to the control circuit 229 and the progress counter 228. send and start both of them. The activated control circuit 229 generates a sequence of pattern tests. The progress counter 228 counts the number of imaging functions required to synchronously execute the processing except for the processor. The burn to be inspected 201 is connected to a video input device 204 (hereinafter abbreviated as "camera 204", represented by a television camera).
)の視野に入ってからカメラ204の映像信号が安定す
るまでの所定の立上り時間が経過すると、カメラ204
の映像信号は、増幅器205に出力される。ここで所定
の立上り時間とは、カメラ視野内にパターンがないとき
カメラ入射光量は、少なく、視野内にパターンが到着す
ると急激に増加して第4図に示すように一定のカメラ感
度に落ちつくのであるが、この場合における所定のフィ
ルド数(数画面走査期間)のことである。本装置では、
高精度に欠陥を検出する為に一定のカメラ感度を得た後
に各処理を実行している。増幅器205で増幅されたア
ナログ映像信号は、対象中に含まれるパターンおよび背
景の各々に対応する出力レベルの中間にしきし、値を有
する2値化回路206により振幅的に量子化され、パタ
ーンが“1”で背景が“0”であるようなデジタル信号
に変換される。このようなデジタル化が確実に行えるよ
う、背景にはパターンに対してコントラストの大きなも
のを選択するものとし、たとえばパターンが黒っぽいも
のであれば白っぽい背景を、パターンが白っぽいもので
あれば黒っぽい背景をそれぞれ選択する。このデジタル
信号は、量子化回路207においてサンプリングされ、
空間的にも量子化された量子化信号となってパターン端
検出回路208に供給される。パターン端検出回路20
8は、上記量子化信号の背景からパターンへの変化点ぐ
パターン先端」と称する。)およびパターンから背景へ
の変化点(「パターン後端」と称する)。を検出し、検
出信号をパターン機メモリ209に送出する。パターン
端検出回路208の具体的一例は、適宜な段数を有しか
つこれら各段からの並列出力が可能なシフトレジスタと
、これら並列出力の組合せについて論理操作を行う論理
回路を組合せたものである。このように構成されたパタ
ーン総検出回路208の−例は、シフトレジスタのシフ
ト方向の前半に所定個数の“0”が連続的に存在しかつ
後半に所定個数の“1”が連続的に存在するときにパタ
ーンの先端が到達したことを検出して先端検出信号を出
力する。同様にして、パターン端検出回路208は、シ
フトレジスタのシフト方向の前半に所定個数の“1’’
が連続的に存在しかつ後半に所定個数の“0”が存在す
るときパターンの後端が到達したことを検出して後端検
出信号を出力する。走査位置カウンタ231は、走査同
期信号発生回路227から走査同期信号を受けて、カメ
ラ204の走査点の水平および垂直位置を表示する走査
位置信号をパターン端メモリ209に供給する。パター
ン端メモリ209は、パターン端検出回路208からパ
ターン先端信号およびパターン後端信号を受けたときに
上述の走査位置信号を取込み、これらの各々を走査面上
におけるパターン先端座標およびパターン後端座標とし
て記録する。プロセッサ230は、パターン端メモリ2
09からパターン端座標を読取り、これに塞いてパター
ン位置を算出する。), the camera 204
The video signal is output to the amplifier 205. Here, the predetermined rise time means that when there is no pattern within the camera field of view, the amount of light incident on the camera is small, but when a pattern arrives within the field of view, it increases rapidly and settles down to a certain camera sensitivity as shown in Figure 4. However, in this case, it refers to a predetermined number of fields (several screen scanning periods). With this device,
In order to detect defects with high precision, each process is executed after a certain level of camera sensitivity is obtained. The analog video signal amplified by the amplifier 205 is quantized in amplitude by the binarization circuit 206, which has a value intermediate between the output levels corresponding to each of the pattern and background included in the object, and the pattern is " It is converted into a digital signal in which the signal is "1" and the background is "0". To ensure that this kind of digitization can be performed reliably, a background with a large contrast to the pattern should be selected. For example, if the pattern is dark, choose a whitish background, and if the pattern is whitish, choose a black background. Select each. This digital signal is sampled in a quantization circuit 207,
A quantized signal that is also spatially quantized is supplied to the pattern edge detection circuit 208 . Pattern edge detection circuit 20
8 is the tip of the pattern where the quantized signal changes from the background to the pattern. ) and the transition point from the pattern to the background (referred to as the "pattern trailing edge"). is detected and a detection signal is sent to the pattern machine memory 209. A specific example of the pattern end detection circuit 208 is a combination of a shift register having an appropriate number of stages and capable of parallel output from each stage, and a logic circuit that performs logical operations on the combination of these parallel outputs. . An example of the total pattern detection circuit 208 configured in this way is such that a predetermined number of "0"s continuously exist in the first half of the shift register in the shift direction, and a predetermined number of "1s" continuously exist in the second half. When the pattern reaches the tip, it is detected and a tip detection signal is output. Similarly, the pattern end detection circuit 208 detects a predetermined number of "1"s in the first half of the shift register in the shift direction.
exists continuously and a predetermined number of "0"s exist in the latter half, it is detected that the trailing edge of the pattern has arrived, and a trailing edge detection signal is output. The scan position counter 231 receives a scan synchronization signal from the scan synchronization signal generation circuit 227 and supplies a scan position signal indicating the horizontal and vertical positions of the scan point of the camera 204 to the pattern end memory 209 . The pattern edge memory 209 takes in the above-mentioned scanning position signals when receiving the pattern leading edge signal and pattern trailing edge signal from the pattern edge detection circuit 208, and stores these signals as pattern leading edge coordinates and pattern trailing edge coordinates on the scanning surface, respectively. Record. The processor 230 stores the pattern edge memory 2
The pattern end coordinates are read from 09 and the pattern position is calculated by filling them.
パターン形状が第1図に示すように円形であれば、謙取
つたパターン端座藤からパターンの中心座標を算出し、
被検査パターン201が基準位置からどの程度ずれて停
止したかを検出する。パターン形状が回転対称性に乏し
い任意形状である場合には、パターンの重心ないしはそ
れに類した適宜な点を予め定めておき、その点の座標ど
うしを比較することにより、被検査パターン201が基
準位置からどの程度ずれて停止したかを検出する。引続
いて、プロセッサ230は上記停止位置ずれ情報に塞い
て、基準レベルサンプリング領域メモリ214に蓄積さ
れている1又は複数の基準レベルサンプリング領域パタ
ーンのパターン端座標を修正する。上記パターンは被検
査対象物上の基準レベルとなるような安定で一様なしベ
ルの領域を表示するものである。上記パターンが基準レ
ベルサンプリング領域メモリ214上の正規化された位
置に記憶されている。上記パターン機の修正は、第3図
に例示するように修正前の基準レベルサンプリング領域
パターン端座標302,303を被検査パターン301
′の停止位置ずれ分(0→0′)だけシフトさせるもの
である。パターン端座襟の修正に際しては、メモリ21
4上に記憶された正規位置の各パターン情報を検査時に
直接修正すると、次の判定に際しての使用が困難になる
。If the pattern shape is circular as shown in Figure 1, calculate the center coordinates of the pattern from the edge of the pattern,
It is detected how much the pattern to be inspected 201 has deviated from the reference position and stopped. If the pattern shape is an arbitrary shape with poor rotational symmetry, the center of gravity of the pattern or an appropriate point similar to it is determined in advance, and the coordinates of the point are compared to locate the pattern to be inspected 201 at the reference position. Detect how much deviation from the stop occurs. Subsequently, the processor 230 uses the stop position deviation information to correct the pattern end coordinates of one or more reference level sampling area patterns stored in the reference level sampling area memory 214. The above pattern represents a region of stable, non-uniform bells that serves as a reference level on the object to be inspected. The above pattern is stored in a normalized position on the reference level sampling area memory 214. In the modification of the pattern machine described above, as illustrated in FIG.
' is shifted by the stop position deviation (0→0'). When modifying the pattern end seat collar, use memory 21.
If each pattern information of the normal position stored on the pattern information is directly corrected at the time of inspection, it will be difficult to use it at the time of the next judgment.
メモリ上の情報をこわさずに修正して読み出す一例とし
て、画面垂直位置をアドレスとし、そのアドレスの内容
としてその垂直位置におけるパターン端座穣を記憶させ
ておき、読み出しの際に加減算器により垂直方向のアド
レスに対応したオフセットを加える構成とする。この場
合には、水平方向のパターン端座標に対しても同様の構
成とする。基準レベルサンプリング領域メモリ214は
、引続く画面走査に同期して走査位置カウンタ231か
ら受けた走査位置信号が自己の蓄積する基準レベルサン
プリング領域パターンの先端座標と一致した時点から同
じく、後端座標と一致した時点までの期間にわたり、所
定期間のサンプリング信号・を出力する。As an example of correcting and reading out information in memory without destroying it, the vertical position of the screen is taken as an address, the pattern edge width at that vertical position is stored as the content of that address, and when reading, an adder/subtractor is used to read out the vertical position. The configuration is such that an offset corresponding to the address is added. In this case, the same configuration is applied to the pattern end coordinates in the horizontal direction. The reference level sampling area memory 214 similarly stores the rear end coordinates from the time when the scanning position signal received from the scanning position counter 231 in synchronization with the subsequent screen scan matches the leading edge coordinates of the reference level sampling area pattern stored by itself. A sampling signal of a predetermined period is output over a period up to the point of coincidence.
このサンプリング信号は、映像信号積分回路210およ
びサンプリング時間積分回路211に供野合される。映
像信号積分回路210はカメラ204の映像信号をサン
プリング時間にわたって積分し、これを除算回路212
に出力する。サンプリング時間積分回路211は、サン
プリング時間に比列する大きさの出力を除算回路212
に出力する。除算回路212は、入力した映像信号の積
分値をサンプリング時間で除して、その商をレベル保持
回路213に出力する。上記積分回路210,21 1
は毎画面走査開始時にリセツトされる。基準レベルサン
プリング領域パターンメモリ214が疹正された後、引
続く1画面走査期間に上記処理が実行され、その1画面
走査期間終了時点において、レベル保持回路213は除
算回路212の出力を保持する。This sampling signal is applied to a video signal integration circuit 210 and a sampling time integration circuit 211. The video signal integration circuit 210 integrates the video signal of the camera 204 over the sampling time, and divides the video signal into the division circuit 212.
Output to. The sampling time integration circuit 211 divides an output proportional to the sampling time into a division circuit 212.
Output to. The division circuit 212 divides the integral value of the input video signal by the sampling time and outputs the quotient to the level holding circuit 213. The above integration circuit 210, 21 1
is reset at the start of every screen scan. After the reference level sampling area pattern memory 214 is corrected, the above processing is executed during the subsequent one screen scanning period, and the level holding circuit 213 holds the output of the division circuit 212 at the end of the one screen scanning period.
積分回路210,211除算回路212及びレベル保持
回路213により構成される全回路は、被検査対象物の
基準レベル、すなわち被検査領域の平均映像信号レベル
を得る機能を果す。これには、カメラ信号の温度による
階電流の直流的変化も含まれる。上記しベル保持回路2
13の出力は、差動増幅回路216の一方の入力端子に
入力する。The entire circuit constituted by the integrating circuits 210, 211, the dividing circuit 212, and the level holding circuit 213 functions to obtain the reference level of the object to be inspected, that is, the average video signal level of the area to be inspected. This also includes DC changes in floor current due to temperature of the camera signal. Above mentioned bell holding circuit 2
13 is input to one input terminal of the differential amplifier circuit 216.
差動増幅回路216の他方の入力端子には増幅器205
からの映像信号が入力する。基準レベルサンプリング領
域についての平均レベル算出が終了すると、引続く画面
走査において、差動増幅回路216は、被検査対象物上
の基準レベル領域の信号が寡となり、これより低いレベ
ルがマイナスになり、逆に高いレベルがプラスとなるよ
うに映像信号をレベルシフトして出力する。差敷増幅回
路216の出力は、比較回路217及び221に供給さ
れる。比較回路217は第1図cの波形107で例示さ
れる白欠陥の存在を検出し、この検出結果を童子化回路
218を介してアンド回路219の一方の入力端子に供
給する。これに対して、比較回路222は、第1図cの
波形106′で例示される黒欠陥の存在を検出し、この
検出結果を童子化回路222を介してアンド回路223
の一方の入力端子に供給する。検査領域限定メモリ21
5は、被検査対象物上の検査領域を指定する1又は複数
のパターン端座標を蓄積している。The amplifier 205 is connected to the other input terminal of the differential amplifier circuit 216.
The video signal from is input. When the average level calculation for the reference level sampling area is completed, in the subsequent screen scan, the differential amplifier circuit 216 detects that the signal in the reference level area on the object to be inspected becomes low, and the level lower than this becomes negative. Conversely, the video signal is level-shifted and output so that the higher level becomes positive. The output of the differential amplifier circuit 216 is supplied to comparison circuits 217 and 221. The comparison circuit 217 detects the presence of a white defect as exemplified by the waveform 107 in FIG. On the other hand, the comparator circuit 222 detects the presence of a black defect as exemplified by the waveform 106' in FIG.
is supplied to one input terminal of the Inspection area limited memory 21
5 stores one or more pattern edge coordinates specifying an inspection area on the object to be inspected.
上記パターン端座穣は、基準レベルサンプリング領域パ
ターンと同機に基準レベルサンプリング領域の平均レベ
ルが得られるまでに、停止位置ずれ分だけ、シフトされ
て修正されている。基準レベルサンプリング領域メモリ
214と検査領域限定メモリ215の内容が一致するこ
ともある。基準レベルサンプリング領域の平均レベルが
得られた後の引続く画面走査において、検査領域限定メ
モリ215は、走査位置カウンタ231から受けた走査
位置信号が自己の蓄積する停止位置ずれの修正された検
査限定パターンの先端座標と一致した時点から同じく後
端座標と一致した時点までの期間にわたって連続する“
1”信号を発生し、これをアンド回路219,223に
供給する。The pattern end position is shifted and corrected by the amount of the stop position deviation until the average level of the reference level sampling area is obtained on the same plane as the reference level sampling area pattern. The contents of the reference level sampling area memory 214 and the inspection area limited memory 215 may match. In the subsequent screen scan after the average level of the reference level sampling area is obtained, the inspection area limitation memory 215 stores the scanning position signal received from the scanning position counter 231 as an inspection limitation corrected for the accumulated stop position deviation. Continuous "
1'' signal is generated and supplied to AND circuits 219 and 223.
従って量子化された欠陥検出信号のうち限定された検査
領域内で発生したものだけが、アンド回路219,22
3を経て欠陥積算回路220,224に入力する。欠陥
積算回路220,224は、入力した欠陥検出信号を積
算する。これら積算結果は、有効な画面走査終了時点で
プロセッサ2301こ読みとられ、必要に応じて他の基
準レベルサンプリング領域パターンを発生して新たな平
均基準レベルを算出し、あるいは新たな検査領域限定パ
ターンを発生して上述したような処理を行つo被検査対
象物に対して必要な検査を終了すると、プロセッサ23
0は、欠陥情報を処理し、外部に出力する処理の一例と
して、予め検査限定領域ごとの許容欠陥個数を記憶して
おき、各検査領域について検出個数と許容個数の比較を
行い検査領域ごとの合否判定結果を、インタフェース回
路226を介して外部に出力する構成とすることもでき
る。Therefore, only those generated within the limited inspection area among the quantized defect detection signals are transmitted to the AND circuits 219 and 22.
3 and input to defect integration circuits 220 and 224. The defect integration circuits 220 and 224 integrate the input defect detection signals. These integration results are read by the processor 2301 at the end of a valid screen scan, and if necessary, generate another reference level sampling area pattern to calculate a new average reference level, or create a new inspection area limiting pattern. When the necessary inspection of the object to be inspected is completed, the processor 23
0 is an example of a process that processes defect information and outputs it to the outside.The allowable number of defects for each inspection limited area is stored in advance, and the detected number and allowable number are compared for each inspection area. It is also possible to adopt a configuration in which the pass/fail determination result is output to the outside via the interface circuit 226.
次に本発明によるパターン検査動作過程を第3図に基づ
いて詳細に説明する。Next, the pattern inspection process according to the present invention will be explained in detail with reference to FIG.
まず、カメラ204の視野が300で示す通りであると
すると、その視野300内に被検査パターン301(中
心座標0)が位置すると仮定して基準レベルサンプリン
グ領域として破線302,303で囲まれた領域を基準
レベルサンプリング領域メモリ214に記憶させる。First, assuming that the field of view of the camera 204 is as shown by 300, and assuming that the pattern to be inspected 301 (center coordinates 0) is located within the field of view 300, the area surrounded by broken lines 302 and 303 is defined as a reference level sampling area. is stored in the reference level sampling area memory 214.
また、検査領域を304,305とすると、この領域を
検査領域限定メモリ215に記憶させる。このような処
理を行ったのち、実際のパターン検査に入り、実際の被
検査パターン301′(中心座標0′)が視野300内
においてずれた位置で停止したとする。被検査パターン
301′の映像信号は増幅器205,2値化回路206
,量子化回路207を介してパターン端検出回路208
に加えられパターンの変化点が検出されて、この変化点
の座標がパターン機メモリ209に書込まれる。プロセ
ッサ23川ま、パターン端メモリ209からパタ−ン端
座標を読み取り、これに基づいてパターン位置、例えば
第3図の例では被検査パターン301′の中心座標0′
を算出する。さらにプロセッサ230は被検査パターン
301′と301の位置ずれを算出する。また、カメラ
204からの映像信号は増幅器205を介して映像信号
積分回路210に加えられ、基準レベルサンプリング領
域メリ214から信号が加えられている期間のみ積分が
行われるが、この場合、破線302,303で囲まれた
領域の映像信号を映像信号積分回路210で積分すると
、被検査パターン301′外の領域の映像信号も積分し
てしまうので正しい基準レベルを測定することができな
い。そのため、前述のようにプロセッサ230で被検査
パターン301と301′のずれ分(0→0′)を求め
、基準レベルサンプリング領域メモリ214から出力さ
れる領域をこのずれ分だけ補正して実際302,303
′にて囲まれた領域として映像信号積分回路210で積
分を行わせることにより正しい基準レベルをサンプリン
グ時間積分回路211,除算回路212,レベル保持回
路213を用いて求める。レベル保持回路213にて保
持された基準レベルは増幅器205にて増幅された映像
信号とともに差動増幅器216に加えられ、その差が増
幅されたのち比較器217,221に加えられて黒およ
び白欠陥が検出される。しかし、この比較器217,2
21の出力信号はカメラ204の全視野からの映像信号
であるため、被検査パターン301′外の信号や被検査
パターン301′内でも無関係の部分の信号も含んでい
るため、検査領域限定メモリ215にて限定された領域
についてのみ黒および白欠陥を検出することになるが、
検査領域限定メモIJ215の検査領域304,305
もこのままであると被検査パターン301′の無関係な
部分を検査してしまうので、検査領域限定メモリ215
から出力される領域をこのずれ分だけ補正して領域30
′,105′とする。これにより、被検査パターン30
1′の正しい検査領域の欠陥のみを欠陥積分回路220
,224に入力させることができる。このように、本発
明装置によれば任意の形状、任意の数の検査領域を容易
に限定することができるので、きめ細い検査を行うこと
ができる。Furthermore, if the inspection areas are 304 and 305, these areas are stored in the inspection area limited memory 215. Assume that after performing such processing, actual pattern inspection begins, and the actual pattern to be inspected 301' (center coordinates 0') stops at a shifted position within the field of view 300. The video signal of the pattern to be inspected 301' is transmitted through the amplifier 205 and the binarization circuit 206.
, pattern edge detection circuit 208 via the quantization circuit 207
A change point in the pattern is detected, and the coordinates of this change point are written into the pattern machine memory 209. The processor 23 reads the pattern edge coordinates from the pattern edge memory 209, and based on this, determines the pattern position, for example, in the example of FIG. 3, the center coordinate 0' of the pattern to be inspected 301'.
Calculate. Furthermore, the processor 230 calculates the positional deviation between the patterns to be inspected 301' and 301. Further, the video signal from the camera 204 is applied to the video signal integration circuit 210 via the amplifier 205, and integration is performed only during the period when the signal is applied from the reference level sampling area 214, but in this case, the broken line 302, When the video signal in the area surrounded by 303 is integrated by the video signal integrating circuit 210, the video signal in the area outside the pattern to be inspected 301' is also integrated, making it impossible to measure the correct reference level. Therefore, as described above, the processor 230 calculates the deviation (0 → 0') between the patterns to be inspected 301 and 301', corrects the area output from the reference level sampling area memory 214 by this deviation, and actually 302, 303
By performing integration in the video signal integration circuit 210 as a region surrounded by , a correct reference level is determined using the sampling time integration circuit 211, the division circuit 212, and the level holding circuit 213. The reference level held by the level holding circuit 213 is applied to the differential amplifier 216 together with the video signal amplified by the amplifier 205, and after the difference is amplified, it is applied to the comparators 217 and 221 to detect black and white defects. is detected. However, this comparator 217,2
Since the output signal 21 is a video signal from the entire field of view of the camera 204, it also includes signals outside the pattern to be inspected 301' and signals from unrelated portions within the pattern to be inspected 301'. However, black and white defects are detected only in a limited area.
Inspection areas 304 and 305 of inspection area limited memo IJ215
If this continues, an unrelated part of the pattern to be inspected 301' will be inspected, so the inspection area limited memory 215
The area output from is corrected by this deviation to create area 30.
', 105'. As a result, the pattern to be inspected 30
The defect integration circuit 220 detects only the defects in the correct inspection area of 1'.
, 224. In this way, according to the apparatus of the present invention, it is possible to easily define an arbitrary shape and an arbitrary number of inspection areas, so that detailed inspection can be performed.
例えば第1図に例示した半導体装置において、各電極が
別工程で形成されるものとすれば、各電極ごとの欠陥を
検査することにより工程の良否を各別に判定することも
できる。さらに、各電極の欠陥個数をファーストイン・
ファーストアウト・メモリに記憶して、良否判定終了後
統計的処理を行い、被検査対象物の製造工程の異常、お
よび検査装置の異常を検出し外部に警報を発するような
構成とすることもできる。また本発明の一実施例におい
ては、連続した画面走査により映像信号とその基準レベ
ルの比較を行う構成としているので、カメラの温度特性
などに基づく直流的変動を完全に除去することができる
。For example, in the semiconductor device illustrated in FIG. 1, if each electrode is formed in a separate process, the quality of each process can be determined separately by inspecting each electrode for defects. Furthermore, the number of defects in each electrode is determined first-in.
It is also possible to store the information in a first-out memory, perform statistical processing after the pass/fail judgment is completed, detect abnormalities in the manufacturing process of the object to be inspected, and abnormalities in the inspection equipment, and issue an alarm to the outside. . Furthermore, in one embodiment of the present invention, since the video signal and its reference level are compared by continuous screen scanning, it is possible to completely eliminate direct current fluctuations due to temperature characteristics of the camera, etc.
第1図は、一般的なパターン検査装置の動作を説明する
ための概念図、第2図は本発明の一実施例の機能ブロッ
ク図、第3図は第2図の動作を説明するための概念図、
第4図はテレビカメラの立上り特性図である。
loo,201・・・被検査パターン、204・・・テ
レビカメラ、208・・・パターン端検出回路、209
・・・パターン端メモリ、214・・・基準レベルサン
プリング領域メモリ、215・・・検査領域限定メモリ
、220…欠陥積算回路、230…プロセッサ。
第1図
第3図
第4図
第2図Fig. 1 is a conceptual diagram for explaining the operation of a general pattern inspection device, Fig. 2 is a functional block diagram of an embodiment of the present invention, and Fig. 3 is a conceptual diagram for explaining the operation of Fig. 2. Conceptual diagram,
FIG. 4 is a diagram showing the rise characteristics of the television camera. loo, 201... Pattern to be inspected, 204... Television camera, 208... Pattern edge detection circuit, 209
...Pattern end memory, 214...Reference level sampling area memory, 215...Inspection area limited memory, 220...Defect integration circuit, 230...Processor. Figure 1 Figure 3 Figure 4 Figure 2
Claims (1)
走査して時系列信号に変換する映像入力装置と、該時系
列信号からパターン端座標を検出する手段と、前記パタ
ーン停止位置の基準停止位置からのずれを前記パターン
端座標に基づいて検出する手段と、基準レベルサンプリ
ング領域を記憶する手段と、該基準レベルサンプリング
領域を前記停止位置ずれに応じて補正し、補正したサン
プリング領域に基づいて前記2次元パターンから基準レ
ベルをサンプリングする手段と、該基準レベルを基準と
して前記時系列信号を量子化する手段と、検査限定領域
を記憶する手段と、該検査限定領域を前記停止位置すれ
に応じて補正し、補正した限定領域内において前記量子
化された信号を出力させる手段とを備えたことを特徴と
するパターン検査装置。1. A video input device that sequentially scans a two-dimensional pattern that has stopped after arriving at the inspection space and converts it into a time-series signal, a means for detecting pattern end coordinates from the time-series signal, and a reference stop position of the pattern stop position. means for detecting a deviation from the pattern end coordinates based on the pattern end coordinates; means for storing a reference level sampling area; correcting the reference level sampling area according to the stop position deviation; means for sampling a reference level from a two-dimensional pattern; means for quantizing the time-series signal with reference to the reference level; means for storing an inspection limited area; A pattern inspection apparatus comprising: means for correcting and outputting the quantized signal within the corrected limited area.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54101625A JPS6024510B2 (en) | 1979-08-09 | 1979-08-09 | pattern inspection equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54101625A JPS6024510B2 (en) | 1979-08-09 | 1979-08-09 | pattern inspection equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5627481A JPS5627481A (en) | 1981-03-17 |
| JPS6024510B2 true JPS6024510B2 (en) | 1985-06-13 |
Family
ID=14305577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54101625A Expired JPS6024510B2 (en) | 1979-08-09 | 1979-08-09 | pattern inspection equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6024510B2 (en) |
-
1979
- 1979-08-09 JP JP54101625A patent/JPS6024510B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5627481A (en) | 1981-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0483966B1 (en) | Method of and apparatus for inspecting a transparent or translucent article such as a bottle | |
| JP3132565B2 (en) | Defect inspection method and apparatus | |
| JPS6024510B2 (en) | pattern inspection equipment | |
| JPH0222424B2 (en) | ||
| EP0599335B1 (en) | Cylindrical container inner surface tester | |
| JP2635758B2 (en) | Defect identification device | |
| JP3608923B2 (en) | Meander follower for defect inspection apparatus and defect inspection apparatus | |
| JP2715897B2 (en) | IC foreign matter inspection apparatus and method | |
| JPH04169807A (en) | Inspecting apparatus of surface flaw | |
| JPS6347642A (en) | Method for discriminating kind of flaw in surface flaw detection | |
| JPS6342201B2 (en) | ||
| JPH07103740A (en) | Cylindrical object detection device and detection method thereof | |
| JPH09179979A (en) | Defect detecting device | |
| JPH08247722A (en) | Dimension measuring device | |
| JPH05130512A (en) | Picture element defect measuring instrument for solid-state image pickup element | |
| JPH05332950A (en) | Defect inspection instrument | |
| JP2625429B2 (en) | Image processing method | |
| JP2000221514A (en) | Inspection method for missing ribs on ribbed color filter substrate | |
| JPS61129512A (en) | Inspecting instrument for curvature of lead | |
| JPH07128249A (en) | Ic foreign matter inspection device | |
| JPH11166817A (en) | Appearance inspecting device | |
| JPH04236346A (en) | Through hole inspecting apparatus | |
| JPH02198311A (en) | Object checking apparatus | |
| JPS62293133A (en) | Mirror distortion measuring instrument | |
| JPS62157499A (en) | Scratch inspection method for image sensor |