Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6025796B2 - Display method - Google Patents
[go: Go Back, main page]

JPS6025796B2 - Display method - Google Patents

Display method

Info

Publication number
JPS6025796B2
JPS6025796B2 JP4522676A JP4522676A JPS6025796B2 JP S6025796 B2 JPS6025796 B2 JP S6025796B2 JP 4522676 A JP4522676 A JP 4522676A JP 4522676 A JP4522676 A JP 4522676A JP S6025796 B2 JPS6025796 B2 JP S6025796B2
Authority
JP
Japan
Prior art keywords
information
display
code information
numerical
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP4522676A
Other languages
Japanese (ja)
Other versions
JPS52128022A (en
Inventor
秀雄 吉田
久男 国田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP4522676A priority Critical patent/JPS6025796B2/en
Publication of JPS52128022A publication Critical patent/JPS52128022A/en
Publication of JPS6025796B2 publication Critical patent/JPS6025796B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

【発明の詳細な説明】 本発明は電子機器の簡単な回路構成により達成される表
示方式に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a display method achieved by a simple circuit configuration of electronic equipment.

従来の電子機器の表示方式においては、数値情報及びこ
れの符号情報や電子機器がメモリ状態にあることを表示
する情報等の符号用情報を表示する場合、これらの表示
情報を一つの表示用レジス夕に保持させて表示していた
In conventional display systems for electronic devices, when displaying code information such as numerical information and its code information, or information indicating that the electronic device is in memory, these display information are stored in one display register. It was held and displayed in the evening.

この表示方式では、この表示内容を演算に使用する毎に
符号用情報だけを消去して数値情報を取り出し、演算終
了後演算結果を表示する毎に、改めて符号用情報を作成
し直すという煩雑な手段を経ねばならない。更に電子式
卓上計算機やキャッシュレジスタ等の電子機器の駆動に
2進化IQ隼数を採用している電子機器においては、符
号用情報としてはIG隼数(2進数)で表現すると例え
ば10(1010)乃至15(1111)を使用してい
るものである。この様な前記符号用情報を作成するには
、そのための特別の回路構成を要し、前記理由と相挨つ
て回路構成を複雑化し、論理演算ステップを増加させる
欠点となる。本発明は上記の回路構成が複雑化する欠点
を解消することを目的とし、簡単な回路構成により達成
される表示方式を提供するものである。
With this display method, each time the display contents are used for calculation, only the code information is deleted and the numerical information is retrieved, and each time the calculation result is displayed after the calculation is completed, the code information is created again. You have to go through some means. Furthermore, in electronic devices such as electronic desktop calculators and cash registers that use binary IQ Hayabusa numbers to drive them, the code information is expressed in IG Hayabusa numbers (binary numbers) as, for example, 10 (1010). 15 (1111) are used. In order to create such code information, a special circuit configuration is required, which, together with the above-mentioned reason, complicates the circuit configuration and increases the number of logical operation steps. SUMMARY OF THE INVENTION The present invention aims to solve the above-mentioned disadvantage of a complicated circuit configuration, and provides a display system that can be achieved with a simple circuit configuration.

本発明に係る表示方式は、表示情報のうち数値情報は表
示用レジスタに収納保持させ、且つ表示数値の符号情報
や電子機器がメモリ状態にあることを表示する情報等の
符号用情報をコンディショナルフリップフロップ用のレ
ジスタに収納保持させて表示するものである。以下図面
に即して実施例を説明する。
The display method according to the present invention stores and holds numerical information in a display register, and conditionally stores code information such as code information of displayed numerical values and information indicating that an electronic device is in a memory state. It is stored and held in a flip-flop register for display. Examples will be described below with reference to the drawings.

第1図は従来の表示方式の回路構成図である。表示用レ
ジスタ1を符号用情報部2と数値情報部3とに区分する
。前記符号用情報部2には表示数値の符号情報や電子機
器がメモリ状態にあることを表示する情報等の符号情報
を収納保持し、前記数値情報部3には数値情報を収納保
持するように構成されている。これらをタイミング信号
により、表示用保持レジスタ4に導入する。そしてクロ
ックパルスで,により1ビットタイム保持される2進数
情報a,,a2,a3,a4から、クロックパルスマc
により1ディジットタィム保持される2進数情報A,,
ん,A3,A4を作成する如く構成し、これをセグメン
トデコーダ5に導入し表示されるように構成されている
。この表示方式では前述のように符号用情報の作成のた
めには回路構成を複雑化させ、論理演算ステップを増加
させる欠点がある。
FIG. 1 is a circuit diagram of a conventional display system. The display register 1 is divided into a code information section 2 and a numerical information section 3. The code information section 2 stores and holds code information such as code information of displayed numerical values and information indicating that the electronic device is in a memory state, and the numerical information section 3 stores and holds numerical information. It is configured. These are introduced into the display holding register 4 by a timing signal. Then, from the binary information a, , a2, a3, a4 held for one bit time by the clock pulse, the clock pulse map c
Binary information A, , which is held for one digit time by
, A3, and A4, and are configured to be introduced into the segment decoder 5 and displayed. As described above, this display method has the disadvantage of complicating the circuit configuration and increasing the number of logical operation steps in order to create code information.

第2図は本発明に係る−実施例の回路構成図である。FIG. 2 is a circuit configuration diagram of an embodiment according to the present invention.

表示用レジスタ6内に設けた数値情報部7には、表示情
報として数値情報を収納保持している。又、論理演算式
を記憶しておくコンディショナルフリップフロツプ用レ
ジスタ8内に設けた符号用情報部9には、符号用情報を
収納保持してなる。符号用情報とは、表示数値の符号情
報や電子機器がメモリ状熊艶こあることを表示する情報
等を意味する。表示の際には数値情報部7に収納されて
いる数値情報は、第1のタイミング信号に応じてァンド
ゲート10を通してオアゲート11を導入される。又、
符号用情報部9の符号用情報も第2のタイミング信号に
応じてァンドゲート12を通じてオアゲート11に導入
される。前記第1のタイミング信号と第2のタイミング
信号のタイミングは一致していてもよく不一致でもよい
ものである。そして、オアゲート11の出力を表示用保
持レジスタ13に導入させる。該レジスター3において
は、クロツクパルス○,により1ビットタイム保持され
る2進数情報a.,a2,a3,a4から、クロックパ
ルスJcにより1ディジツトタィム保持される2進数情
報A,,A2,ん,へを作成している。該2進数情報A
,,A2,ん,んをセグメントデコーダ14に導入し、
表示されるように構成されてなる。本発明に係る表示方
式においては、数値情報と符号用情報を異なるレジスタ
に各々収納保持しているものである。
A numerical information section 7 provided in the display register 6 stores and holds numerical information as display information. Further, a code information section 9 provided in the conditional flip-flop register 8 for storing logical operation formulas stores and holds code information. The code information refers to code information of displayed numerical values, information indicating that the electronic device is in a memory state, and the like. When displayed, the numerical information stored in the numerical information section 7 is introduced into the OR gate 11 through the AND gate 10 in response to the first timing signal. or,
The code information in the code information section 9 is also introduced into the OR gate 11 through the AND gate 12 in response to the second timing signal. The timings of the first timing signal and the second timing signal may or may not match. Then, the output of the OR gate 11 is introduced into the display holding register 13. In the register 3, binary information a. , a2, a3, a4, binary information A, , A2, n, which is held for one digit time by the clock pulse Jc, is created. The binary information A
,,A2,n,n are introduced into the segment decoder 14,
It is configured to be displayed. In the display system according to the present invention, numerical information and code information are stored and held in different registers.

表示数値を演算に使用するに際しては、数値情報部7に
収納されている数値情報のみを導出すれば足り、符号用
情報部9に収納されている符号用情報はその都度消去す
る必要はない。又、コンデイショナルフリツプフロップ
用レジスタ8は、1ビット毎に駆動する機能を有してい
る為、符号用情報として使用する信号、例えば10(1
010)乃至15(1111)を作成するのも比較的容
易である。更にコンディショナルフリツプフロップ用レ
ジスタ8に設けた符号用情報部9に、常に符号用情報の
収納のための固定した機能を与えておく必要はなく、表
示をしていない演算時間においては、これに通常のコン
ディショナルフリップフ。ップとしての機能を与えるこ
とが出来る。従って本表示方式を採用することにより、
簡単な回路構成で表示機能を待たせることが出来る。そ
して、従来必要であった符号用情報の作成のための特別
の回路構成が不要となり、論理演算ステップも相当減少
する効果がある。以上のように本発明は、表示情報のう
ち数値情報は数値専用のレジスタに収納保持させ、且つ
表示数値の符号情報や電子機器がメモリ状態にあること
を表示する情報等の符号用情報は、符号専用のレジスタ
に収納保持させて表示するものである。
When using the displayed numerical value for calculation, it is sufficient to derive only the numerical information stored in the numerical information section 7, and there is no need to delete the code information stored in the code information section 9 each time. In addition, since the conditional flip-flop register 8 has a function of driving every bit, it is possible to drive a signal used as code information, for example, 10 (1
It is also relatively easy to create 010) to 15 (1111). Furthermore, it is not necessary to always provide a fixed function for storing code information to the code information section 9 provided in the conditional flip-flop register 8; Normal conditional flip. It can be given the function as a top. Therefore, by adopting this display method,
The display function can be made to wait with a simple circuit configuration. Further, there is no need for a special circuit configuration for creating code information, which was conventionally necessary, and there is an effect that the number of logical operation steps is considerably reduced. As described above, in the present invention, the numerical information among the displayed information is stored and held in a register dedicated to numerical values, and the code information such as the code information of the displayed numerical value and the information indicating that the electronic device is in the memory state is It is stored and held in a register dedicated to codes and displayed.

簡単な回路構成で達成される表示方式であり、論理演算
ステップを簡略化することが出釆る効果がある。この表
示方式はシフトレジスタ方式により表示する全ての電子
機器に対して有効である。
This display method is achieved with a simple circuit configuration, and has the effect of simplifying the logical operation steps. This display method is effective for all electronic devices that display using a shift register method.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従釆の表示方式の回路構成図、第2図は本発明
に係る一実施例の回路構成図である。 1,6・・・・・・表示用レジスタ「 2,9・・・・
・・符号用情報部、3,7・・・・・・数値情報部、4
,13・・・…表示用保持レジスタ、5,14……セグ
メントデコーダ、8……コンデイシヨナルフリツプフロ
ツプ。 第1図 第2図
FIG. 1 is a circuit configuration diagram of a subordinate display method, and FIG. 2 is a circuit configuration diagram of an embodiment according to the present invention. 1, 6...Display register "2, 9...
... Code information section, 3, 7... Numerical information section, 4
, 13... Display holding register, 5, 14... Segment decoder, 8... Conditional flip-flop. Figure 1 Figure 2

Claims (1)

【特許請求の範囲】[Claims] 1 電子機器の表示方式において、数値情報及びこれの
符号情報や機器がメモリ状態にあることを表示する情報
等の符号用情報を表示する際、上記表示情報のうち数値
情報を数値専用のレジスタに収納保持させ、かつ符号も
しくは符号用情報を上記数値レジスタと別体構成の符号
専用のレジスタに収納保持させ、表示の際に必要に応じ
て上記二つのレジスタの情報を表示部に入力して表示さ
せるようにしたことを特徴とする表示方式。
1 In the display method of electronic equipment, when displaying numerical information and its code information, or code information such as information indicating that the device is in memory state, the numerical information of the above display information is placed in a register dedicated to numerical values. At the same time, the code or code information is stored and held in a code-specific register that is separate from the numerical register, and when displaying, the information in the two registers is input to the display section as necessary for display. A display method characterized by:
JP4522676A 1976-04-20 1976-04-20 Display method Expired JPS6025796B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4522676A JPS6025796B2 (en) 1976-04-20 1976-04-20 Display method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4522676A JPS6025796B2 (en) 1976-04-20 1976-04-20 Display method

Publications (2)

Publication Number Publication Date
JPS52128022A JPS52128022A (en) 1977-10-27
JPS6025796B2 true JPS6025796B2 (en) 1985-06-20

Family

ID=12713341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4522676A Expired JPS6025796B2 (en) 1976-04-20 1976-04-20 Display method

Country Status (1)

Country Link
JP (1) JPS6025796B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60104880U (en) * 1983-12-22 1985-07-17 三洋電機株式会社 display device

Also Published As

Publication number Publication date
JPS52128022A (en) 1977-10-27

Similar Documents

Publication Publication Date Title
JPS6061794A (en) Personal computer
JPH052154B2 (en)
JPS6025796B2 (en) Display method
JPS5644887A (en) Dot matrix electronic clock
SU453721A1 (en)
JPS635760B2 (en)
JPS5588126A (en) Data input system to electronic unit
JPS60262243A (en) High-speed arithmetic unit
SU646373A1 (en) Associative strage
SU1603395A1 (en) Processor of matrix computing system
JPH0131196B2 (en)
SU610175A1 (en) Associative storage
SU404129A1 (en) CEM Cl. G Not 11 / 06UPC 681.327.66 (088.8)
SU388259A1 (en) DEVICE FOR THE DETERMINATION OF THE UNDERSTANDING PERFORMED OPERATIONS IN THE COMPUTATIONAL
JPS6245224Y2 (en)
JPS5824819B2 (en) Hiyoji Seigiyohoushiki
JPS58181154A (en) Microprogram tracing device
JPS5860788A (en) Character display control system
JPH02296293A (en) Screen display device
SU1005062A1 (en) Failure consequence correction device
JPS58105285A (en) display device
JPS59155889A (en) Crt display
JPS5739464A (en) Small-sized electronic computer provided with program
JPS6239892A (en) color display device
JPS5572249A (en) File name display system