Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6025940B2 - Reference carrier wave regenerator - Google Patents
[go: Go Back, main page]

JPS6025940B2 - Reference carrier wave regenerator - Google Patents

Reference carrier wave regenerator

Info

Publication number
JPS6025940B2
JPS6025940B2 JP271780A JP271780A JPS6025940B2 JP S6025940 B2 JPS6025940 B2 JP S6025940B2 JP 271780 A JP271780 A JP 271780A JP 271780 A JP271780 A JP 271780A JP S6025940 B2 JPS6025940 B2 JP S6025940B2
Authority
JP
Japan
Prior art keywords
burst
voltage
output
carrier wave
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP271780A
Other languages
Japanese (ja)
Other versions
JPS56100542A (en
Inventor
清志 藤田
茂 田中
一彦 関川
忠 岩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP271780A priority Critical patent/JPS6025940B2/en
Priority to US06/224,763 priority patent/US4378578A/en
Publication of JPS56100542A publication Critical patent/JPS56100542A/en
Publication of JPS6025940B2 publication Critical patent/JPS6025940B2/en
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B15/00Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
    • G11B15/02Control of operating function, e.g. switching from recording to reproducing
    • G11B15/10Manually-operated control; Solenoid-operated control

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

【発明の詳細な説明】 この発明は、マルチプレアクセス方式の時分割多重通信
において、時分割入力される複数のバースト信号(搬送
波)からそれぞれの基準搬送波信号あるいはクロツク信
号を再生する基準搬送波再生回路に関し、特にその同期
引込みに関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a reference carrier regeneration circuit that regenerates each reference carrier signal or clock signal from a plurality of time-divisionally inputted burst signals (carrier waves) in multiple access type time division multiplex communication. , especially regarding its synchronous pull-in.

マルチプレアクセス方式の衛星通信あるいは地上回線に
おける多方向多重通信の通信方式としては、周波数分割
多重化方式および時分割多重化方式等があるが、最近で
はディジタル情報の伝送が多くなり、これを相互干渉す
ることなく効率よく伝送させる目的で時分割多重化方式
が多く用いられている。
There are frequency division multiplexing systems, time division multiplexing systems, etc. as communication systems for multi-access satellite communication or multidirectional multiplex communication on terrestrial lines, but recently the transmission of digital information has increased, and this is due to mutual interference. Time-division multiplexing is often used for the purpose of efficiently transmitting data without having to do so.

第1図は、この時分割多重化方式を用いた多方向多重地
上回線のシステム概要を示すもので、第1図aのように
1台の親局Pと、散在配置された複数台(この場合4台
)の子局A,B,C,Dで構成されている。
Figure 1 shows a system overview of a multidirectional multiplex terrestrial line using this time division multiplexing method.As shown in Figure 1a, there is one master station P, and multiple It consists of 4 slave stations A, B, C, and D.

これら各子局A〜Dには、それぞれ時分割されたタイム
スロットT^,TB,Tc,T。が割当てられており、
各子局A〜Dの情報はその自局割当タイムスロットT^
〜Toの期間内だけ親局Pにそれぞれ送信することがで
きる。各子局A〜○から送信される各子局情報は親局P
で受信され、その受信信号は第1図bに示すように各子
局の割当タイムスロッM頂1こバースト入力され、かつ
それがフレーム単位で入力される。ところで、これら各
子局A〜○の送信搬送波の周波数fA,fB,fc,f
oおよびその位相0^,08,ac,ooは一般に異な
っており、また親局Pと各子局A〜D間の距離およびそ
の間の電波伝搬状態も異なるので、親局Pで受信される
各子局送信搬送波の周波数、位相はまちまちである。し
たがって、例えば各子局A〜Dの情報が位相変調により
送信され、これを同期検波方式により復調する場合、各
子局の送信搬送波からそれぞれの基準搬送波を再生し、
それを復調回路に入力する必要がある。第2図は、この
種の装置に用いられる従来の基準搬送波再生回路を示す
もので、1は位相変調された各子局A〜Dの位相変調波
がその割当タイムスロット”項、かつそれが所定のフレ
ーム周期Fで入力される入力端子、2はこの入力端子1
にバースト入力される各子局A〜Dの位相変調波から、
逓借方式等によりそれぞれの無変調搬送波(以下、バー
スト搬送波と呼ぶ)f〔f^,fB,fc,fo〕を発
生する無変調搬送波発生回路、3はこれらのバースト搬
送波f〔f^,fB,fc,f。
Each of these slave stations A to D has time slots T^, TB, Tc, and T, respectively. has been assigned,
Information on each slave station A to D is its own assigned time slot T^
Each can be transmitted to the master station P only within the period of ~To. Each slave station information sent from each slave station A to ○ is the master station P.
As shown in FIG. 1(b), the received signal is input in bursts to the top one of the assigned time slots M of each slave station, and is input in units of frames. By the way, the frequencies fA, fB, fc, f of the transmission carrier waves of each of these slave stations A to ○ are
o and its phases 0^, 08, ac, oo are generally different, and the distance between the master station P and each slave station A to D and the radio wave propagation state between them are also different. The frequencies and phases of the slave station transmission carrier waves vary. Therefore, for example, when information from each slave station A to D is transmitted by phase modulation and demodulated by a synchronous detection method, each reference carrier wave is regenerated from the transmission carrier wave of each slave station,
It is necessary to input it to the demodulation circuit. Fig. 2 shows a conventional reference carrier regeneration circuit used in this type of device. An input terminal that is input at a predetermined frame period F, 2 is this input terminal 1
From the phase modulated waves of each slave station A to D that are burst input into the
A non-modulated carrier wave generation circuit that generates respective non-modulated carrier waves (hereinafter referred to as burst carrier waves) f [f^, fB, fc, fo] by a borrowing method etc. 3 is a non-modulated carrier wave generation circuit that generates these burst carrier waves f [f^, fB ,fc,f.

〕と後述するその基準搬送波ら〔fo^,foB,fぴ
, foo〕の位相差8一8oを検出し、その位相差に
応じた位相誤差電圧V〔V^,VB,Vc,V。〕を出
力する位相検波器、4はこの位相誤差電圧Vの高周波成
分を除去する低域炉波器(以下、LPFと呼ぶ)、5は
このLPF4の出力電圧すなわちVCO制御電圧V〔V
^,VB,Vc,Vo〕に応じてその発振周波数位相を
制御する電圧制御発振器(以下、VCOと呼ぶ)で、こ
のVC05の発振出力が基準搬送波fo〔ら^,fの,
foc,らo〕として位相検波器3に比較入力されると
共に出力端子6に出力される。ここで、位相検波器3、
LPF4、VC05は位相同期回路(PLL)を構成し
ており、VC05の発振出力らが入力される各バースト
搬送波fに追従すなわち同期するように制御される。
] and its reference carrier waves [fo^, foB, fpi, foo] to be described later, a phase difference 8-8o is detected, and a phase error voltage V[V^, VB, Vc, V according to the phase difference is detected. ], 4 is a low-pass filter (hereinafter referred to as LPF) that removes the high frequency component of this phase error voltage V, and 5 is the output voltage of this LPF 4, that is, the VCO control voltage V[V
^, VB, Vc, Vo] is a voltage controlled oscillator (hereinafter referred to as VCO) that controls its oscillation frequency phase according to
foc, rao] are input to the phase detector 3 for comparison and output to the output terminal 6. Here, the phase detector 3,
LPF4 and VC05 constitute a phase locked loop (PLL), and are controlled so that the oscillation output of VC05 follows or synchronizes with each input burst carrier wave f.

すなわち、VC05の自走発振状態に対する各バースト
搬送波fおよび制御電圧Vの変動分をそれぞれ△f、A
Vとすると、△V− Kd FS Af一S+Kd Ko F S ここで、Kd:位相検波器3の検波感度(V/rad)
Ko:VC05の変調感度(rad/sec/V)FS
:LPF4の時定数 となる。
That is, the fluctuations in each burst carrier f and control voltage V with respect to the free-running oscillation state of VC05 are expressed as Δf and A, respectively.
If V, then △V- Kd FS Af-S+Kd Ko FS Where, Kd: Detection sensitivity of phase detector 3 (V/rad)
Ko: VC05 modulation sensitivity (rad/sec/V) FS
: Becomes the time constant of LPF4.

なお、PLLが同期状態ではS=0となるので、△V/
△f=1/Kとなり、△fに比例した△VがLPF4よ
り出力される。次に、この従来回路の動作を第3図a〜
eの動作波形図を用いて説明する。
Note that when the PLL is in a synchronous state, S=0, so △V/
Δf=1/K, and ΔV proportional to Δf is output from the LPF4. Next, the operation of this conventional circuit is shown in Figure 3a-
This will be explained using the operation waveform diagram of e.

入力端子1‘こ入力された各子局A〜Dの位相変調波は
無変調搬送発生回路2で無変調化され、第3図aに示す
ようなバースト搬送波fとして出力される。
The phase modulated waves of each of the slave stations A to D inputted to the input terminal 1' are non-modulated by the non-modulated carrier generating circuit 2 and output as a burst carrier wave f as shown in FIG. 3a.

これら各バースト搬送波f〔f^,fB,fc,fD〕
は位相検波器3において、その各バーストタイミングで
VC05より出力される基準搬送波fo〔fo^,f畑
,fに,foo〕とそれぞれ位相比較され、位相検波器
3はその各位相差に応じた位相誤差電圧v〔v^, v
B,vc,vo〕を出力する。この場合、PLL動作が
理想的でその同期引込み時間が零であれば、位相検波器
3の位相誤差電圧vは第3図bのように各バーストの入
力タイミングで同期制御電圧に立上るのであるが、実際
にはPLLの応答特性例えばLPF4の時定数、VC0
5の目走発振周波数のずれ位置等により、その位相誤差
電圧vは第3図cのように所定の同期制御電圧に達する
まで所要の時間を要し、またその初期では振動を生じる
。この位相誤差電圧v〔v^,v8,vc,v。〕はL
PF4に入力され、その高周波成分(振動成分)が除去
され、第3図dのように低域炉波されてVCO制御電圧
V〔V^,VB,Vc,V。〕として出力され、これが
VC05に入力される。VC05はこのVCO制御電圧
Vによりその発振周波数、位相が制御されるのであるが
、この場合、各制御電圧V^,V8,Vc,Voの立上
りが悪化しているので、VC05の発振出力すなわち基
準搬送波fo〔fo^,foB,foc,fo。〕が各
バースト搬送波f〔f^,f8,fc,fo〕に完全同
期するまでにはかなりの時間(同期引込時間)7Pを要
する。第3図eはその同期/非同期状態を示すもので、
各バースト入力期間内におけるそれぞれの同期期間は、
同期引込時間7Pだけ短縮されている。従来の搬送波再
生回路は以上のように構成されているので、各バースト
搬送波f〔f^,fB,fc,f。
Each of these burst carrier waves f [f^, fB, fc, fD]
is compared in phase with the reference carrier wave fo [fo^, f field, f, foo] output from VC05 at each burst timing in the phase detector 3, and the phase detector 3 detects the phase according to each phase difference. Error voltage v [v^, v
B, vc, vo]. In this case, if the PLL operation is ideal and its synchronization pull-in time is zero, the phase error voltage v of the phase detector 3 rises to the synchronization control voltage at the input timing of each burst, as shown in Figure 3b. However, in reality, the response characteristics of PLL, such as the time constant of LPF4, VC0
Due to the shift position of the oscillation frequency in step 5, the phase error voltage v takes a required time to reach a predetermined synchronous control voltage as shown in FIG. 3c, and oscillations occur in the initial stage. This phase error voltage v [v^, v8, vc, v. ] is L
It is input to PF4, its high frequency component (vibration component) is removed, and the VCO control voltage V[V^, VB, Vc, V. ], and this is input to VC05. The oscillation frequency and phase of VC05 are controlled by this VCO control voltage V, but in this case, since the rise of each control voltage V^, V8, Vc, Vo is worsened, the oscillation output of VC05, that is, the reference Carrier wave fo [fo^, foB, foc, fo. ] takes a considerable amount of time (synchronization pull-in time) 7P to completely synchronize with each burst carrier wave f [f^, f8, fc, fo]. Figure 3e shows the synchronous/asynchronous state.
Each synchronization period within each burst input period is
The synchronization pull-in time is reduced by 7P. Since the conventional carrier wave regeneration circuit is configured as described above, each burst carrier wave f[f^, fB, fc, f.

〕が入力されてから、それに同期した基準搬送波ら〔f
o^,foB,foc,fの〕が得られるまでかなり遅
延時間(すなわち同期引込時間)7Pを要し、この時間
内に受信された位相変調波は復調することができず、特
に、多方向多重地上回線のように各子局A〜Dの割当タ
イムスロットT^〜TDが短いシステムでは、そのタイ
ムスロットに占める同期引込時間↑Pの比率が高くなり
、伝送効率が大幅に低下する等の欠点があった。なお、
この欠点を補う方法として、第4図に示すように入力さ
れる各バースト搬送波f〔f^〜fN〕にそれぞれ対応
するLPF4a〜4nおよびVC05a〜5nを設ける
と共にそれをバーストタイミングで切換える功換器7,
8を設け、各バースト毎にそのPLL応答特性を変える
方法も従来からあるが、この場合においても大幅な同期
引込時間7Pの短縮を図ることは無理であり、また、L
PF4およびVC05を入力されるバースト搬送波fの
数だけ備えなければならないので、装置が大型かつ複雑
化し、高価なものとなる。この発明は上記のような従来
のものの欠点を除去するためになされたもので、各バー
スト搬送波の位相誤差電圧の高周波数成分を除去すると
共にその各出力電圧を少なくとも1フレーム期間の間そ
れぞれ保持するLPFと各バースト入力タイミングにお
けるLPF出力電圧と次バーストのLPF保持電圧が各
バーストタイミングで交互に切換入力される第1、第2
のVCOを設け、このいずれかの一方のVCOに上記L
PF出力電圧を入力してPLL制御させると共に他方の
VCOに上記LPF保持電圧を入力してその自走発振周
波数を次バーストの搬送波周波数近傍に予備設定するこ
とにより、各バースト搬送波の同鞠引込み時間を短縮し
、伝送効率のよい時分割多重伝送ができる基準搬送波再
生装置を提供することを目的としている。
] is input, the reference carrier wave synchronized with it [f
It takes a considerable delay time (i.e. synchronization pull-in time) 7P to obtain [o^, foB, foc, f], and the phase modulated wave received within this time cannot be demodulated. In a system where the assigned time slots T^ to TD for each slave station A to D are short, such as a multiplex terrestrial line, the ratio of the synchronization pull-in time ↑P to that time slot increases, resulting in a significant drop in transmission efficiency, etc. There were drawbacks. In addition,
As a method to compensate for this drawback, as shown in FIG. 4, LPFs 4a to 4n and VC05a to 5n are provided corresponding to each input burst carrier wave f [f^ to fN], and a converter is used to switch them at the burst timing. 7,
8 and changing the PLL response characteristics for each burst, but in this case as well, it is impossible to significantly shorten the synchronization pull-in time 7P.
Since it is necessary to provide as many PF4s and VC05s as there are burst carrier waves f to be input, the device becomes large, complicated, and expensive. The present invention has been made to eliminate the drawbacks of the conventional ones as described above, and it eliminates the high frequency component of the phase error voltage of each burst carrier wave and holds each output voltage for at least one frame period. The LPF, the LPF output voltage at each burst input timing, and the LPF holding voltage of the next burst are alternately switched and input at each burst timing.
VCOs are provided, and one of the VCOs is connected to the above L.
By inputting the PF output voltage to perform PLL control and inputting the LPF holding voltage to the other VCO to preset its free-running oscillation frequency near the carrier wave frequency of the next burst, the same pull-in time of each burst carrier wave can be reduced. It is an object of the present invention to provide a reference carrier wave regenerating device capable of shortening the transmission time and performing time division multiplex transmission with good transmission efficiency.

以下、この発明の一実施例を図について説明する。An embodiment of the present invention will be described below with reference to the drawings.

第5図において、符号1〜3および6は第2図の従来の
ものと同一である。10は位相検波器3より出力される
各バーストの位相誤差電圧v〔v^,v8,vc,vo
〕をバースト毎に功換出力する第1の切換回路、11a
、11b、11c、11dはフレーム入力され各バース
ト搬送波f〔f^,fB,fc,fo〕に対応して設け
られ、2次遅れ特性を有するCR積分回路等で構成され
たLPFで、これらLPFI 1a〜1 1dは第1の
切換回路10で切検出力される位相誤差電圧v〔v^,
vB,vc,vo〕の高周波成分をそれぞれ除去すると
共にその出力電圧(すなわちVCO制御電圧)vV^,
VB,Vc,Vo〕をそれぞれ1フレーム期間の間保持
する。
In FIG. 5, numerals 1 to 3 and 6 are the same as those of the conventional device shown in FIG. 10 is the phase error voltage v of each burst output from the phase detector 3 [v^, v8, vc, vo
] for each burst, a first switching circuit 11a
, 11b, 11c, and 11d are LPFs that are provided corresponding to each burst carrier wave f [f^, fB, fc, fo] that is input into the frame, and are configured with a CR integrating circuit or the like having second-order delay characteristics. 1a to 11d are phase error voltages v [v^,
vB, vc, vo], and the output voltage (i.e., VCO control voltage) vV^,
VB, Vc, Vo] are each held for one frame period.

12は各バーストの入力タイミングにおけるLPF出力
電圧V〔V^,VB,Vc,Vo〕とその次バーストの
LPF保持電圧v‐,〔V^‐,,VB‐,,Vc‐,
,V。
12 is the LPF output voltage V [V^, VB, Vc, Vo] at the input timing of each burst and the LPF holding voltage v-, [V^-,, VB-,, Vc-,
,V.

−,〕を各バースト長に応じてその出力線L,、L2に
交互に切換出力する第2の切換回路、13,14はこの
第2の切操回路12から出力されるLPF出力電圧Vお
よびLPF保持電圧v‐,が交互に切換入力される第1
および第2のVCOで、これらVCO13,14はLP
F出力電圧VあるいはLPF保持電圧v‐,に応じてそ
の発振周波数、位相が制御される。15はLPF出力電
圧Vが入力される側のVCO13あるいは14の発振出
力(再生基準搬送波)foを位相検波器3に功換出力す
る第3の切換回路、16はこれらの各切換回路10,1
2,15の切換タイミング制御を行なう制御回路である
-, ] to its output lines L, , L2 alternately according to each burst length, 13 and 14 are the LPF output voltages V and The first LPF holding voltage v-, is alternately switched and inputted.
and a second VCO, these VCOs 13 and 14 are LP
The oscillation frequency and phase are controlled according to the F output voltage V or the LPF holding voltage v-. 15 is a third switching circuit that selectively outputs the oscillation output (reproduction reference carrier wave) fo of the VCO 13 or 14 to which the LPF output voltage V is input to the phase detector 3; 16 is a switching circuit 10, 1 for each of these switching circuits;
This is a control circuit that performs switching timing control of Nos. 2 and 15.

次に、この回路動作を第6図a〜gの動作波形図を用い
て説明する。
Next, the operation of this circuit will be explained using the operation waveform diagrams shown in FIGS. 6a to 6g.

第6図において、aは位相検波器3に入力されるバース
ト搬送波f、bは位相検波器3より出力される位相誤差
電圧v、cは第1の切換回路10の切換タイミング、d
およびeは第2の切襖回路12の出力線L,、Lに出力
される第1および第2のVCO制御電圧、fは第3の切
襖回路15の切換タイミング、gはこの実施例における
同期/非同期状態を示す図である。第5図において、位
相検波器3には従来と同様に入力端子1、無変調搬送波
発生回路2を介し、第6図aに示すバースト搬送波f〔
f^,fB,fc,fo〕がフレーム入力される。位相
検波器3はこのバースト搬送波f〔f^,fB,fc,
fo〕と第3の切換回路15を介して出力されるその基
準搬送波も〔fM,foB,foc,ちo〕の位相差を
それぞれ検出し、それに応じた位相誤差電圧v〔v^,
vB,vc,vo〕を順次第1の切換回路10‘こ出力
する。この切換回路10は各バーストに対応して設けら
れたLPFI 1a〜11dに第6図cに示すタイミン
グで位相誤差電圧v〔v^,vB,vc,vo〕を切検
出力し、各LPFI 1a〜1 1dはその高周成分を
除去して出力すると共にその出力電圧V〔VA,V8,
Vc,V。〕を1フレーム期間の間保持する。なお、第
1の切換回路10の切換タイミングには、隣接バースト
の重なりの影響を除くために各バースト間に空き時間7
oすなわち位相誤差電圧vの断期間を設けてある。今、
t^のタイミングでバースト搬送波f^が入力され、そ
の位相誤差電圧v^が第1の切換回路10を介してLP
FI 1aに入力されたとすると、第2の切換回路12
はt^タイミングでそのLPF出力電圧V^が出力線L
,に、またLPFI 1bに保持されているバースト搬
送波fBの前フレームLPF出力電圧すなわちLPF保
持電圧VB‐,が出力線らにそれぞれ出力される。
In FIG. 6, a is the burst carrier wave f input to the phase detector 3, b is the phase error voltage v output from the phase detector 3, c is the switching timing of the first switching circuit 10, and d
and e are the first and second VCO control voltages output to the output lines L, L of the second sliding door circuit 12, f is the switching timing of the third sliding door circuit 15, and g is in this embodiment. It is a diagram showing a synchronous/asynchronous state. In FIG. 5, the phase detector 3 receives the burst carrier f [ shown in FIG.
f^, fB, fc, fo] are input as frames. The phase detector 3 detects this burst carrier wave f[f^, fB, fc,
fo] and its reference carrier wave outputted via the third switching circuit 15 also detect the phase difference between [fM, foB, foc, chio], and generate the corresponding phase error voltage v[v^,
vB, vc, vo] are sequentially output from the first switching circuit 10'. This switching circuit 10 outputs the phase error voltage v [v^, vB, vc, vo] to the LPFIs 1a to 11d provided corresponding to each burst at the timing shown in FIG. ~1 1d removes the high frequency component and outputs the output voltage V [VA, V8,
Vc, V. ] is held for one frame period. Note that the switching timing of the first switching circuit 10 includes an idle time of 7 between each burst in order to eliminate the influence of overlapping of adjacent bursts.
o, that is, an interruption period of the phase error voltage v is provided. now,
The burst carrier wave f^ is input at the timing t^, and its phase error voltage v^ is inputted to the LP via the first switching circuit 10.
If it is input to FI 1a, the second switching circuit 12
At timing t^, the LPF output voltage V^ is connected to the output line L.
, and the previous frame LPF output voltage of the burst carrier fB held in the LPFI 1b, that is, the LPF holding voltage VB-, are output to the output lines.

このV^およびV8‐・は、第1および第2のVCO1
3,14にそれぞれ入力され、各VCOの発振周波数、
位相を制御する。こののバーストタイミングにおける第
3の切襖回路15は、LPF出力電圧V^が入力される
第1のVCO13側に接続されているので、このVCO
13の発振出力すなわち基準搬送波fo^が位相検波器
3に入力される。これによりバースト搬送波f^のPL
L制御がなされ、出力端子6よりその基準搬送波fMが
出力される。また、LPFI 1bのLPF保持電圧V
8−,が入力された第2のVCO14は、その目走発振
周波数を前フレームのバースト搬送波fBの周波数に予
備設定する。
This V^ and V8-・ are the first and second VCO1
3 and 14 respectively, the oscillation frequency of each VCO,
Control the phase. The third gate circuit 15 at this burst timing is connected to the first VCO 13 side to which the LPF output voltage V^ is input, so this VCO
The oscillation output of 13, that is, the reference carrier wave fo^, is input to the phase detector 3. As a result, the PL of the burst carrier f^
L control is performed, and the reference carrier wave fM is output from the output terminal 6. In addition, the LPF holding voltage V of LPFI 1b
The second VCO 14 to which 8-, is input preliminarily sets its eye-running oscillation frequency to the frequency of the burst carrier wave fB of the previous frame.

次に、tBタイミングでバースト搬送波f8が入力され
、その位相誤差電圧v8がLPFI 1bに入力されて
とすると、第2および第3の切換回路12,15が切換
えられ、第2のVCO14にはLPFI 1bの出力電
圧Vsが、第1のVCO13にはLPFI 1cの保持
電圧Vc‐,がそれぞれ入力され、第2のVCO14の
発振出力foBが第3の切換回路15を介して位相検波
器3に入力される。これによりバースト搬送波fBのP
LL制御がなされ、第1のVCO13は前フレームのバ
ースト搬送波もの周波数に予備設定される。以下、同様
なタイムシーケンスにより功換制御をすることにより、
第1および第2のVCO13,14にはLPF出力電圧
V〔VA,VB,Vc,V。
Next, when the burst carrier wave f8 is input at timing tB and its phase error voltage v8 is input to the LPFI 1b, the second and third switching circuits 12 and 15 are switched, and the second VCO 14 is connected to the LPFI. The output voltage Vs of the LPFI 1b is input to the first VCO 13, the holding voltage Vc- of the LPFI 1c is input to the first VCO 13, and the oscillation output foB of the second VCO 14 is input to the phase detector 3 via the third switching circuit 15. be done. As a result, P of the burst carrier fB
LL control is performed, and the first VCO 13 is preset to the frequency of the burst carrier wave of the previous frame. Below, by performing conversion control using a similar time sequence,
The first and second VCOs 13 and 14 have LPF output voltages V [VA, VB, Vc, V.

〕と次バーストのLPF保持電圧V−,〔V^‐,,V
8−・,Vc‐・,Vo−,〕が第6図dおよびeに示
すように交互に切換入力され、いずれか一方すなわちP
LL制御されない側のVCOの発振周波数を次バースト
搬送波周波数の近傍にあらかじめ設定しておく。ところ
で、PLLの同期引込時間7Pは次式に示すように、入
力される搬送波信号fとVCOの目走発振信号との周波
数差△のの2乗に比例する。
] and the next burst's LPF holding voltage V-, [V^-,, V
8-., Vc-., Vo-,] are switched and inputted alternately as shown in Fig. 6 d and e, and one of them, that is, P
The oscillation frequency of the VCO on the side that is not subjected to LL control is set in advance in the vicinity of the next burst carrier frequency. By the way, the synchronization pull-in time 7P of the PLL is proportional to the square of the frequency difference Δ between the input carrier wave signal f and the VCO's running oscillation signal, as shown in the following equation.

すなわち、7〆(△の)ツ2ま 岬 ここでま:PLLのタンピング係数 のn:PLLの自然角周波数 となる。In other words, 7〆(△) Tsu2ma Misaki Up to this point: PLL tamping coefficient n: PLL natural angular frequency becomes.

したがって、上記実施例のようにVCOの発振周波数を
次バーストの搬送波周波数近傍にあらかじめ設定すなわ
ち上式の△のを小さくすることにより、同期引込時間7
Pを大幅に短縮できる。第6図gはこの実施例における
PLLの同期/非同期の状態を示すもので、その同期期
間は各バースト搬送波の入力期間にほぼ一致している。
なお、上記実施例では位相変調波を同期検波する場合の
基準搬送波再生回路について述べたが、その他の信号再
生、例えば無変調搬送波発生回路2の代わりにクロツク
信号を抽出するクロツク抽出回路を用いれば基準クロツ
クの再生が可能となる。また、この発明は多方向多重の
地上回線に限らず、マルチプレアクセス方式の衛星通信
等、時分割多重化伝送される搬送波およびクロック信号
の再生にも適用できることは云うまでもない。
Therefore, as in the above embodiment, by setting the oscillation frequency of the VCO in advance near the carrier frequency of the next burst, that is, by reducing △ in the above equation, the synchronization pull-in time is 7.
P can be significantly shortened. FIG. 6g shows the synchronization/asynchronous state of the PLL in this embodiment, and the synchronization period almost coincides with the input period of each burst carrier.
In the above embodiment, a reference carrier regeneration circuit for synchronously detecting a phase modulated wave has been described, but other signal regeneration can be performed, for example, if a clock extraction circuit for extracting a clock signal is used instead of the non-modulated carrier generation circuit 2. It becomes possible to reproduce the reference clock. It goes without saying that the present invention is applicable not only to multidirectional multiplexed terrestrial lines but also to the reproduction of carrier waves and clock signals transmitted in time division multiplexing, such as in multi-access satellite communications.

以上のように、この発明によれば各バースト搬送波の位
相誤差電圧の高周波成分を除去すると共にその各出力電
圧を少なくとも1フレーム期間の間それぞれ保持するL
PFと、各バースト入力タイミングにおけるLPF出力
電圧と次バーストのLPF保持電圧が各バーストタイミ
ングで交互に切換入力される第1、第2のVCOを設け
、このいずれか一方のVCOに上記LPF出力電圧を入
力してPLL制御させると共に他方のVCOに上記LP
F保持電圧を入力してその目走発振周波数を次バースト
の搬送波周波数近傍に予備設定するように構成したので
、各バースト搬送波の同期引込時間を大幅に短縮するこ
とができ、伝送効率のよい時分割多重化伝送ができる効
果がある。また、各バースト搬送波にそれぞれ対応した
LPFを設け、これらLPFにVCO制御電圧を保持さ
せるようにしたので、安価かつ融通性にとんだシステム
が得られる。
As described above, according to the present invention, the L
A PF, and first and second VCOs to which the LPF output voltage at each burst input timing and the LPF holding voltage of the next burst are alternately switched and input at each burst timing are provided. is input to control the PLL, and the above LP is input to the other VCO.
By inputting the F holding voltage, the target oscillation frequency is preset near the carrier frequency of the next burst, so the synchronization pull-in time for each burst carrier can be significantly shortened, and transmission efficiency can be improved. This has the effect of allowing division multiplex transmission. Further, since LPFs corresponding to each burst carrier wave are provided and the VCO control voltage is held in these LPFs, an inexpensive and highly flexible system can be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は多方向多重地上回線のシステム概要図、第2図
は従来の基準搬送波再生装置の回路構成図、第3図は第
2図の動作を説明するための動作波形図、第4図はその
他の従釆装置の回路構成図、第5図はこの発明の一実施
例による基準搬送波再生装置の回路構成図、第6図は第
5図の動作を説明するための動作波形図である。 図中、3は位相検波器、1川ま第1の切襖回路、11a
〜11bは低域炉波器、12は第2の功換回路、13お
よび14は第1および第2の電圧制御発振器、15は第
3の切換回路、16は制御回路である。 なお、図中同一符号は同一、又は相当部分を示す。第1
図 第2図 第3図 第4図 第5図 第6図
Fig. 1 is a system overview diagram of a multidirectional multiplex terrestrial line, Fig. 2 is a circuit configuration diagram of a conventional reference carrier regeneration device, Fig. 3 is an operational waveform diagram for explaining the operation of Fig. 2, and Fig. 4 5 is a circuit diagram of another slave device, FIG. 5 is a circuit diagram of a reference carrier regenerating device according to an embodiment of the present invention, and FIG. 6 is an operation waveform diagram for explaining the operation of FIG. 5. . In the figure, 3 is a phase detector, 1 river is the first sliding door circuit, 11a
11b is a low frequency wave generator, 12 is a second switching circuit, 13 and 14 are first and second voltage controlled oscillators, 15 is a third switching circuit, and 16 is a control circuit. Note that the same reference numerals in the figures indicate the same or equivalent parts. 1st
Figure 2 Figure 3 Figure 4 Figure 5 Figure 6

Claims (1)

【特許請求の範囲】[Claims] 1 各フレームの所定タイミングで順次バースト入力さ
れるN個のバースト搬送波から、それぞれの基準搬送波
を再生するものにおいて、上記バースト入力される各バ
ースト搬送波とそれぞれの基準搬送波との位相差を検出
し、その位相差に応じた位相誤差電圧を出力する位相検
波器、上記N個のバースト搬送波にそれぞれ対応して設
けられ、上記位相検波器から出力される各位相誤差電圧
の高周波成分を除去すると共にその出力電圧をすくなく
とも1フレーム期間の間保持するN個の低域炉波器、こ
の各低域炉波器の出力電圧に応じてその発振周波数、位
相を制御し、その発振出力を当該バースト搬送波の基準
搬送波として上記位相検波器に選択的に出力する第1お
よび第2の電圧制御発振器、上記位相検波器から出力さ
れた各バーストの位相誤差電圧を各バーストの入力タイ
ミングで各バーストに対応して設けられた上記各低域炉
波器に切換入力すると共に、この切換タイミングで当該
入力バーストの低域炉波器の出力を上記第1あるいは第
2のいずれか一方の電圧制御発振器に切換入力し、かつ
次バーストに対応して設けられた低域炉波器の保持出力
電圧を他方の電圧制御発振器に切換入力する切換制御回
路を備え、上記各低域炉波器に保持された各バースト保
持電圧により、上記第1あるいは第2の電圧制御発振器
のいずれか一方の自走発振周波数を次バーストの搬送波
周波数近傍に設定するようにしたことを特徴とする基準
搬送波再生装置。
1. In a device that reproduces each reference carrier wave from N burst carrier waves sequentially input in bursts at a predetermined timing of each frame, detecting a phase difference between each burst carrier wave inputted in bursts and each reference carrier wave, A phase detector that outputs a phase error voltage according to the phase difference is provided corresponding to each of the N burst carrier waves, and is provided to remove high frequency components of each phase error voltage output from the phase detector, and to remove high frequency components of each phase error voltage output from the phase detector. N low-frequency wave generators that maintain the output voltage for at least one frame period, whose oscillation frequency and phase are controlled according to the output voltage of each low-frequency wave generator, and whose oscillation output is controlled by the burst carrier wave. first and second voltage controlled oscillators selectively output to the phase detector as a reference carrier; At the same time, at this switching timing, the output of the low range wave generator of the input burst is switched and input to either the first or second voltage controlled oscillator. , and a switching control circuit that switches and inputs the holding output voltage of the low range wave generator provided corresponding to the next burst to the other voltage controlled oscillator, and each burst holding output voltage held in each of the above low range wave generators is provided. A reference carrier wave reproducing device characterized in that the free-running oscillation frequency of either the first or second voltage controlled oscillator is set near the carrier wave frequency of the next burst by a voltage.
JP271780A 1980-01-14 1980-01-14 Reference carrier wave regenerator Expired JPS6025940B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP271780A JPS6025940B2 (en) 1980-01-14 1980-01-14 Reference carrier wave regenerator
US06/224,763 US4378578A (en) 1980-01-14 1981-01-13 Mode control device for tape recorders

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP271780A JPS6025940B2 (en) 1980-01-14 1980-01-14 Reference carrier wave regenerator

Publications (2)

Publication Number Publication Date
JPS56100542A JPS56100542A (en) 1981-08-12
JPS6025940B2 true JPS6025940B2 (en) 1985-06-21

Family

ID=11537053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP271780A Expired JPS6025940B2 (en) 1980-01-14 1980-01-14 Reference carrier wave regenerator

Country Status (1)

Country Link
JP (1) JPS6025940B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0821962B2 (en) * 1984-03-02 1996-03-04 日本電信電話株式会社 Carrier tracking circuit

Also Published As

Publication number Publication date
JPS56100542A (en) 1981-08-12

Similar Documents

Publication Publication Date Title
JPH0642663B2 (en) Intermediate relay station of digital communication system
EP0735715B1 (en) Radio communication terminal station
CA1289200C (en) Variable bit rate clock recovery circuit
EP1006660A2 (en) Clock reproduction and identification apparatus
JPS6025940B2 (en) Reference carrier wave regenerator
JPS6046907B2 (en) Reference carrier regenerator
RU2138907C1 (en) Device for synchronization of digital receiver
JP3712141B2 (en) Phase-locked loop device
JP2840569B2 (en) Clock synchronization circuit between stations
JP3034388B2 (en) Phase locked oscillator
JP3549958B2 (en) Symbol clock recovery method and apparatus
JPH05268282A (en) Wireless communication system
JP2776334B2 (en) Phase locked loop
JPH1013383A (en) Optical transmission system
JPH0464217B2 (en)
EP0868783B1 (en) Procedure and circuit for holding lock state in a digital pll
JPS6028457B2 (en) clock regeneration circuit
JPH11154940A (en) Clock generating circuit
JP3434703B2 (en) Phase locked loop
JP2979811B2 (en) Clock output circuit
JPH05300008A (en) Pll circuit
JPS62142439A (en) Carrier pull-in auxiliary circuit
JPH03203427A (en) Phase synchronizing clock generating circuit
JPH0199351A (en) Carrier recovery circuit
JPH01117451A (en) Demodulation circuit