JPS6025951B2 - color encoder - Google Patents
color encoderInfo
- Publication number
- JPS6025951B2 JPS6025951B2 JP1131978A JP1131978A JPS6025951B2 JP S6025951 B2 JPS6025951 B2 JP S6025951B2 JP 1131978 A JP1131978 A JP 1131978A JP 1131978 A JP1131978 A JP 1131978A JP S6025951 B2 JPS6025951 B2 JP S6025951B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- color
- blanking
- carrier
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
Landscapes
- Processing Of Color Television Signals (AREA)
Description
【発明の詳細な説明】
本発明はカラーテレビジョンカメラにおけるカラーェン
コーダに関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a color encoder in a color television camera.
カラーテレビジョンカメラにおけるカラーエンコーダは
使用されるカメラの方式あるいは価格等の条件によって
左右されることが多く、その構成も多種であるが、ここ
では簡易型のカラふくテレビジョンカメラにおけるカラ
ーェンコーダの例について説明する。The color encoder in a color television camera is often influenced by conditions such as the camera type or price used, and its configuration varies; however, here we will discuss the color encoder in a simple color television camera. Let's discuss an example.
第1図にその構成例を示す。FIG. 1 shows an example of its configuration.
第1図では搬送色信号を得るためのブロック図だけを示
し、輝度信号の処理回路については省略している。第1
図において、端子2,3には異なった2つの色差信号、
例えばR‐YおよびB一Yが入力されている。In FIG. 1, only a block diagram for obtaining a carrier color signal is shown, and a processing circuit for a luminance signal is omitted. 1st
In the figure, two different color difference signals are connected to terminals 2 and 3,
For example, RY and B-Y are input.
この2つの色差信号の内R−Yは端子4から入力される
搬送波信号CWにより変調器6で平衡変調され、他のB
−Yは端子4から入力される搬送波信号CWを移相回路
8を通して900移相した搬送波信号CW′により変調
器7で平衡変調されている。このように平衡変調された
2つの搬送色信号は加算回路1川こより加算されるとと
もに、信号のプランキング期間の搬送波信号の漏洩等を
除去するために端子1から入力されるプランキングパル
スBLKが挿入される。一方バースト信号は端子5から
入力されるバーストフラグパルスBFによりゲート回路
9において搬送波信号CW′のバーストフラグパルス期
間をゲートすることにより得ている。Of these two color difference signals, R-Y is balanced-modulated by the modulator 6 by the carrier signal CW input from the terminal 4, and the other B
-Y is balanced-modulated by a modulator 7 using a carrier wave signal CW' which is obtained by phase-shifting the carrier wave signal CW input from the terminal 4 by 900 degrees through a phase shift circuit 8. The two carrier color signals that have been balanced-modulated in this way are added from an adder circuit 1, and a blanking pulse BLK input from terminal 1 is added to remove leakage of the carrier wave signal during the blanking period of the signal. inserted. On the other hand, the burst signal is obtained by gating the burst flag pulse period of the carrier wave signal CW' in the gate circuit 9 using the burst flag pulse BF input from the terminal 5.
このようにして作られたバースト信号と前記加算回路1
0の出力の搬送色信号とを加算回路11で加算した後に
、輝度信号および複合同期信号等と加算してNTSC信
号を得るために端子12から次段の処理回路へと接続し
ている。第2図の信号波形図を用いてこれを説明すると
、2一1に示す信号が様子1から入力されるプランキン
グパルスBLKであり、2 1は水平プランキング期間
、22は1水平走査期間を示す。The burst signal created in this way and the adder circuit 1
After adding the 0 output carrier color signal in an adding circuit 11, the signal is connected to the next stage processing circuit from a terminal 12 in order to obtain an NTSC signal by adding it with a luminance signal, a composite synchronization signal, etc. To explain this using the signal waveform diagram in FIG. 2, the signal shown at 2-1 is the planking pulse BLK input from the mode 1, 2-1 indicates the horizontal planking period, and 22 indicates one horizontal scanning period. show.
2一2に示す信号が端子5から入力されるバーストフラ
グパルスBFである。The signal shown at 2-2 is the burst flag pulse BF input from the terminal 5.
変調器6および7で平衡変調された搬送色信号は2−3
に示すようにブランキング期間21に搬送波信号の漏洩
または池回路の処理等で生じる不要信号成分が重畳され
ることがある。これを除去するためにプランキングパル
スBLKを挿入してプランキング期間の色信号を2一4
のようにきれいにする必要がある。バースト信号として
は、2−5に示すような搬送波信号をバーストフラグパ
ルスBFによってゲートして2−6のような信号を得て
いる。2−7に示す信号が搬送色信号とバ−スト信号と
を加算した信号であり、端子12から出力されるもので
ある。The carrier color signal balanced by modulators 6 and 7 is 2-3
As shown in FIG. 2, unnecessary signal components generated due to leakage of the carrier wave signal or processing of the circuit circuit may be superimposed during the blanking period 21. To remove this, a planking pulse BLK is inserted and the color signal during the planking period is changed to 2-4.
Need to clean like. As a burst signal, a carrier wave signal as shown in 2-5 is gated by a burst flag pulse BF to obtain a signal as shown in 2-6. The signal shown at 2-7 is a signal obtained by adding the carrier color signal and the burst signal, and is output from the terminal 12.
以上説明したような従来のカラーェンコーダにおいては
搬送色信号にプランキングパルスBLKを挿入してプラ
ンキング期間の不要信号成分を除去するために、バース
ト信号は搬送色信号とは別の回路において作成し、搬送
色信号にプランキングパルスを挿入した後に加算するよ
うな構成となっている。このためェンコーダを簡易化し
て小型にすることが困難であった。本発明はかかる問題
点を解消し、簡単な構成で、しかも半導体集積化に適し
たカラーェンコーダを提供するものである。In the conventional color encoder as explained above, the burst signal is created in a separate circuit from the carrier color signal in order to remove unnecessary signal components during the blanking period by inserting a planking pulse BLK into the carrier color signal. However, the configuration is such that the addition is performed after inserting a blanking pulse into the carrier color signal. For this reason, it has been difficult to simplify and downsize the encoder. The present invention solves these problems and provides a color encoder that has a simple configuration and is suitable for semiconductor integration.
以下本発明の一実施例を図面に基づいて説明する。An embodiment of the present invention will be described below based on the drawings.
ここで従来例と同様に輝度信号回路は省略する。第3図
において、3川まプランキングパルスBLKの入力端子
、31は色差信号R−Yの入力端子、32はバーストフ
ラグパルスBFおよび色差信号B−Yの入力端子、33
は搬送波信号のCWの入力端子、34,35は平衡変調
器、36は搬送波信号CWの90o移相器、37は2つ
の平衡変調された色差信号の加算回路である。この構成
図からも明らかなように、変調器34と35にそれぞれ
端子31と32を介して色差信号C−Yとバーストフラ
グパルスBFおよび色差信号B−Yとを同時に印加して
平衡変調するとともに、バースト信号期間を除いたプラ
ンキング期間の不要信号成分を除去するために、変調器
34,35バースト信号期間を除いたプランキングパル
スBLKを加えて、プランキングパルスBLKの搬送色
信号への挿入を行なっている。第4図は本発明の具体的
な構成例を示す。Here, as in the conventional example, the luminance signal circuit is omitted. In FIG. 3, 31 is an input terminal for the blanking pulse BLK, 32 is an input terminal for the color difference signal RY, 32 is an input terminal for the burst flag pulse BF and the color difference signal B-Y, and 33 is an input terminal for the color difference signal B-Y.
34 and 35 are balanced modulators, 36 is a 90° phase shifter for the carrier signal CW, and 37 is an addition circuit for two balanced modulated color difference signals. As is clear from this configuration diagram, the color difference signal C-Y, the burst flag pulse BF, and the color difference signal B-Y are simultaneously applied to the modulators 34 and 35 via the terminals 31 and 32, respectively, to perform balanced modulation. In order to remove unnecessary signal components in the planking period excluding the burst signal period, the modulators 34 and 35 add the planking pulse BLK excluding the burst signal period, and insert the planking pulse BLK into the carrier color signal. is being carried out. FIG. 4 shows a specific example of the configuration of the present invention.
第4図において、端子P,から色差信号B−Y,端子P
2からバ−ストフラグパルスBFが入力される。抵抗R
,,R2によってトランジスタTr,のェミッタで加算
された2信号は、増幅された後に、ェミツタフオロワト
ランジスタTr2を介して、一方はトランジスタTちの
ベースに接続され、もう一方は、色差信号のプランキン
グ期間の直流電位を検出して1水平期間保持することに
より平衡変調回路の基準爵位を作成するサンプルホール
ド回路であるトランジスタTr3,Tr4およびコンデ
ンサC,に俵続3れている。ここでP3はクランプバル
ス入力様子である。こうして検出された基準電位および
基準電位を含む色差信号はェミッタを共通接続したトラ
ンジスタTr6,Tr7およびTr8,Tr9にそれぞ
れ抵抗R,.,R,2およびR,3,R,4を介して接
続される。これらの抵抗R,.,R,2およびR,3,
R,4は差動増幅器を構成する振幅比較用トランジスタ
Tr,o,Tr,.およびTr,2,Tr,3のコレク
タに接続された負荷抵抗ともなっている。このため前記
ェミツタを共通に接続されたトランジスタのベアTr8
,Tr7およびT〜,Thのベース電圧はトランジスタ
Tr,び Tr,.およびTr,2,Tr,3のベース
に入力される搬送波信号CW,の位相によりり直流電位
が変動することになる、このためェミッタからのそれぞ
れの出力信号は前記基準電圧を境に高電位側と低電位側
とで搬送波信号CW,の位相が異なって出力され、かつ
基準電位においては搬送波信号CW,は完全に抑圧され
ているので、バランスの良好な平衡変調が行なわれるこ
とになる。この平衡変調された信号にプランキングパル
スBLKを挿入する手段としては、端子P6からバース
ト信号期間を除いた正方向のプランキングパルスBLK
をダイオードD,またはD2を通して前記トランジスタ
Tら,Tr7およびTら,Tr9の共通に接続されたェ
ミッ夕に加え、プランキング期間のェミツタ電位をベー
ス電位より高くすることにより、それぞれのトランジス
タTr6〜Trsをオフさせて行なっている。これによ
って変調信号のプランキング期間には搬送波信号CW.
の漏洩等の不要信号成分の除去が完全に行なわれる。さ
らに差動増幅器を構成するトランジスタTrW Tr,
5によって、搬送波信号CW,の反転している2つの平
衡変調された信号を加算しているので、前記のようにプ
ランキング期間と他の期間とにェミッタ電位に差があっ
ても、トランジスタTr,4,Tr,5のベース電位は
同機な変化をしているので、コレクタ負荷としてバンド
パスフィルタ等を使用しても、この電位差による影響は
何ら生じない。In Fig. 4, the color difference signal B-Y from the terminal P,
A burst flag pulse BF is input from 2. Resistance R
, , R2 add the two signals at the emitters of the transistors Tr, and after amplification, one is connected to the base of the transistor T through the emitter follower transistor Tr2, and the other is connected to the base of the transistor T, and the other is connected to the color difference signal output. It is connected to transistors Tr3 and Tr4 and a capacitor C, which are sample-and-hold circuits that create a reference value for the balanced modulation circuit by detecting the DC potential during the ranking period and holding it for one horizontal period. Here, P3 is the state of clamp pulse input. The reference potential thus detected and the color difference signal containing the reference potential are transmitted to transistors Tr6, Tr7 and Tr8, Tr9, whose emitters are connected in common, to resistors R, . , R,2 and R,3, R,4. These resistances R, . ,R,2 and R,3,
R, 4 are amplitude comparison transistors Tr, o, Tr, . It also serves as a load resistance connected to the collectors of Tr, 2, Tr, 3. Therefore, the bare transistor Tr8 of the transistors connected in common to the emitters
, Tr7 and T~, Th are applied to the base voltages of transistors Tr, Tr, . The DC potential varies depending on the phase of the carrier wave signal CW input to the bases of Tr, 2, Tr, 3. Therefore, each output signal from the emitter is on the high potential side with respect to the reference voltage. Since the carrier wave signal CW is output with different phases on the low potential side and the low potential side, and the carrier wave signal CW is completely suppressed at the reference potential, well-balanced balanced modulation is performed. As a means for inserting a planking pulse BLK into this balanced modulated signal, a positive direction planking pulse BLK from the terminal P6 excluding the burst signal period is used.
is added to the commonly connected emitters of the transistors T et al., Tr7 and T et al., Tr9 through the diode D or D2, and by making the emitter potential higher than the base potential during the blanking period, This is done by turning off the As a result, during the blanking period of the modulation signal, the carrier wave signal CW.
Unnecessary signal components such as leakage are completely removed. Further, transistors TrW Tr, which constitute a differential amplifier,
5, the two balanced modulated signals of the inverted carrier wave signal CW are added, so even if there is a difference in emitter potential between the blanking period and other periods as described above, the transistor Tr , 4, Tr, and 5 change in the same way, so even if a band-pass filter or the like is used as a collector load, there will be no effect due to this potential difference.
同様にして端子P,′に加えられた色差信号R−Yも平
衡変調した後に差動増幅器のトランジスタTr,4′,
Tr,5′で加算し、コレクタをB−Y信号の差動増幅
器のトランジスタTr,4,T【,5と同一負荷に接続
し、バースト信号を含む2つの平衡変調された色差信号
を加算して、端子P4またはP5より轍送色信号を出力
させている。Similarly, the color difference signal RY applied to the terminal P,' is also balanced modulated, and then the transistors Tr,4' of the differential amplifier,
The collectors are connected to the same load as the transistors Tr,4,T[,5 of the B-Y signal differential amplifier, and the two balanced modulated color difference signals including the burst signal are summed. Then, a rutted color signal is outputted from terminal P4 or P5.
第4図において、搬送波信号CW,およびCW2は9び
位相差をもった信号を入力させる以外は2組の平衡変調
器の構成および動作は同じである。In FIG. 4, the configurations and operations of the two sets of balanced modulators are the same except that carrier wave signals CW and CW2 are input with signals having a phase difference of 9 degrees.
第5図に示す信号波形図を用いて、このプランキング信
号挿入回路の動作をさらに説明する。5一1がプランキ
ングパルスであり、51は1水平走査期間、52はプラ
ンキング期間を示す。The operation of this blanking signal insertion circuit will be further explained using the signal waveform diagram shown in FIG. 5-1 is a planking pulse, 51 indicates one horizontal scanning period, and 52 indicates a planking period.
5−2はバーストフラグパルスであり、本施例では前記
プランキングパルスとして5一1,5‐2の2つのパル
スを加算して作った5一3のようなバースト信号期間を
除いたプランキングパルスを使用している。5-2 is a burst flag pulse, and in this embodiment, the planking pulse is a planking pulse excluding the burst signal period, such as 5-3, which is created by adding the two pulses 5-1 and 5-2. I am using pulse.
5−4に示す信号がバーストフラグパルスを含んだ色差
信号であり、53の点線で示す電位が基準電位を表わし
ている。The signal shown at 5-4 is a color difference signal containing a burst flag pulse, and the potential shown by the dotted line 53 represents the reference potential.
この色差信号を搬送波信号によって平衡変調した信号波
形が5一5および5‐6に示すものである。図示してい
ないが、この2つの搬送波信号の位相は反転した関係を
有している。この2つの信号へのプランキング信号の挿
入は5−8のような正極性のプランキングパルスが端子
P6から加えられることになり、プランキング期間のみ
ダイオードD,,D2が導通し、トランジスタTr6,
Tr7およびTr8,Tものエミッタ電位がその期間ベ
ース電位より高くなり、トランジスタはオフし、プラン
キング期間の不要信号成分はェミツタには出力されない
。このヱミツタの信号波形が5−9および5−10に示
すものであり、プランキング期間のみ電位が高くなって
いる。こうして得た2信号を差鰯増幅器で加算すると、
コレクタ負荷より出力される信号は5一7に示すような
ものとなる。Signal waveforms obtained by balanced modulation of this color difference signal with a carrier wave signal are shown in 5-5 and 5-6. Although not shown, the phases of these two carrier signals have an inverted relationship. To insert the blanking signal into these two signals, a positive blanking pulse such as 5-8 is applied from the terminal P6, and the diodes D, D2 are conductive only during the blanking period, and the transistors Tr6,
The emitter potentials of Tr7, Tr8, and T also become higher than the base potential during that period, the transistors are turned off, and unnecessary signal components during the blanking period are not output to the emitters. The signal waveforms of this emitter are shown in 5-9 and 5-10, and the potential is high only during the blanking period. When the two signals obtained in this way are added using a difference amplifier, we get
The signals output from the collector load are as shown in 5-7.
差動増幅器の2つのベース電位は同一であるため、5‐
9および5一10のようにプランキング期間と他の信号
期間との電位差があっても出力波形には何ら影響を及ぼ
していないことがわかる。なお実施例には示していない
が、例えば第4図において、バースト信号期間を除くプ
ランキング期間の搬送波信号の平衡変調器への入力をス
トップさせると同時にスイッチングトランジスタTr,
。Since the two base potentials of the differential amplifier are the same, 5-
It can be seen that even if there is a potential difference between the blanking period and other signal periods as shown in FIGS. 9 and 5-10, the output waveform is not affected at all. Although not shown in the embodiment, for example, in FIG. 4, the switching transistors Tr,
.
およびTr.2をプランキング期間オンさせることによ
り、振幅比較を行なっているトランジスタTr6および
Tらのベース電位が降下する。このためそれぞれの振幅
比較用トランジスタの出力としてはTr7,T〜のベー
ス電位すなわち色差信号より検出した基準電位を取り出
すことができるので、第4図の実施例と同様にプランキ
ング信号の挿入が容易に行なえる。以上本発明によれば
、次のような利点を有するものである。and Tr. By turning on the transistor Tr2 during the blanking period, the base potentials of the transistors Tr6, T, etc. performing the amplitude comparison drop. Therefore, as the output of each amplitude comparison transistor, the base potential of Tr7, T~, that is, the reference potential detected from the color difference signal can be taken out, so it is easy to insert a blanking signal as in the embodiment shown in Fig. 4. can be done. As described above, the present invention has the following advantages.
m 2個の変調器により、バースト信号を含む搬送色信
号を作成できるので、回路を簡易化することができる。Since a carrier color signal including a burst signal can be created using m2 modulators, the circuit can be simplified.
{2) 半導体集積化したェンコーダにおける搬送色信
号へのプランキング信号挿入が簡単である。‘3’半導
体集積化に適した回路構成にすることができる。{2) It is easy to insert a blanking signal into a carrier color signal in a semiconductor integrated encoder. A circuit configuration suitable for '3' semiconductor integration can be achieved.
第1図は従釆のェンコーダ構成図、第2図は第1図の各
部の信号波形図、第3図は本発明の一実施例を示す構成
図、第4図はその一具体的回路図、第5図は第4図の各
部の信号波形図である。
34,35・・・平衡変調器、36・・・900移相器
、37・・・加算回路、Tr6,Tr7およびTr8,
Tr9・・・蓋勤増幅器を構成する振幅比較用トランジ
スタ、TrMTr,5・・・差動増幅器。
第1図
第2図
第3図
第5図
函
寸
船Fig. 1 is a configuration diagram of a subordinate encoder, Fig. 2 is a signal waveform diagram of each part of Fig. 1, Fig. 3 is a configuration diagram showing an embodiment of the present invention, and Fig. 4 is a specific circuit diagram thereof. , FIG. 5 is a signal waveform diagram of each part of FIG. 4. 34, 35... Balanced modulator, 36... 900 phase shifter, 37... Addition circuit, Tr6, Tr7 and Tr8,
Tr9...An amplitude comparison transistor forming a duty amplifier, TrMTr,5...Differential amplifier. Figure 1 Figure 2 Figure 3 Figure 5 Box ship
Claims (1)
衡変調して得られた搬送色信号を、ブランキング期間内
のバースト信号期間は導通させ、他のブランキング期間
は阻止してブランキング信号を挿入する手段を設けたこ
とを特徴とするカラーエンコーダ。 2 ブランキング信号を挿入する手段として、平衡変調
器を構成する振幅比較用トランジスタのエミツタ電位を
制御して搬送色信号をカツトオフさせるようにしたこと
を特徴とする特許請求の範囲第1項記載のカラーエンコ
ーダ。 3 ブランキング信号を挿入する手段として、平衡変調
器を構成する振幅比較用トランジスタの色差信号入力側
ベース電位を制御するとともに、搬送色信号をカツトオ
フさせるようにしたことを特徴とする特許請求の範囲第
1項記載のカラーエンコーダ。[Claims] 1. A carrier color signal obtained by balanced modulating a color difference signal including a burst signal with a carrier signal is made conductive during a burst signal period within a blanking period, and is blocked during other blanking periods. A color encoder characterized in that it is provided with means for inserting a blanking signal. 2. The method according to claim 1, wherein the blanking signal is inserted by controlling the emitter potential of an amplitude comparison transistor constituting a balanced modulator to cut off the carrier color signal. color encoder. 3. Claims characterized in that, as means for inserting the blanking signal, the base potential on the color difference signal input side of the amplitude comparison transistor constituting the balanced modulator is controlled and the carrier color signal is cut off. The color encoder according to item 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1131978A JPS6025951B2 (en) | 1978-02-02 | 1978-02-02 | color encoder |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1131978A JPS6025951B2 (en) | 1978-02-02 | 1978-02-02 | color encoder |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54104240A JPS54104240A (en) | 1979-08-16 |
| JPS6025951B2 true JPS6025951B2 (en) | 1985-06-21 |
Family
ID=11774693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1131978A Expired JPS6025951B2 (en) | 1978-02-02 | 1978-02-02 | color encoder |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6025951B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5944186A (en) * | 1982-09-07 | 1984-03-12 | Victor Co Of Japan Ltd | Device for producing ntsc system carrier chrominance signal |
| JP2696861B2 (en) * | 1987-11-10 | 1998-01-14 | セイコーエプソン株式会社 | Video signal processing device |
| JP2696863B2 (en) * | 1987-11-12 | 1998-01-14 | セイコーエプソン株式会社 | Video signal processing device |
| JP2962877B2 (en) * | 1991-07-02 | 1999-10-12 | キヤノン株式会社 | Image signal processing device |
-
1978
- 1978-02-02 JP JP1131978A patent/JPS6025951B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54104240A (en) | 1979-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2801389B2 (en) | Signal processing device | |
| US4270139A (en) | Color television receiver comprising at least one integrated circuit for the luminance signal and the chrominance signals | |
| JPS6025951B2 (en) | color encoder | |
| KR100207515B1 (en) | Y/c cross talk canceler | |
| US3429987A (en) | Matrix circuit for a color television receiver | |
| US3806632A (en) | Balanced type phase comparator circuit | |
| US3921205A (en) | D.c. controlled chroma circuit | |
| US3953884A (en) | Video amplifier for deriving color signals | |
| JPH0112457Y2 (en) | ||
| JPH0434352B2 (en) | ||
| US4178610A (en) | Clamp circuit for RGB output stages | |
| JPS6342595Y2 (en) | ||
| EP0521472A2 (en) | Image signal processing device | |
| JPS5850685Y2 (en) | Integrated circuit for color television signal processing | |
| JPS6320226Y2 (en) | ||
| JPS6246392Y2 (en) | ||
| JPS6241507Y2 (en) | ||
| US4249201A (en) | Color decoder for color television receiver | |
| JPS6219023Y2 (en) | ||
| JPS60130291A (en) | Multisystem television receiver | |
| JPH01194790A (en) | Digital chrominance signal demodulation circuit | |
| JP3063101B2 (en) | Balanced modulator input circuit | |
| JPH0638665B2 (en) | Linear signal processing circuit | |
| JPH0683460B2 (en) | Video camera signal processing circuit | |
| JPH0438189U (en) |