JPS6026464B2 - プログラマブル・デジタル・ト−ン検波器 - Google Patents

Description

【発明の詳細な説明】 本発明は、所定数のサイクルにわたる所定トーン周波数
の存在をシグナリングするプログラマブル装置に関する
ものである。

第１図のアナログ装置は、複数の入力トーン周波数の１
つを雑音の存在のもとで検波するための一従来例である
。

この装置を、未知の入力位相に対する最允度直角位相ト
ーン検波器（ｍａｘｌｍ山ｍｌｉｋｅｌｉｈ戊幻ｑｕａ
ｄｒａｔｍｅｔｏｍｄｅｔｅｃｔｏｒ）と称することが
できよう。この従来のアナログ装置は、単一周波数およ
び固定帯域幅に限られるという点で融通性を欠いている
。またこの種回路を適用システム中の池回路と集積化す
ることも困難である。入力トーンのデジタル検波を行う
他の従来例は“エレクトロニクス・レターズ”Ｖｏｌ．
８、Ｎｏ．２１、１９７２王８月１９日、ｐｐ５２４一
５２５に掲載されたＡＤ．Ｐｒｏｕｄｆ皿ｔによる論文
“簡易な外周波トーン検波器”に記載されている。この
装置は入力信号の位相を識別することができず、各入力
信号に対して複秦デジタル基準信号を発生する必要があ
る。本発明は上述した問題およびその他の問題を解消す
るものであり、積分およびダンプ（ｄｕｍｐ）を完全に
デジタル的に実行するものである。検波すべき周波数は
可変（プログラマブル）で、直流からサンプリング周波
数の１′２の範囲にわたってシステムの要求を満たすだ
けの高精度が保たれる。装置の周波数帯域幅も可変（プ
ログラマブル）であり、検波すべき信号の周波数とは無
関係である。フィルタ構成は、集積回路およびマイク。
プロセッサ構成のいずれとも両立性を有する。このよう
に、本発明の目的は、プログラマフル周波数をもちデジ
タル蓄積容量の小さなデジタル検波器を提供することに
ある。本発明の他の目的は、入力信号周波数とは独立の
プログラマブル帯城特性を持たせることにある。本発明
の他の目的は、使用システム中に集積化することが容易
なトーン検波器を提供することにある。

本発明の上述した目的およびその他の目的は、図面によ
って行う以下の説明により明らかになるつｏ第２図は、
デジタル・トーン検波器８のブロック図である。

この検波器８は、入力信号で動作するローパスフイルタ
１０およびリミタ１２、フェーズアキユムレータ１６、
２ｎの１（１ ｏｆ ２ｎ）デコーダ１８、２ｎ個のア
ップダウンカウンタ２０（２０ａ……２０ｉ）ならびに
スレシユホールドデテクタ２２から構成されている。（
第１図は比較に用いられる先行技術のアナログ直角位相
検波器である。）このデジタル検波器８は、検波すべき
トーンと同一周波数のデジタル局部基準信号を発生する
。入力信号１４は低域通過炉波され、振幅制限され、そ
してサンプルされる。このサンプル値、１又は−１は２
ｎ個のカウンタ２０のうちの１個によりカウントされる
が、上記カウンタの選択は、サンプリング時点における
局部基準位相のｎ個の上位ビットに塞いて行われる。積
分およびダンプサイクルにおいて全力ウンタがクリアさ
れ、所定のオプザベーショウインド（０ｂｓｅｗａｔｉ
ｏｎｗｉ肘ｏｗ）対応のサンプル数がプレセットされ、
スレシュホールド判定が行われる。

局部基準信号発生器、デコーダおよびカウンタの動作な
らびにスレシュホールドデテクタについて以下詳述する
。フェーズアキユムレータ１６は、マルチビットの２進
加算回路およびレジスタから構成されており、（詳細の
図示は省略）、局部基準信号２８を発生する。

上記加算回路の出力２４は、上記しジスタの入力に供Ｖ
給されており、このレジスタの出力は上記加算回路の入
力端子の一つに帰還的に接続されている。上記加算回路
への他の入力は、プログラマブル周波数入力である。周
波数ｆを検出するにあたって、上記のプログラマブル周
波数入力は、ｆとサンプリング周波数ｆｓの比に対応す
る２進表示の分数に設定される。この分数ｆ／ｆｓは、
サンプリング・クロックパルス間における局部基準信号
の位相変化を表示する。分数ｆ／ｆｓは、各サンプリン
グ時点において法１の演算に従ってアキュムレータに加
算される。従って、加算回路のオーバーフローに伴って
１が欠落し、端数部分のみが残る。アキュムレータ内の
上記の値は０と１間の端数の２進表示となるが、これは
局部基準信号２８の００と３６００間の位相に対応して
いる。上記アキュムレータはｍビットの精度を有してお
り、従って局部基準信号の位相を１サイクルの２‐ｍま
で特定することができる。ｍ！１６と雛Ｈｚのサンプリ
ング周波数については、対応の周波数精度は８０００×
２‐１６、すなわち０．１２２ＨＺである。従ってこの
ような場合、局部基準信号は、直流と必Ｈｚ間の任意の
周波数に０．１２２日２の差となるまで漸近できる。当
該デジタルトーン検波器８に用いられるデコーダおよび
カウンタは、直角位相検波器（第１図参照）の乗算器４
０および積分器４２に対応する。

２ｎの１デコーダ１８は、フェーズアキユムレータ１６
のｎ個の上位ビットに塞いて、基準信号の１サイクルを
２ｎ個に等分する。

このｎの値は、全ビット数ｍ以下の適宜な値でよいが、
簡単のためｎ＝２の場合を説明し、ｎを更に大きな値と
する例については後述する。４個の（一般には２ｎ個の
）アップダウン・カウンタ２０（第２図では２０ａと２
０ｉの２個のみ例示。

）が設置されるが、それぞれは４の１デコーダ１８（一
般には２ｎの１デコーダ１８）の出力を受ける。このデ
コーダ１８は各サンプルクロツクごとに４個のカウンタ
のいずれを動作させるかを指定し、リミタ１２の出力は
カウントの方向を指示する。リミタ１２の出力“１”は
選択されたカウンタのカウントを増加させ、これに対し
て“−１”はカウントを減少させる。従って各カウンタ
は、基準サイクルの４等分位相について、サンプリング
入力を累積する。すなわち、第１のカウンタ２０ａは、
基準位相がｏｏと９ぴ間に対応する０と０．２球部こ存
在するときにサンプリングを累積し、第２のカウンタは
、９００と１８００間に対応する０．２５と０．５間で
累積し、以下同様である。従って、この検波器８への入
力１４が局部基準信号の周波数と一致していれば、各カ
ウンタにおいて士４５ｏの範囲について同相でサンプリ
ングが累積され、カウンタ２０内のカウント値はサンプ
リングの継続につれて増加する。入力信号１４の周波数
が局部基準信号２８と一致しないか又は雑音をかぶって
いるときには、各カウンタ２川こおけるサンプルは同相
とならず相殺し合い、この結果、各カウンタ２０のカウ
ント値はゼロに保たれる。この検波器８の動作サイクル
は次の３パートから成る。

第１のパートにおいて、カウンタ２０はダンプ制御タイ
マ１１によってリセツトされる。次のパートにおいて、
サンプルが上述のようにカゥンタ２０に累積される。累
積されたサンプルはオブザベーション・ウィンドを決定
するが、これは積分およびダンプ直角位相検波器（第１
図）の積分箇所４２に対応する。最終パートでは、カウ
ンタ２０の累積サンプルに対してスレシュホールド判定
が行われる。４個のカウンタ２０のすべてについてスレ
シュホールド・ルールが判定され、オプザベーション・
ウィンド内に入力信号１４が存在したか杏かが決定され
る。

検波される信号の位相が局部基準信号の位相と一致して
いるとは限らないので、上記のデテクション・ルール（
スレシュホールド・ルール）を位相と無関係に行う必要
がある。カゥンタ２０内の累積サンプルをＭ１、Ｍ２、
Ｍ３およびＭ４と表示すれば、上記のスレシュホールド
・ルールは、振幅ＩＭＩ−Ｍ３ｌおよびＩＭ２−Ｍ４ｌ
のうちの最大値と所定のスレシホールドＴとの比較を行
うものである。すなわち、ＩＭ，一Ｍ３ｌ又はＩＭ２一
Ｍ４ｌの最大値＞Ｔであればトーン入力が存在し、そう
でなければトーン入力が存在しない。デジタルトーン検
波器８の特定周波数に対する動作の一例、振幅制限とサ
ンプリングに起因する不成分（ｅｘｔねｎｅｏ股ｒｅｓ
ｐｏｍｅｓ）およびさらに大きなｎ値、例えばカウンタ
を４個以上とする効果について以下説明する。

９０５伍の周波数ｆを検波するものとしよう。

サンプリング周波数ｆＳは郷Ｈｚであり、この検波器の
周波数帯城は３０ＨＰである。前述したように、フェー
ズアキユムレータ１６への入力はｆ／ｆｓなる分数の２
進表示である。この分数は０．１１８７５、すなわち２
進表示の０．０００１１１１００１１００１１０である
。このフェーズインクレメントｆ／ｆｓは、入力端２６
におけるサンプリングごとにフェーズアキユムレータ１
６に加えられる。タイマ１１で制御される積分およびダ
ンプ期間は、周波数帯城幅を設定するために、入力信号
の２５６サンプル数に相当する３２ミリ秒（これは周波
数帯域幅の逆数である。）に選択される。これら２５餅
固のサンプルはカウンタ２０内で累積される。入力の各
サンプルは、フェーズアキュムレータ１６の上位２ビッ
トをデコードすることにより該当のカウンタ２０に導か
れる。２５針固のサンプルがとられる関係上、各カウン
夕２０に割振られるサンプル数は約６４個となる。

正確な数は、フェーズアキュムレータ１６の初期値に依
存する。既に説明したように、タイマ１１により全力ウ
ンタの内容がクリアされて積分およびダンプサイクルが
開始され、引続いて２５針圏のサンプルが累積されるサ
ンプリング期間終了時に基準値が計算されてスレシユホ
ールドテストが行われる。

この基準とは、！Ｍ，−Ｍ３ｌ又はｌ地−Ｍ４ｌの最大
値であり、ここでＭ，乃至Ｍ４はカウンタ２０の内容で
ある。入力信号の炉波および振幅制限に起因して不要成
分が発生する。

とくに、主として源入力信号にハードリミットをかける
ことに起因して発生するｆ／３成分は、ｆ成分に対して
−９．９旧（１／３）の大きさにも達する。ｆ／５、ｆ
／７、ｆ／９等も振幅制限に起因して発生する。入力サ
ンプル信号の累積用に４個のカウンタを用いることに起
因する局部基準信号の実効的なハードリミテングに基づ
いて、幻成分が発生する。上述と同様の振幅制限および
サンプリングへの応答に基づく８、７ｆ、９成分も、ｆ
ｓ／２点の近傍に散在する。入力サンプリング周波数と
入力リミタにより発生した入力トーンの高調波間の混合
動作に起因して、も／３土ｆ／３のようなその他の成分
も発生する。前述した直角位相積分およびダンプ検波器
においては、振幅制限された入力信号と振幅制限された
局部基準信号が用いられていた。

これらの振幅制限器に起因して不要波が発生する。（第
４図参照）。当該検波器の本質上、各サンプルの２値の
デジタル信号を使用しないこととし、入力リミタをアナ
ログーデジタル（Ａ／Ｄ）コンバータ５０で瞳換えるこ
とができる。この場合には、第２図のアップダウン・カ
ウン夕はアキユムレータ５２，５４で置換えられ、Ａ／
Ｄコンバータ５０からのデジタル値は、現在の基準位相
に対応して選択されたアキュムレータに累積される。４
個のカウン夕を使用することに起因する局部基準信号の
振幅制限は、４個以上のカゥンタを使用することにより
回避することができる。

詳しくは、カウンタの数を８、１僕等と増すことによっ
て局部基準信号の高調波成分を適宜なしベルまで低減す
ることができる。局部基準信号の高調波成分の前述の低
域は、第５図に示すように、特定の位相の正弦値と糸弦
値に比例する正弦値と余弦値を各カウンタに割当てるこ
とにより実行される。前述したデテクション・ルールは
、各アキュムレータの内容を対応の正弦値および余弦値
に乗じたのち第１図に示すような２案検波に対応した処
理を行う操作に変更できる。従来の直角位相検波器と比
較した第５図の検波器の利点は、乗算が各サンプル入力
ごとにではなくサンプリング期間の最終で一度だけ行わ
れることである。従って、従来の直角位相検波器をェミ
ュレート（模擬）する必要に応じて回路を変更すること
ができる。上述したィンテグレート・ダンプ検波器の手
法を、発生時点が不明なトーンを対象とする擬連続検波
器に適用することができる。

第６図はその一実施例を示す。上述した擬連続検波器を
達成するため、第６図のサプシステムが第２図のカウン
タ２０１こ置換えられる。一例として３２ミリ秒の積分
期間を有する前述の例においては、この期間がさらに４
ミリ秒の８個の積分およびダンプセグメントに分割され
る。カウンタ６０を用いて、上述のセグメントに分割さ
れたカウントを累積する。アップダウン制御スイッチ６
４とクロック制御スイッチ６６が、第２図のダンプ制御
タイマ１１と同期した制御信号（図示せず）によって制
御される。最終的な８個の結果が加算器６２で加算され
、その後適正なスレシュホールド基準の判定が行われる
。この一実施例の検波器は第２図の実施例のものと同じ
周波数帯城を有するが、３２ミリ秒ではなく４ミリ秒ご
とに検波出力を発生することができる。以上説明したよ
うに、新規な直角位相検波器が提供された。

この検波器は、従来の直角位相検波器やデジタルフィル
夕によるその他の検波器と比較して有効な検波アルゴリ
ズムを使用するものであり、全プログラム化が可能でマ
イクロプロセッサないし集積回路への適用が容易に行え
るという利点がある。上述した本発明の原理に基いて、
特許請求の範囲に記載された本発明の要旨の範囲内で種
々の修正・変更が可能である。

【図面の簡単な説明】

第１図はアナログ式の代表的な一従釆例のブロック図、
第２図は本発明の一実施例のブロック図、第３図は装置
で模擬される集積化ないしマチルプロセッサ構成用のデ
ジタル直角位相検波器のブロック図、第４図は、第２図
の振幅制限器をＡ／○コンバータで層換え第２図のカゥ
ンタをアキュムレー夕で層換えた第２図と類似の実施例
のフロック図、第５図は、第２図又は第４図のＫ番目の
カウンタ又はアキ・ュムレータに正弦と余弦の重み付け
した実施例のブロック図、第６図は、タイミングが複数
セグメントに分割されたィンテグレート・ダンプ装置で
あって第２図のカウンタの１つと置換される装置のブロ
ック図である。 生；扇．Ｚ＃立Ｗ【．Ｚ 生四陣商，Ｚ せ立 ．多 町立母虫 阿南，幻

Claims (1)

【特許請求の範囲】
1. １ 複数トーンの少くとも１つを検出する装置であつて
   、 デジタル基準トーンの位相に対応する所定数の出力
   ビツトを有するデジタル基準トーンを発生するプログラ
   マブル・フエーズアキユムレータ手段と、 前記所定数
   の出力ビツトを受けてこれに応じた出力コードビツトを
   発生するデコーダ手段と、各々が対応する前記出力コー
   ドビツトの１つにより選択される複数の累積手段と、
   正の位相と負の位相を有する前記複数トーンの各々を濾
   波しデジタル化し、前記複数の累積手段の各々に出力を
   供給し前記累積手段は前記出力コードビツトの１つと前
   記正の位相の信号との同時的な組合せに応答する入力信
   号手段と、前記複数の累積手段の所定の第１の対間の累
   積値の差の絶対値又は前記複数の累積手段の所定の第２
   の対間の累積値の差の絶対値が何時所定カウント値を超
   えるかを決定し、その出力端子の少くとも１つに出力信
   号を発生し該出力信号は前記所定カウント数に対応する
   ものであるスレシユホールドデテクタ手段と、を備えた
   ことを特徴とするプログラマブル・デジタル・トーン検
   波器。