JPS6027996B2 - 画像記憶装置に対するアクセス方式 - Google Patents

Description

【発明の詳細な説明】 本発明は画像記憶装置に対するアクセス方式に関し、特
に、画像処理システムにおいて、計算機から画像記憶装
置へのランダムアクセスと、モニタ装置における画面の
擾乱を生ずることないこ行うことができる方式に関する
。

本発明によるアクセス方式は、例えば、医用画像システ
ム或いはグラフィックディスプレイ等に効果的に適用さ
れ得る。

一般に、画像をモニタ装置に表示する場合に表示される
べき画像は、計算機によって処理された後大容量の記憶
装置に格納され、次いでモニタに表示させるために、高
速読み出しが可能なバッファ記憶装置に一旦記憶され、
バッファ記憶装置から表示クロックに従って順次画像が
モニタに送出される。

オペレータ等は表示画面に表示された画像を眺めながら
計算機と会話を行って画像処理を進めていく。表示画面
に現われた不要な画像情報を消去したり、必要な情報を
表示させたりまたは必要に応じて表示画面の画像情報を
再び計算機に入力する場合に、計算器は大容量の画像記
憶装置に対してランダムアクセスを行う必要がある。と
ころが、大容量記憶装置のランダム・アクセス・サイク
ル・タイムは通常数百ナノ秒のオーダであるのに対し、
バッファ記憶装置への入力のためのページモードサイク
ルタイムは百数十ナノ秒と短か〈、かつバッファ記憶装
置から表示装置への読出し速度は極めて速く、数十ナノ
秒である。従って、オペレータ等の介入により計算機が
大容量記憶装置にアクセスする毎に、バッファ記憶装置
への入力が妨げられるので、画像の同期信号が得られず
画面が乱れたり、画面が消失したりする。このことはオ
ペレータ等の作業の大きな障害となる。これを避けるた
めに、従来から、層展開いう手法が採用されてきた。

以下、画像処理システムが扱い得る最大記憶容量を１０
２４×１０２４ビット（１ビット／画素）、画像記憶装
置を構成する複数の記憶素子の各々の記憶容量を６４ｋ
ビットモニタの表示クロック周波数を６皿Ｍ世、大容量
記憶装置からバッファ記憶装置へのページモード・リー
ド・サイクルタイム「すなわち、行列状に配置された記
憶素子の列を指定して行を読出すような場合のアクセス
時間を１６７ナノ秒、そして計算機から大容量記憶装置
へのランダム・アクセスタイムを３００ナ／秒として議
論を展開する。層展開の方式においては、大容量記憶装
置を構成する複数の記憶素子からの画像情報をページモ
ードサイクルタイムで２つのバッファ記憶装置Ａおよび
Ｂに交互に並列に書き込み、一方のバッファから画像情
報を表示クロックに応じてモニタに表示している間に、
他方のバッファに大容量記憶装置から画像情報を入力さ
せた後計算機からランダムアクセスが許される。１ク。

ックで１つの記憶素子の１画素分の情報を表示するもの
とすると、計算機からのランダムアクセスを、モニタへ
の画像情報の表示中に可能とするために必要な記憶素子
の数、すなわち層数ｎは、（１クロックの周期）×ｎ−
（ページモード読出サイクルタイム）＞ランダムアクセ
スタイム）によって計算され、前述の具体的数値を代入
して計算すると、少なくとも２８でなければならない。
今、３０層の層展開について第１図のタイミングチャー
トに基づいて説明する。

第１図ａはバッファＡへの入力のタイミングを示す図、
第１図ｂはバッファＡからモニタへの出力のタイミング
を示す図、第１図ｃはバッファＢへの入力のタイミング
を示す図、第１図ｄはバッファＢからモニタへの出力の
タイミングを示す図である。図から明らかなように、バ
ッファＡがモニタに出力する時間は、１画素について１
６．７ナノ秒であり、３０層の層展開によりバッファに
格納された画像情報については１６．７×３０＝５０１
ナノ秒である。この５０１ナノ秒のうちの最初の１６７
ナノ秒の間に画像記憶装置（以下メモリと称する）から
バッファＢに次にモニタに転送されるべき画像情報が３
０層の層展開で並列に書き込まれる。５０１ナノ秒の時
間の残りの３３４ナノ秒、すなわち１６万段の２倍の時
間には、バッファＡおよびＢのいずれにもメモリからの
画像情報の書き込みがなく、しかも計算機によるランダ
ムアクセスタイムの３００ナノ秒より大であるので、こ
の期間を利用して第１図ｅに示されるように計算機から
メモ川こ対してランダムアクセスを行うことができる。

こうしてモニ夕の画面を乱すことなく計算機からメモリ
へのランダムアクセスが可能となる。しかしながら、前
述の層展開方式によれば、メモリを構成する記憶素子数
は少なくとも２８個必要である。１層あたりの記憶素子
数を最少の１個、すなわち全体で３の固とした場合でも
メモリの記憶容量はメモリ容量である１０２４×１０２
４ビット（ＩＭビット）を大幅に越える１．９６８Ｍビ
ットとなるので、記憶容量が０．９６８Ｍビットだけ無
駄となる。

この記憶容量の無駄は、記憶素子の記憶容量が更に増大
すると益々大きくなり、メモリの価格を押し上げるばか
りでなく、消費電力を増大させる。すなわち６４ｋビッ
ト記憶素子などのような高集積度記憶素子を使用する最
大の目的が、低集積度の素子を使用する場合に比べて素
子数を減少させ、装置の小形化・低電力化・低価格化を
計ることにあるにもかかわらず、多層展開によるメモリ
構成においては層数ｎによって必要最小限の素子数が決
まってしまうために高集積度記憶素子の利点を活かすこ
とができない。本発明の目的は、前述の層展開の従来例
における問題点にかんがみ、バッファからモニタへの読
出クロック周期とバッファのメモリからの書込みクロッ
ク周期との差をクロック毎に蓄積し、その差が計算機か
らメモリへのアクセスタイム以上になった時に、計算機
によるメモリへのアクセスを行わせるという構想に基づ
き、画像メモ川こ対するアクセス方式において、必要最
小限の記憶素子を用いた層展開を可能にし、それにより
装置の小形化メモリの価格の低減化および消費電力の低
下を実現することにある。

本発明において提供される方式は、計算機からの画像処
理結果を記憶する画像記憶装置と、該画像記憶装置から
の画像情報を受け取る少なくとも２つのバッファ記憶装
置と、該バッファ記憶装置からの画像情報を表示するモ
ニタ装置とを備え、該バッファ記憶装置の一方が該モニ
外こ画像情報を転送中に、該バッファ記憶装置の他方が
該画像記憶装置からの画像情報を多層展開により受け取
るようにした画像記憶装置へのアクセス方式において、
該バッファ記憶装置から該モニタへの該画像情報の読み
出しクロック周期と該画像記憶装置から該バッファ記憶
装置への該画像情報の書込みクロック周期との差を蓄積
して該計算機の該画像記憶装置へのアクセス時間を得、
それにより該モニタへの画像の表示と中断することなく
計算機が該画像記憶装置をアクセスすることを可能にし
た画像記憶装置に対するアクセス方式である。

以下、本発明の１実施例を第２図および第３図に基づき
説明する。第２図は本発明によるアクセス方式に適用さ
れる画像処理システムの概略ブロック図である。図にお
いて、画像処理システムの最大記憶容量は１０２４×１
０２４ビット、バス２を介して計算機１に接続されてい
る記憶素子３（１）ないし３（１６）の各々は６４ｋビ
ットのＮＭＯＳランダムアクセスメモリである。記憶素
子３（１）ないし３（１６）からなる画像記憶装置４の
記憶容量は、記憶素子３の個数が１針固なので１０２４
ｋビツト（６小ビット×１６）であり、システムの最大
記憶容量と一致している。従って記憶素子の個数はシス
テムの最大記憶容量の観点から、必要最小限に選択され
ている。各記憶素子３（１）ないし３（１６）はバス線
５を介して２つのバッファ記憶装置ＡおよびＢに接続さ
れている。バッファＡおよびＢは高速論出しが可能な従
来の例え、バィポーラ・ランダム・アクセス・メモリで
よい。バッファＡおよびＢはバス線に介してセレク夕７
に接続されており、それにより、バッファＡおよびＢに
格納されている画像情報が交互にモニタ装置８に送られ
、モニタ装置８は入力されたデイジタルル画像情報をア
ナログ量に変換した後、６０ＭＨｚの表示クロック発生
装置９によるクロック周期（１６．７ナノ秒）黍に１画
素ずつ表示する。表示クロック発生装置９の出力はまた
１／１２分周器１０および１／１６分周器１１によって
分周された後クロック切換装置１２に入力される。クロ
ック切襖装置１２は功換制御装置１３による制御のもと
に、分周されたクロック信号を後述する適切なタイミン
グでアドレスカウンタａおよびｂに与え、それによりバ
ッファＡおよびＢの入出力制御を行う。切襖制御装置１
３の出力はまた、セレク夕７の制御入力に接続されてお
り、それにより、バッファＡおよびＢの出力を、後述す
る適切なタイミングでモニタ装置８に送出する。第３図
は第２図のシステムにおけるバッファＡおよびＢの入出
力のタイミングチャートであって、第３図ａは画像記憶
装置４からバッファＡへの入力のタイミングを示す図、
第３図ｂはバッファＡからモニタへの出力のタイミング
を示す図、第３図ｃは画像記憶装置４からバッファＢへ
の入力のタイミングを示す図、第３図ｄはバッファＢか
らモニタへの出力のタイミングを示す図である。

図から明らかなように、バッファＡ，Ｂへの入力のため
のクロツク信号の周波数は６０／１小川ｚであり、バッ
ファＡ，Ｂからの出力のためのクロック信号の周波数は
６０／１８Ｍ世となっている。従って、画像記憶装置４
内の各記憶素子３（１）ないし３（１６）のそれぞれか
らの１画素分の画像情報を並列にバッファＡまたはＢに
入力するために要する時間は、２００．４ナノ秒（前受
両ナ／秒）であり、バッファＡまたはＢに格納された各
記憶素子のそれぞれからの１画素分の画像情報を直列に
モニタに表示するために要する時間は・２６７‐２ナノ
秒（前巽両ナノ秒）である。図において、バッファ８が
各記憶素子の１画素分の画像情報を１６．７×１６ナノ
秒（２６７．２ナノ秒）間で出力している間に、バッフ
ァＡは１６．７×１２ナノ秒（２００．４ナノ秒）間に
各記憶素子から１画素分の情報を並列に受け取るが、１
画素についてのバッファＢの出力時間とバッファＡの入
力時間との差は１６．７×４ナノ秒（６６．８ナノ秒）
しかなく「計算機がこの差の時間内に各記憶素子に対し
てアクセスすることはできない。そこで本発明により、
計算機が各記憶素子に対してアクセスすることができる
時間間隔（３００ナノ秒）が得られる迄上記出力時間と
入力時間の差を集積する。本実施例においては、各記憶
素子のそれぞれからの８画素分の情報、すなわち１６×
８画素の情報をバッファＢから直列にモニタに送出する
と共に、この送出期間中に各記憶素子のそれぞれからの
８画素分の情報、すなわち１６×８画素の情報をバッフ
ァＡに並列に転送させる。バッファＡに１６×８画素の
情報が並列に入力されるのに要する時間は１６．７×１
２×８ナノ秒であり、バッファＢが同じ量の情報を直列
にモニタに転送するのに要する時間は１６．７×１６×
８ナノ秒であるので、１６×８画素の情報についての入
出力の時間差は５３４．４ナノ秒（１６．７×１６×８
−１６．７×１２×８）となり、ランダムアクセスタイ
ムである３００ナノ秒以上である。この５３４．４ナノ
秒の期間には、モニタにバッファＢからの画像情報が表
示されているにも拘らず、いずれのバッファにも画像記
憶装置４からのアクセスが行われていないので、この期
間を利用して画面を乱すことなく計算機が画像記憶装置
に対してアクセスすることができる。バッファＢからの
１６×８画素の情報の出力が完了すると切換制御装置１
３（第２図）はセレクタ７およびクロック切換装置１２
に切換信号を送り、それにより、アドレスカウン夕Ａに
は６０／１８Ｍ世、アドレスカウンタＢには６０／１２
ＭＨｚのクロック信号が与えられると共に、セレクタ７
はバッファＡからの画像情報を表示装置８に転送させ、
以下、バッファＡはモニ外こ１６×８画素の情報を転送
し、バッファＢは各記憶素子のそれぞれから８画素の情
報を受け取るという過程を同様にして繰り返す。以上の
本発明によるアクセス方式の実施例の説明においては、
１針固の記憶素子から構成される画像記憶装置を１個用
いて、１読出しクロック毎に記憶素子の各々からの１画
素の情報を並列に１範目秦分だけバッファに転送したが
、これに替えて、画面に階調を表示したりするために、
上記画像記憶装置を一般にｍ個（ｍは２以上の整数）と
して１読出しクｏック毎に１胸画素分の情報をバッファ
に転送してもよい。

また前述の実施例においては、各記憶素子につき８画素
分の情報の出力時間と入力時間を蓄積したが、これに限
るものではなく、一方のバッファからの出力時間と他方
にバッファへの入力時間との時間差が、計算機によるア
クセスタイムを越えればよい。さらに、画像処理システ
ムの最大記憶容量、表示クロック周波数、記憶素子の記
憶容量等も本実施例に限るものではない。本発明により
高集積度記憶素子を画像記憶装置に有効的に利用でき、
装置の低消費電力化および低価格化が可能となる。

【図面の簡単な説明】

第１図は従来の３０層の層展開による画像記憶装置に対
するアクセス方式を説明するためのタイミングチャート
、第２図は本発明による画像記憶装置に対するアクセス
方式に適用される画像処理システムの概略ブロック図、
第３図は第２図のシステムにおけるバッファＡおよびＢ
の入出力のタイミングチャートである。 １・・・・・・計算機、３（１）ないし３（１６）・・
・・・・記憶素子、４・・・・・・画像記憶装置、８・
・・・・・モニタ装置、９・・・・・・表示クロツク発
生装置、１０，１１・・・・・・分周器、１２・・・・
・・クロック切換装置、１３・・・・・・切換制御装置
、Ａ，Ｂ・・・・・・バッファ記憶装置、ａ，ｂ……ア
ドレスカウンタ。 第１図 第２図 第３図

Claims (1)

【特許請求の範囲】
1. １ 計算機１からの画像情報を記憶する画像記憶装置４
   と、該画像記憶装置４からの画像情報を受け取る少なく
   とも２つのバツフア記憶装置Ａ，Ｂと、該バツフア記憶
   装置Ａ，Ｂからの画像情報を表示するモニタ装置８とを
   備え、該バツフア記憶装置Ａ，Ｂの一方が該モニタ装置
   ８に画像情報を転送中に、該バツフア記憶装置Ａ，Ｂの
   他方が該画像記憶装置４からの画像情報を多層展開によ
   り受け取るようにした画像記憶装置へのアクセス方式に
   おいて、該バツフア記憶装置Ａ，Ｂから該モニタへの該
   画像情報の読み出しクロツク周期と該画像記憶装置４か
   らバツフア記憶装置Ａ，Ｂへの該画像情報の書込みクロ
   ツク周期との差を蓄積して該計算機の該画像記憶装置へ
   のアクセス時間を得、それにより該モニタ装置への画像
   の表示を中断することなく計算機が該画像記憶装置をア
   クセスすることを可能にした、画像記憶装置に対するア
   クセス式。