JPS6029976B2 - analog output circuit - Google Patents
analog output circuitInfo
- Publication number
- JPS6029976B2 JPS6029976B2 JP20483781A JP20483781A JPS6029976B2 JP S6029976 B2 JPS6029976 B2 JP S6029976B2 JP 20483781 A JP20483781 A JP 20483781A JP 20483781 A JP20483781 A JP 20483781A JP S6029976 B2 JPS6029976 B2 JP S6029976B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- selection signal
- analog
- photocoupler
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/05—Digital input using the sampling of an analogue quantity at regular intervals of time, input from a/d converter or output to d/a converter
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Electronic Switches (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
m 発明の技術分野
この発明は、時系列的な複数のデータ信号を絶縁しサン
プルホールドして出力するアナログ出力回路に関するも
のである。DETAILED DESCRIPTION OF THE INVENTION Technical Field of the Invention The present invention relates to an analog output circuit that insulates, samples and holds a plurality of time-series data signals and outputs the same.
‘2)従来技術
中央処理装置より時系列的な複数のデータ信号を切換え
てサンプルホールドして出力する場合において、データ
の更新が低速でよいとき、より髄単で高信頼性の回路が
望まれる。'2) Conventional technology When switching, sample-holding, and outputting multiple time-series data signals using a central processing unit, a simpler and more reliable circuit is desired when the data can be updated at a low speed. .
この場合、アイソレーションにはフオトカプラを用い、
切換回路にFETのような半導体のアナログスイッチを
用い更にサンプルホールド回路としてデータの更新が低
速の場合十分なコンデンサと増幅器よりなる簡易なサン
プルホールド回路を用いて構成することが考えられる。In this case, a photocoupler is used for isolation,
It is conceivable to use a semiconductor analog switch such as a FET as the switching circuit, and use a simple sample-and-hold circuit consisting of a sufficient capacitor and an amplifier as the sample-and-hold circuit if data updating is slow.
しかしながら、フオトカプラをはじめいずれの回路素子
もアナログ的に動作するため応答性が遅く、チャンネル
間の相互干渉を起こしやすく、誤差の要因となっていた
。例えば第3図で示すように、チャンネル毎の箇所選択
信号の立ち上り、立ち上りで重なってしまい、この場合
、2個のチャンネルのスイッチが同時に駆動され、相互
干渉を起こし、誤差となる欠点があった。剛 発明の目
的
この発明の目的は、以上の点に鑑み、チャンネル間の相
互干渉を無くし高精度の絶縁形のアナログ出力を提供す
ることである。However, since all circuit elements, including the photocoupler, operate in an analog manner, response is slow and mutual interference between channels is likely to occur, causing errors. For example, as shown in Figure 3, the rise and rise of the point selection signals for each channel overlap, and in this case, the switches of two channels are driven at the same time, causing mutual interference and resulting in errors. . OBJECT OF THE INVENTION In view of the above points, an object of the present invention is to eliminate mutual interference between channels and provide a highly accurate isolated analog output.
‘4ー 発明の構成
この発明は、複数のデータ信号、箇所選択信号、および
これらの信号を送出するためのクロツク信号を発生する
中央処理装置と、この中央処理装置の発生するデータ信
号を絶縁伝送する第1のフオトカプラと、この第1のフ
オトカプラ出力をアナログ信号に変換するD−A変換器
と、このD−A変換器の出力を切換える複数のアナログ
スイッチよりなる切換回路と、この切換回路の出力をサ
ンプルホールドする複数のサンプルホールド回路と、前
記中央処理装置の箇所選択信号が供孫台されるゲート回
路と、このゲート回路の出力を絶縁伝送して前記切襖回
路のアナログスイッチに供給する第2のフオトカプラと
、クロック信号が発生することに所定の時間だけパルス
信号を発生して前記ゲート回路に供給する単安定マルチ
パイプレー夕とを備え、この単安定マルチパイプレータ
のパルス信号発生時に箇所選択信号を禁止し、切襖回路
のいずれのアナログスイッチをも駆動しないようにした
ことを特徴とするアナログ出力回路である。'4 - Structure of the Invention This invention provides a central processing unit that generates a plurality of data signals, a location selection signal, and a clock signal for sending these signals, and an isolated transmission system for the data signals generated by the central processing unit. a first photocoupler, a DA converter that converts the output of the first photocoupler into an analog signal, a switching circuit including a plurality of analog switches that switches the output of the DA converter; A plurality of sample and hold circuits that sample and hold the output, a gate circuit to which the location selection signal of the central processing unit is fed, and an isolated transmission of the output of the gate circuit to supply it to the analog switch of the kirifusuma circuit. a second photocoupler; and a monostable multipipe plate which generates a pulse signal for a predetermined period of time when a clock signal is generated and supplies it to the gate circuit; This is an analog output circuit characterized in that a location selection signal is prohibited and none of the analog switches in the sliding door circuit are driven.
{5) 発明の実施例
第1図は、この発明の一実施例を示す構成説明図である
。{5) Embodiment of the Invention FIG. 1 is a configuration explanatory diagram showing an embodiment of the invention.
図において、1は、時系列的な複数のデータ信号、箇所
(チャンネル)選択信号、およびこれらの信号を送出す
るためのクロック信号を発生するマイクロプロセッサの
ような中央処理装置、21は、中央処理装置1のデータ
信号を一時保持しクロック信号により出力する第1のレ
ジスタ、31は第1のレジスタ21のデータを絶縁伝送
する第1のフオトカプラ、4は第1のフオトカプラ31
の出力をアナログ信号に変換するD−A変換器、5はD
−A変換器4のアナログ出力を順次切換選択して取り出
す複数のFETのような半導体のアナログスイッチ51
,52・・・よりなる切襖回路、61,62・・・は、
切換回路5の各アナログスイッチ51,52…により取
り出された出力をサンプルホールドする抵抗R,,R2
,…,コンデンサC,,C2,…よりなる時定数回路お
よび増幅器A,,A2,…を含むサンプルホールド回路
、71,72,…はサンプルホールド回路61,62,
・・・の出力を取り出す出力端子である。In the figure, 1 is a central processing unit such as a microprocessor that generates a plurality of time-series data signals, a location (channel) selection signal, and a clock signal for transmitting these signals, and 21 is a central processing unit. A first register that temporarily holds the data signal of the device 1 and outputs it in response to a clock signal; 31 is a first photocoupler that insulates and transmits the data of the first register 21; 4 is a first photocoupler 31
5 is a D-A converter that converts the output of
- A semiconductor analog switch 51 such as a plurality of FETs that sequentially switches and selects the analog output of the A converter 4.
, 52 . . . The cut-sliding circuit 61, 62 . . .
Resistors R, , R2 sample and hold the output taken out by each analog switch 51, 52... of the switching circuit 5
,..., a time constant circuit consisting of capacitors C,, C2,... and a sample-and-hold circuit including amplifiers A,, A2,..., 71, 72,... are sample-and-hold circuits 61, 62,...
It is an output terminal that takes out the output of...
また、22は、中央処理装置1の箇所選択信号を一時保
持し、クロック信号により出力する第2のレジスタ、8
は第2のレジスタ22の出力が供給される複数のアンド
回路よりなるゲート回路、32はゲート回路8の出力を
絶縁伝送し、切換回路5に供給し、いずれかのアナログ
スイッチ51,52,・・・を駆動するための第2のフ
オトカプラ、9はクロツク信号が発生するごとにCRの
時定数により定まる所定の時間だけパルス信号を発生し
てゲート回路8に供給し、このパルス信号発生時のみ箇
所選択信号がゲート回路8を通過するのを禁止する単安
定マルチパイプレータである。つまり、中央処理装置1
は、所定の周期で各チャンネルに対応したデータ信号お
よび箇所選択信号を発生し、クロツク信号によってデー
タ信号は第1のレジスタ21、第1のフオトカプラ31
、D−A変換器4を経て切換回路5に供給される。第2
図で示すようにクロック信号毎に各箇所(チャンネ′に
日,,CH2,CH3,・・・)に対応した箇所選択信
号は第2のレジスタ22を経てゲート回路8に供給され
るが、クロック信号が発生する毎に単安定マルチパイプ
レータ9は所定の時間t,だけパルス信号を発生し、こ
の間ゲート回路8をいずれの箇所選択信号も通過せず、
切襖回路5のアナログスイッチ51,529・・・ろい
ずれも駆動されない。この禁止時間外は、箇所選択信号
は第2のフオトカプラ32を通過し、切換回路5のアナ
ログスイッチ51,52,・・・のいずれかを順次駆動
し、D−A変換器5のチャンネル毎に出力信号はサンプ
ルホールド回路61,62,・・・にサンプルホールド
され、出力端子71,72,・・・より出力される。な
お、こうした一連の動作は順次くり返され、チャンネル
毎に連続的な出力が得られる。つまり、第2図のクロッ
ク信号1が単安定マルチパイプレータ9に供給されると
、単安定マルチパイプレータ9は一定時間ちだけパルス
信号を発生し、このパルス発生時間Lの間、ゲート回路
8は閉じ、どの箇所選択信号も通過しない。一定時間も
経過すると、第2図で示すようにチャンネルCHIの箇
所選択信号が立ち上る。再び第2図のク。ック信号2が
単安定マルチパイプレータ9に供給されると、単安定マ
ルチパイプレータ9は−定時間らだけパルス信号を発生
し、このパルス発生時間ちの間、ゲート回路8は閉じ、
チャンネルCHIの箇所選択信号は立ち上る。このCH
Iの箇所選択信号は時間t,内で完全に立ち下る。時間
t,経過するとチャンネルCH2の箇所選択信号が立ち
上り、以下同様の動作がくり返される。このように、箇
所選択信号が切り換わる時に、どの箇所の選択信号もゲ
ート8を通過させない期間をつくり、前のチャンネルの
箇所選択信号が完全に立ち下ってから、次のチャンネル
の箇所選択信号を立ち上らせているので、相互に干渉し
て、誤動作を起こすおそれがない。Further, 22 is a second register 8 that temporarily holds the location selection signal of the central processing unit 1 and outputs it in response to a clock signal.
32 is a gate circuit consisting of a plurality of AND circuits to which the output of the second register 22 is supplied; 32 is an insulated transmission of the output of the gate circuit 8 and supplies it to the switching circuit 5; A second photocoupler 9 for driving . This is a monostable multipipulator that prohibits the location selection signal from passing through the gate circuit 8. In other words, the central processing unit 1
generates a data signal and a location selection signal corresponding to each channel at a predetermined period, and the data signal is sent to the first register 21 and the first photocoupler 31 by the clock signal.
, and is supplied to the switching circuit 5 via the DA converter 4. Second
As shown in the figure, the location selection signal corresponding to each location (CH2, CH3, . . . ) for each clock signal is supplied to the gate circuit 8 via the second register 22. Every time a signal is generated, the monostable multipipelator 9 generates a pulse signal for a predetermined time t, and during this time, no location selection signal passes through the gate circuit 8.
None of the analog switches 51, 529, . . . of the cutting-sliding circuit 5 is driven. Outside this prohibited time, the location selection signal passes through the second photocoupler 32, sequentially drives any of the analog switches 51, 52, . . . of the switching circuit 5, and The output signals are sampled and held by sample and hold circuits 61, 62, . . . and outputted from output terminals 71, 72, . Note that this series of operations is repeated in sequence to obtain continuous output for each channel. In other words, when the clock signal 1 shown in FIG. is closed and no location selection signal passes through. After a certain period of time has elapsed, the location selection signal of channel CHI rises as shown in FIG. Again, see Figure 2. When the clock signal 2 is supplied to the monostable multipipetrator 9, the monostable multipipelator 9 generates a pulse signal for a certain period of time, and during this pulse generation time, the gate circuit 8 is closed.
The location selection signal of channel CHI rises. This CH
The location selection signal I completely falls within time t. When time t has elapsed, the location selection signal of channel CH2 rises, and the same operation is repeated thereafter. In this way, when the location selection signal is switched, a period is created in which no location selection signal passes through the gate 8, and the location selection signal of the next channel is switched on after the location selection signal of the previous channel has completely fallen. Because they are standing up, there is no risk of them interfering with each other and causing malfunctions.
{6} 発明の効果
以上述べたように、この発明は、クロック信号により単
安定マルチパイプレータを動作させ、箇所選択信号がゲ
ート回路を通過するのを禁止し、データをフオトカプラ
、切換回路、サンプルホールド回路を経て出力するよう
にしたアナログ出力回路である。{6} Effects of the Invention As described above, the present invention operates a monostable multipipulator using a clock signal, prohibits a point selection signal from passing through a gate circuit, and transfers data to a photocoupler, a switching circuit, and a sample. This is an analog output circuit that outputs through a hold circuit.
従って、切換回路の各チャンネルを駆動する箇所選択信
号は、各チャンネルに付いずれのスイッチも駆動されな
い禁止状態を設けるようにしてあるため、信号間の相互
干渉が起こることなく高精度に絶縁した出力を得ること
ができる。Therefore, the point selection signal that drives each channel of the switching circuit is designed to have a prohibited state in which no switch is driven for each channel, so there is no mutual interference between signals, and the output is isolated with high precision. can be obtained.
又、回路構成、駆動のプログラムも簡単で済み、フオト
カプラ、アナログスイッチ等による応答性の遅れの影響
を受けず、安価、高信頼性のものとなる。In addition, the circuit configuration and drive program are simple, and it is not affected by response delays caused by photocouplers, analog switches, etc., and is inexpensive and highly reliable.
第1図は、この発明の一実施例を示す構成説明図、第2
図、第3図は動作説明用の波形図である。
1・・・中央処理装置、21,22・・・レジスタ、3
1,32・・・フオトカプラ、4・・・D−A変換器、
5・・・切襖回路、51,52・・・アナログスイッチ
、61,62…サンプルホールド回路、8…ゲート回路
、9・・・単安定マルチパイプレータ。
秦Z図
多3欧
鼠
船FIG. 1 is a configuration explanatory diagram showing one embodiment of the present invention, and FIG.
3 are waveform diagrams for explaining the operation. 1...Central processing unit, 21, 22...Register, 3
1, 32... Photocoupler, 4... D-A converter,
5...Kirifusuma circuit, 51, 52... Analog switch, 61, 62... Sample hold circuit, 8... Gate circuit, 9... Monostable multi-piperator. Qin Z Tuduo 3 European mouse ship
Claims (1)
信号を送出するためのクロツク信号を発生する中央処理
装置と、この中央処理装置の発生するデータ信号を絶縁
伝送する第1のフオトカプラと、この第1のフオトカプ
ラ出力をアナログ信号に変換するD−A変換器と、この
D−A変換器の出力を切換える複数のアナログスイツチ
よりなる切換回路と、この切換回路の出力をサンプルホ
ールドする複数のサンプルホールド回路と、前記中央処
理装置の箇所選択信号が供給されるゲート回路と、この
ゲート回路の出力を絶縁伝送して前記切換回路のアナロ
グスイツチに供給する第2のフオトカプラと、クロツク
信号が発生するごとに所定の時間だけパルス信号を発生
して前記ゲート回路に供給する単安定マルチバイブレー
タとを備え、この単安定マルチバイブレータのパルス信
号発生時に箇所選択信号を禁止し、切換回路のいずれの
アナログスイツチをも駆動しないようにしたことを特徴
とするアナログ出力回路。1. A central processing unit that generates a plurality of data signals, a location selection signal, and a clock signal for transmitting these signals, a first photocoupler that insulates and transmits data signals generated by this central processing unit, and A DA converter that converts the output of the photocoupler No. 1 into an analog signal, a switching circuit consisting of a plurality of analog switches that switches the output of this DA converter, and a plurality of sample holds that sample and hold the output of this switching circuit. a gate circuit to which the point selection signal of the central processing unit is supplied; a second photocoupler which insulates and transmits the output of the gate circuit and supplies it to the analog switch of the switching circuit; and a monostable multivibrator that generates a pulse signal for a predetermined period of time and supplies it to the gate circuit, and when the pulse signal of the monostable multivibrator is generated, the point selection signal is prohibited and any analog switch of the switching circuit is activated. An analog output circuit characterized in that it does not drive any of the signals.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20483781A JPS6029976B2 (en) | 1981-12-17 | 1981-12-17 | analog output circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20483781A JPS6029976B2 (en) | 1981-12-17 | 1981-12-17 | analog output circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58105335A JPS58105335A (en) | 1983-06-23 |
| JPS6029976B2 true JPS6029976B2 (en) | 1985-07-13 |
Family
ID=16497203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20483781A Expired JPS6029976B2 (en) | 1981-12-17 | 1981-12-17 | analog output circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6029976B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6059635U (en) * | 1983-09-30 | 1985-04-25 | 株式会社ノーリツ | DA converter |
| JPH0260339U (en) * | 1988-10-27 | 1990-05-02 | ||
| CN113131914A (en) * | 2021-04-26 | 2021-07-16 | 苏州恒境环保科技有限公司 | Analog switch circuit and control method thereof |
-
1981
- 1981-12-17 JP JP20483781A patent/JPS6029976B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58105335A (en) | 1983-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1392342A (en) | Universal buffer interface for computer controlled test systems | |
| JPH0418723B2 (en) | ||
| JPS58164318A (en) | Analog/digital converter | |
| JPS6029976B2 (en) | analog output circuit | |
| US4609906A (en) | Digital-to-analog/analog-to-digital dual mode circuit | |
| DK559587D0 (en) | TONE CONTROL SYSTEM FOR EXAMPLED DATA SIGNALS | |
| US4361839A (en) | Charge source multiplexing | |
| US4644193A (en) | Analog circuit for simulating a digitally controlled rheostat | |
| JPS602809B2 (en) | multiplexer circuit | |
| RU2097777C1 (en) | Multiple-channel converter of signals from resistor detectors to time interval | |
| SU1005096A2 (en) | Data registering device | |
| SU1559402A1 (en) | Multichannel switchboard | |
| KR940006817B1 (en) | Experiment board device for automatic control practice and education using personal computer | |
| SU1212394A1 (en) | Apparatus for monitoring incubators | |
| RU2012036C1 (en) | Device for input of analog data | |
| EP0586113A2 (en) | Analog-to-digital converter | |
| GB2095445A (en) | Surveillance system | |
| SU520565A1 (en) | Software driver | |
| SU311271A1 (en) | SYSTEM OF MULTICHANNEL AL \ P1 ITUD | |
| SU1647552A1 (en) | Multichannel data input device | |
| RU2013808C1 (en) | Device for collection, conversion and transmission of analog information | |
| SU579657A1 (en) | Analogue memory | |
| SU1730683A1 (en) | Analogue storage | |
| SU1716501A1 (en) | Information input device | |
| KR940001725B1 (en) | A / D Inverter |