JPS6031391B2 - 複数画像画面合成装置 - Google Patents

Description

【発明の詳細な説明】 本発明は複数画像画面合成装置に関し、特に複数のテレ
ビジョン画像画面を縦少して縦及び横方向に分割した画
面上に合成する複数画像画面合成装置に関する。

従来、非同期の画像２入力信号画面合成装置は第１図の
系統図に示すように、２入力信号１，１′のそれぞれを
垂直及び水平方向共議出しタイミング基準信号１９に同
期化するためのフレーム・シンクロナィザ装置２９，２
９′２台と、ミックスアンドキー増幅器装置３０より構
成されていた。

すなわち異種同期系入力テレビジョン画像信号はビデオ
信号入力端子１に入り、入力側ローパスフイルタ２で入
力信号中の５．３８ＭＨＺ以上の周波数成分は帯城制限
されてからアナログデジタル（Ａ／Ｄ）コンバータ４で
周波数１０．７ＭＨＺでサンプリングされＰＣＭパラレ
ルｎ＝（＝８）ビットデータ５に変換される。さらに入
力信号のカラーバーストに同期した書込クロツクパルス
１２が書込クロック発生器１１で作られさらに、入力信
号の同期信号に同期した書込アドレス信号１４が書込ア
ドレス発生器１３で作られる。そしてパラレルｎビット
データ５の１フィールド期間の情報は、約２．４メガ・
ビットの容量のェラステイック・デジタルメモリ６にそ
れぞれ書込アドレス信号１４によって決められた場所に
書込まれる。一方論出しタイミング基準信号（カラーブ
ラック信号）１９のカラーバーストに同期した読出しク
ロックパルス１２′が読出しクロツク発生器１１′で作
られ、謙出しタイミング基準信号１９の同期信号に同期
した読出しアドレス信号１４′が議出しアドレス発生器
１３′で作られる。そしてこれら読出しアドレス信号と
読出しクロツクによりメモリ６内のＰＣＭデータが読出
されＤ／Ａコンバータ８でＰＡＭ信号に変換され、出力
側ローパスフイルタ２′で５．３９ＭＨＺ以上のスプリ
アスを除去することにより、議出しタイミング基準信号
に同期した、すなわち同期変換されたテレビジョン信号
１０が得られる。さて、書込みアドレス発生器１３では
、入力信号１から水平同期（Ｈ）パルス２１がＨパルス
分離器２０で作られ、さらに垂直周期（Ｖ）パルス２５
がＶパルス分離器２４で作られる。

そしてＨパルス２１と書込クロツクパルス１２から、Ｈ
アドレス・カウンタ２２で、Ｈアドレス信号２３が毎日
ごとに交互に０〜２２７又は０〜２２６になるように作
られる。また、Ｖパルス２５とＨパルス２１とからによ
ってＶアドレスカウンタ２６で、Ｖアドレス信号２７が
０〜２６２又は０〜２６１になるように作られる。

Ｈアドレス信号２３とＶアドレス信号２７は水平・垂直
（日・Ｖ）アドレス混合器２８でミックスされて書込み
アドレス信号１４が作られる。一方議出しタイミング基
準信号（カラーブラック信号）１９のカラーバーストに
同期した謙出しクロックパルス１２′が読出しクロック
発生器１１′で作られ、議出しタイミング基準信号１９
の同期信号に同期した議出しアドレス１４′が議出しア
ドレス発生器１３′とＨ／Ｖアドレス混合器２８′で作
られる。そしてこれら議出しアドレスと読出しクロック
によりメモリ６内のＰＣＭデータが謙出され○／Ａコン
バータ８でＰＡＭ信号９に変換され出力側ローパスフィ
ルタ（ＬＰＦ）２′で５．３９ＭＨ２以上のスプリアス
を除去することにより読出しタイミング基準信号に同期
した、すなわち同期変換されたテレビジョン信号１０が
、フレームシンクロナイザ装置２９より得られる。更に
第１図の読み出し側には水平同期パルス分離回路２０′
、水平同期パルス２１′、水平アドレスカウンタ２２′
、水平アドレス信号２３′、垂直同期パルス分離回路２
４′、垂直同期パルス２５′、垂直アドレスカウンタ２
６′、垂直アドレス信号２７′が示されている。またメ
モリ６に関連して書き込み読み出し制御回路１５、書き
込み読み出し制御信号１６、メモリアドレス選択回路１
７、アドレス信号１８が示されている。同様にしてもう
１つの異種同期系入力テレビジョン画像信号１′も、−
別のフレームシンクロナイザ装置２９′に入り、フレー
ムシンクロナィザ２９′から同期変換されたテレビジョ
ン信号１０′が得られる。

２台のフレームシンクロナィザ２９，２９′から得られ
た出力信号１０，１０′はミックスアンドキィア増幅器
３０で合成され、合成出力信号３１が得られる。

一方、第１図においてミックス・アンド・キィア増幅器
３０と、第２のフレーム・シンクロナィザ装置２９′中
のＤ／Ａコンバータ８、謙出し側ローパスフイルタ２′
、読出しクロツク発生器１１′、議出しアドレス発生器
１３′読出し側Ｈ／Ｖアドレス混合器を共有化し、第１
図の装置よりは安価に提供しうる画面合成装置の系統を
第２図に示す。

第１図では２つの１フレーム・メモリ６，６′のそれぞ
れからＨ／Ｖ共に謙出しタイミング基準信号に同期変換
されて、アナログ信号に変換されてからミックス・アン
ド・キィア増幅器３０で画面合成する装置であるのに対
して、第２図では１フレーム・メモリをそれぞれ含む装
置７７，７７′からＨ／Ｖ共に議出しタイミング基準信
号に同期変換されたデジタル信号を、新らたに追加した
データ選択器３２及び信号選択制御器３３にて、画面合
成し、それからアナログ信号に変換する装置である。し
かし第１図、第２図の非同期画像２入力信号画面合成装
置のいずれもが、２．４メガ・ビットの大容量の１フレ
ームメモリ６，６′を２つ持たねばならない欠点があり
、また非同期画像４入力縮４・兼画面合成装置を実現さ
せる為には第１図あるいは第２図の各１フレ−ム・メモ
リ６を縮小用間引きメモリ兼同期変換用ェラスティック
メモリとして使用する方法であり、いずれも２．４メガ
ビット大容量の１フレームメモリを４つ持たねばならぬ
欠点があった。本発明の目的は非同期画像入力数がｎの
場合にも大容量メモリは１つだけで、あとは小容量（１
９キロビット）のメモリを使用することで実現できる複
数画像画面合成装置を提供することである。

本発明は、複数非同期画像のそれぞれに同期した垂直ア
ドレス、水平アドレスを発生する書込アドレス発生器と
、画像入力と、その垂直アドレスの両方を同時に書込ん
でそれらを先ず水平方向に同時に同期化することを特徴
とする第一のェラスティツクメモリ群と、第一のェラス
テイツクメモリ群より得られる水平方向に同期化された
複数画像とその複数垂直アドレスをタイム・シェアリン
グで合成する選択回路と、選択合成された垂直アドレス
を第二のェラスティックメモリの書込みアドレスとして
使用し、かつ選択合成された画像をＺ第二のェラスティ
ツクメモリに書込むことにより今度は垂直方向に同期化
する回路とを具備することにより複数非同期画像が水平
、垂直共に同期化画面合成することが可能となる。以上
の構成において、さらに複数画面合成後のＺそれぞれの
画面の垂直、水平の両方の位置を制御する位置設定デー
タを作る画面位置可変設定データ発生器と、複数非同期
画像のそれぞれの垂直アドレス発生器と、第一のェラス
ティツクメモリの書込水平アドレス発生器の両方のある
期間のアド２レス変化数を少なくするための手段を有す
ることにより、第一のェラスティックメモリ及び第二の
ェラスティックメモリの両方が画面縮小器と、同期変換
画面合成器とを兼ねることができる。

本発明において、入力数ｎの非同期画像入力を合成する
とき、画像の縮小等の処理が伴なわない場合は、１個の
大容量メモリと（ｎ−１）個の小容量メモリを用いれば
画像合成が可能である。又画像の縮少等の処理が伴なう
場合は１個の大容量メモリとｎ個の小容量メモＩＪが必
要となる。入力数ｎの非同期画像は小容量の第一のェラ
スティックメモリで水平方向にすべて同期化されるが、
垂直方向には末だすべて非同期である。しかしそれら非
同期ＰＣＭデータに、いわば書込先表示ラベル代わりに
垂直アドレスをそれぞれ一諸に大容量の第二のェラステ
ィックメモ川こ送出してやれば、迷うことなく、その書
込まれるべき垂直アドレスにＰＣＭデータが書き込まれ
るので、第２のェラスティックメモリからは垂直方向に
も同期化されたＰＣＭデータが得られることになる。ま
ず最初を説明する。第３図が非同期画像２入力信号縦割
画面合成器の系統図である。非同期画像２入力１，１′
から、ＡノＤコンバータ４書込クロック発生器１ １、
書込アドレス発生器１３等を含むＡ／Ｄコンバータ＆書
込アドレス発生部３５，３５′にて２入力１，１′にそ
れぞれ同期したＰＣＭデータ５，５′、垂直アドレス２
７，２７′、水平アドレス２３，２３′、水平パルス２
１，２１′が得られる。第２の非同期画像入力１′に同
期したＰＣＭデータ５′と垂直アドレス２７′は、第一
のェラステイツクメモリとして１９キロビットの小容量
の岬バッファメモリ３６の書込みデータとして入力され
、水平アドレス２３′を』Ｈバッファメモリの書込アド
レスとして使用し、水平アドレス２３を山日バッファメ
モリの論出しアドレスとして使用すれば４日バッファメ
モリからは第１の非同期画像入力１の水平方向に同期化
されたＰＣＭデータ３８、垂直アドレス３９が得られる
ことになる。ここで入力画像１を合成後の画面の左に、
入力画像１′を右にする場合には、第１の入力画像に同
期した水平パルス２１を基準にして、信号選択制御器３
３′にて切替制御を行えばよい。つまり画面右半分に相
当した期間だけデータ選択器３２はＰＣＭデータ３８を
、アドレス選択器３２′は垂直アドレス３９を選択し、
逆に、画面左半分に相当した期間にはデータ選択器３２
はＰＣＭデータ５を、アドレス選択器３２′は垂直アド
レス２７を選択するようにすればよい。選択部３２，３
２′は選択部３４にある。これらの制御は制御パルス３
７によって行なわれる。このようにして選択合成された
ＰＣＭデータ４０‘ま第二のェラステイツクメモリとし
ての１フレーム・メモリ６の書込データとして入力され
、一方、選択合成された垂直アドレス４１は、Ｈ／Ｖア
ドレス混合器２６でさらに、水平アドレス２３が混合さ
れて１フレーム・メモリ６の書込アドレス１４としてメ
モリアドレス選択器１７を経由してから１フレーム・メ
モリ６に供給され夕る。１フレーム・メモリの書込デー
タが第２の画像入力に対応したＰＣＭデータ３８が入力
されている期間には、やはり第２の画像入力に対応した
垂直アドレス３９が１フレーム・メモリの書込みアドレ
スに使用されているので、この１フレー０ム・メモリに
書込んだ後、読出しタイミング基準信号１９に同期した
謙出しクロック１２′及び議出しアドレス１４′でメモ
リ６内のＰＣＭデータを読み出してＤ／Ａコンバータ８
、ＬＰＦ２′を通せば、第１と第２の非同期画像１，１
′が左半分と右半分に合成されしかも水平方向及び垂直
方向共に同期変換されたテレビジョン信号出力１０が得
られる。

第４図は第３図中の』日バッファメモリ３６の具体的系
統図である。

書込み／論出し可能日制御回路４５は、岬〆モリ４３の
中のどの日のメモリも書込み動作と、論出し動作とを同
時には行なわないようにする。すなわち書込み側と講出
し側でそれぞれ独立に４日シーケンスを作る為の書込山
日カウンタ４６、読出し４日カウンタ４６′と、それら
４日シーケンスから書込可能パルス５５，５５′，５５
″，５５′′′と論出し可能パルス５６，５６′，５６
″，５６…を作る為の書込可能日デコーダ４７、読出し
可能日デコーダ４７′と、書込み可能パルス５５と、読
出し可能パルス５６の接近を検出する為の書込／読出日
位相一致検出器４８と、検出パルス５７により山のうち
がづっのベアを書込側で交換するための排他論理和回路
５２の以上の回路で構成されている。ここで汎づつのベ
アで交換するのは、ＮＴＳＣカラーテレビジョン信号の
サブ・キャリア周波数＄ｃと、水平同期周波数ｆＨとは
ｆＳＣ＝４５５×享ｆＨの関係があり、汎周期でサブキ
ャリァの数が整数になるから、交換時の位相変化を防止
できる為である。書込み／読出しアドレス選択器４４は
ＩＨメモリ４２に書込み可能パルス５５が存在する期間
はＩＨ〆モリの書込日アドレス２３′を選択し、講出し
可能パルス５６が存在する期間はＩＨメモリ４２の謙出
日アドレス２３を選択してＩＨメモリ４２のアドレスと
して送出します。４日メモリ４３で、ＰＣＭデータ５′
と垂直アドレス２７′を同時に、書込日パルス２１″す
なわち第２の画像入力１′に同期して書込み、読出しＨ
パルス２１すなわち第１の画像入力１に同期して読出せ
ば、第１の画像入力１に同期変換されたＰＣＭデータ３
８、垂直アドレス３９のそれぞれ力乳得られる。

第５図は、非同期画像４入力信号を縦横共１／２に縮小
して画面合成する装置の実施例を示す系統図である。

第１の非同期画像入力１‘まＬＰＦ２、Ａ／Ｄコンバー
タ４を経由してＰＣＭデータ５に変換されたのち、画像
縮小制御回路７５に入力される。先ず、縦横共に１′２
に縮小するだけならば、縦方向には走査線２本につき１
本づつ、横方向にはサブ・キャリア２ケにつき１ケづつ
のＰＣＭデータを間引くことにより実現できる。しかし
本実施例では、ＰＣＭデータ５を水平方向に』Ｈバッフ
ァメモリ３６で間引き、縦方向に、１フレーム・メモリ
６で間引く前の段階で前もって、先ず、上下隣りに位置
する２本の走査線の両方の情報を含む垂直内挿データ６
２が垂直内挿回略６１で作られ、次に水平方向でも水平
内挿データ６４が水平内挿回路６３で作られるので、縦
横共に連続性と直線性の良い縮小画像が得られる。水平
方向の間引きの方法は、凪バッファメモリ３６の書込水
平アドレス７４の変化スピードをＨスロ−アドレス発生
器７３で１／２に遅らせることによって４日メモリ内の
同番地内でダブり書きすることによって行っている。つ
まりダブり書きすることによって水平方向に１／２に縮
小されたＰＣＭデータ３８が得られる。同様にして垂直
方向の間引きの方法は１フレーム・メモリ６の書込垂直
アドレス３９の変化スピードを垂直カウント可能パルス
間引き発生回路６７と、垂直アドレス発生器２６で、１
′２に遅らせることにより、１フム−ム・メモリ内の同
番地内でダブり書きされ結果として垂直方向にも１／２
に縮小されたＰＣＭデータ７が得られる。第２、第３、
第４の非同期画像入力１′，１″，１川に対しても同様
にして、Ａ／Ｄコンバータ・書込アドレス発生部３５と
、画像縮小制御部７５、４日バッファメモリ３６より構
成された書込側回路プ。ック７６′，７６″，７６川が
具備され、回路ブロック７６′，７６″，７６′′′か
ら水平方向に縮小された、かつ第１の入力信号１に同期
変換されたＰＣＭデータ３８′，３８″，３８′′′と
、やはり変化スピードが１／２に遅らせられて第１の入
力信号１に同期変換され垂直アドレス３９′，３９″，
３９肌が得られる。ここで、縮小前の正規サイズ画面を
上下左右に４分割し、左上、石上、左下、右下の画面を
それぞれＡ，Ｂ，Ｃ，Ｄと名付け、第１の入力信号１を
Ａ、第２の入力信号１′をＢ、第３の入力信号１″をＣ
、第４の入力信号１川をＤの画面位置に合成する場合を
述べる。この場合信号選択制御器３３′は、ＰＣＭデー
タ４入力３８，３８′，３８″，３８′′′及び垂直ア
ドレス４入力３９，３９′，３９″，３９川の選択器３
４′が、２日周期で４入力信号選択を一巡するように制
御パルス３７′を出す。つまり幻周期の最初の日の左半
分はＡ、最初の日の右半分はＢ、２番目の日の左半分は
Ｃ、２番目の日の右半分はＤを選択するように制御パル
ス３７′を第１の入力信号に同期した水平パルス２１、
垂直パルス２５から作り出す。一方、この場合、水平方
向に縮小された有効ＰＣＭデータ３８，３８′は画面左
半分側に、３８′，３８′′′は画面右半分側に位置設
定させるために、水平位置可変設定データ発生器６９か
らの設定データ７０をＨスローアドレス発生器７３に送
出制御する。

同様に、ＰＣＭデータ３８，３８′は画面上半分に、３
８″，３８川は画面下半分位置設定させるために垂直位
置可変設定データ発生器６５からの設定データ６６を垂
直アドレス発生器２６に送出制御している。このように
して作られた選択合成ＰＣＭデータ４０、選択合成垂直
アドレス４１及び水平アドレス２３をフムーム・メモリ
＆読出し側回路ブロック６川こ送出すれば縮小兼画面合
成されたテレビジョン信号出力１０が得られることにな
る。

なお第５図の書込側回路ブロック７６，７６′，７６″
，７６′′′中のすべての４Ｈバッファメモリの読出し
タイミング基準信号として第１の入力信号１に同期した
水平パルス２１及び水平アドレス２３を、信号選択制御
器３３″の制御基準信号としてやはり水平パルス２１、
垂直パルス２５を、さらにフレームメモリ＆読出側回路
ブロック６０の水平書込基準アドレスとして水平アドレ
ス２３を使用することにより、第２，３，４の入力信号
１′，１″，１川からのＰＣＭデータ、垂直アドレスを
すべて第１の入力信号に同期化する方法を第１図から第
５図迄の説明の連続性と容易さのため述べた。この方法
の場合、第１の入力信号１がいわゆる「カットチェンジ
一等同期信号の不連続が生じた場合にはＡ，Ｂ，Ｃ，Ｄ
のすべてにショッ‐ク・ノイズが混入する欠点がある。
しかし、書込側回路ブロック７６，７６′，７６″，７
６川中のすべての４日バッファメモリの議出しタイミン
グ基準信号として、謙出しタイミング基準信号１９に同
期した水平パルス２１′水平アドレス２３′を、また信
号選択制御器３３″の制御基準信号としてやはり水平パ
ルス２１′、垂直パルス２５′を、さらにフレーム・メ
モリ＆読出側回路ブロックの水平書込基準アドレスとし
て水平アドレス２３′を使用すれば第１，２，３，４の
入力信号１，１′，１″，１川からのＰＣＭデータ、垂
直アドレスをすべて読出しタイミング基準信号１９に同
期させることができ、前記ショック・ノイズが混入する
欠点を除去した装置になることは明らかである。本発明
は以上説明したように、非同期信号入力数ｎの場合にも
小容量の（ｎ−１）のメモリを併用し、データとアドレ
スを同時に同期することにより、大容量のメモリは１つ
だけで実現でき安価で簡単な画面合成装置を提供できる
効果がある。

更に小容量のメモリをｎ個とすることにより、水平、垂
直共に縮小用間引きバッファメモリと同期化用ェラステ
イックメモリを兼ねることができ安価で簡単な縮小兼画
面合成装置を提供できる効果がある。

【図面の簡単な説明】

第１図は従来の非同期画像２入力信号画面合成装置の系
統図、第２図は第１図よりは安価に提供しうる画面合成
装置の系統図、第３図は本発明に係る非同期画像２入力
信号縦割画面合成器の系統図、第４図は第３図中の４日
バッファメモリの具体的系統図、第５図は非同期画像４
入力縮小兼画面合成装置の実施例を示す系統図である。 図郷 図 へ 船 図 〜 雌 図 寸 蝦 図 ら 球

Claims (1)

【特許請求の範囲】
1. １ 同期関係が不定の複数の入力テレビジヨン信号を画
   面で合成する装置であつて、複数の入力テレビジヨン信
   号をそれぞれデジタル画像信号に変換するＡ／Ｄ変換器
   と、変換されたデジタル画像信号にそれぞれ同期した垂
   直アドレスを発生する垂直アドレス発生手段と、前記変
   換されたデジタル画像信号にそれぞれ同期した水平アド
   レスを発生する水平アドレス発生手段と、前記デジタル
   画像信号とその垂直アドレスとをその水平アドレスで同
   時に書き込み所定の水平アドレスで読み出す第一のエラ
   ステイツクメモリ群と、前記所定の水平アドレス及び前
   記垂直アドレスの少なくとも一方のアドレスの変化を少
   なくする制御手段と、前記第一のエラステイツクメモリ
   群から読み出されたデジタル画像信号とその垂直アドレ
   スとをタイムシエアリングで選択する選択回路と、前記
   選択回路からのデジタル画像信号を前記所定の水平アド
   レス及び前記選択回路からの垂直アドレスに従つて格納
   する第二のエラステイツクメモリと、前記第二のエラス
   テイツクメモリを基準の同期で読み出す読み出し制御手
   段と、前記水平アドレス発生手段及び垂直アドレス発生
   手段の少なくとも一方からのアドレスを修飾して複数の
   入力テレビジヨン信号の画面上の位置を決定づける画面
   位置制御手段とを具備することを特徴とする複数画像画
   面合成装置。