JPS6032311B2 - Electric conductor and its manufacturing method - Google Patents
Electric conductor and its manufacturing methodInfo
- Publication number
- JPS6032311B2 JPS6032311B2 JP50146449A JP14644975A JPS6032311B2 JP S6032311 B2 JPS6032311 B2 JP S6032311B2 JP 50146449 A JP50146449 A JP 50146449A JP 14644975 A JP14644975 A JP 14644975A JP S6032311 B2 JPS6032311 B2 JP S6032311B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- layer
- copper
- titanium
- gold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/10—Electroplating with more than one layer of the same or of different metals
- C25D5/12—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/60—Electroplating characterised by the structure or texture of the layers
- C25D5/623—Porosity of the layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
- H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing of the conductive pattern
- H05K3/243—Reinforcing of the conductive pattern characterised by selective plating, e.g. for finish plating of pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing of the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/80—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors
- H10D86/85—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors characterised by only passive components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/66—Conductive materials thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0367—Metallic bump or raised conductor not used as solder bump
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0723—Electroplating, e.g. finish plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Organic Chemistry (AREA)
- Electrochemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Inorganic Chemistry (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Electroplating Methods And Accessories (AREA)
Description
【発明の詳細な説明】
本発明は薄膜およびハイブリッド集積回路、および特に
該回路における配線用の導電システムに関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to thin film and hybrid integrated circuits, and in particular to conductive systems for wiring in such circuits.
薄膜およびハイブリッド集積回路は今日、フィルター回
路やスイッチ系や伝送系用のメモリー等の広大な適用分
野において繁用されている。Thin film and hybrid integrated circuits are commonly used today in a wide range of applications such as filter circuits and memories for switching and transmission systems.
これらに適用するために最も繁用される金属配線システ
ムではチタンーパラジウム−金多層構造を採用している
。ここでは金の層が電荷を運ぶ主部となっていると同時
に結合層としての機能も充分に果している。このような
システムは、充分に目的を果しているけれども多量の金
が必要となる。典型的な例では、金の層は厚さ約500
00Aで、配線パターンの殆んど全ての部分上に形成し
なければならない。金の価格の上昇につれこのような回
路の製作コストは過度のものとなる。このようなシステ
ムに代わるシステムを見出すことは大変困難である。The most commonly used metal wiring system for these applications employs a titanium-palladium-gold multilayer structure. In this case, the gold layer is the main part that carries charges, and at the same time it also functions well as a bonding layer. Although such systems serve their purpose well, they require large amounts of money. Typically, the gold layer is approximately 500 mm thick.
00A and must be formed on almost all parts of the wiring pattern. As the price of gold increases, the cost of manufacturing such circuits becomes excessive. It is very difficult to find an alternative to such a system.
かかるシステムでは導電性が良く基板に強く接着するの
みでなく、熱圧着法、ハンダ付け等の回路製作に必要な
加工工程や抵抗器やコンデンサー製作に要する加工工程
及び安定化やアニリング等の工程と両立することが大切
だからである。そのシステム中の種々の要素は相互に両
立すること、つまり反応しないことも要求される。本発
明の日的はそれゆえ第一に、現在使用しているシステム
より安価であると同時に、薄膜及びハイブリッド回路の
無数の工程上の要求と両立するような金属配線システム
を供することである。Such a system not only has good conductivity and strong adhesion to the substrate, but also processes required for circuit production such as thermocompression bonding and soldering, processing processes necessary for resistor and capacitor production, and processes such as stabilization and annealing. This is because it is important to balance both. The various elements in the system are also required to be mutually compatible, ie non-reactive. The objectives of the present invention are therefore primarily to provide a metal interconnect system that is less expensive than systems currently in use, while at the same time being compatible with the myriad process requirements of thin film and hybrid circuits.
この目的は他の目的とともに、配線用のチタン−銅−ニ
ッケル−金の層を含む金属の組合せを供する本発明に従
って達成することができる。銅が主たる導体として機能
し金は主として結合層としてのみ機能すればよいので金
の必要な厚みを大いに減ずることができる。チタンは絶
縁性の基板への充分な接着力を与え、ニッケルは銅と金
層間の拡散バリャ−として作用する。またそれらに加え
てチタンと銅層間の接着力を一層強くするためにパラジ
ウムの層を加えることもできる。本発明の方法の実施態
様に従えば、チタン及び銅の薄層は基板の実質的に全表
面上に蒸着法やスパッタリングによって連続的に形成す
ることができる。付加用の銅はその時、蒸またはスパッ
タリングした配線のパターンを包含する領域内の銅の上
へ電気メッキする。それからメッキした銅の表面上へニ
ッケル層を電気メッキする。続いて金を全ニッケル表面
上か又はボンドパッドを含むような領域内のニッケル上
にのみ電気メッキする。メッキした金属によって被覆さ
れなかったチタンと銅の部分は腐食させて除去し配線の
パターンができあがる。結合を強めるため本発明では層
形成後の新たな熱処理法を考慮している。これは200
00ないし400℃で3び分ないし1加持間熱処理を加
える過程を含むものである。これらの特長並びにその他
の特徴は次の記述によってその詳細が明らかとなろう。
さて第1図で示した実施例について述べることにする。This object, among other objects, can be achieved in accordance with the present invention, which provides a metal combination comprising a titanium-copper-nickel-gold layer for wiring. The required thickness of gold can be greatly reduced since the copper functions as the primary conductor and the gold only needs to function primarily as a bonding layer. The titanium provides sufficient adhesion to the insulating substrate and the nickel acts as a diffusion barrier between the copper and gold layers. Additionally, a layer of palladium can be added to further strengthen the adhesion between the titanium and copper layers. According to embodiments of the method of the present invention, thin layers of titanium and copper can be formed continuously over substantially the entire surface of the substrate by vapor deposition or sputtering. Additional copper is then electroplated onto the copper in the area encompassing the vaporized or sputtered interconnect pattern. A layer of nickel is then electroplated onto the surface of the plated copper. Gold is then electroplated over the entire nickel surface or only on the nickel in areas such as those containing bond pads. The parts of the titanium and copper not covered by the plated metal are removed by corrosion, creating the wiring pattern. To strengthen the bond, the present invention considers a new heat treatment method after layer formation. This is 200
This process includes heat treatment at 00 to 400°C for 3 to 1 time. These and other features will become clearer in the following description.
Now, the embodiment shown in FIG. 1 will be described.
基板1川ま、アメリカンラヴアカンパニー(theAm
ericanLavaCompany)が商品名「A−
76246」として販売しているものとかクーアカンパ
二−(C。〇岱Company)が「C一2170一4
2」の商品名で販売しているセラミックのようなもので
よい。チタンの層12をまず初めに基板10上に置くと
きはなるべく公知の蒸着法で行なうことが望ましい。続
いて堆積させる層の接着力を増すため、約1700なし
、し2500人の厚さにまでする。次にパラジウムの層
14を蒸着法によってチタン上に置くが、約3000A
の厚さにするのが望ましい。Board 1 Kawama, American Love Company (theAm
ericanLava Company) with the product name “A-
76246" and Coor Company (C.
A ceramic material sold under the trade name "2" may be used. The titanium layer 12 is preferably initially deposited on the substrate 10 using known vapor deposition techniques. To increase the adhesion of the subsequently deposited layers, the thickness is approximately 1700 to 2500 nm. A layer 14 of palladium is then placed on the titanium by vapor deposition, at approximately 3000 Å.
It is desirable to have a thickness of .
最後に、金の層16をパラジウム14上に約20000
Aの厚さにまで電気メッキすると、基板I0上に複合性
の導電性薄膜17が形成される。Finally, a layer of gold 16 is deposited on the palladium 14 at a thickness of about 20,000
After electroplating to a thickness of A, a composite conductive thin film 17 is formed on the substrate I0.
もし金の量を減じたいのであれば、金の大部分は銅で置
換できる。いいかえれば金の層は金メッキした銅で置換
しうる。その金は酸化されていない良好な結合面を提供
しなければならないが、銅が容易に金の中を拡散して酸
化し結合面を破壊する。If you want to reduce the amount of gold, most of the gold can be replaced with copper. In other words, the gold layer can be replaced with gold-plated copper. The gold must provide a good bonding surface that is not oxidized, but copper easily diffuses through the gold and oxidizes, destroying the bonding surface.
そのために銅と金の間にニッケルを障壁層として置く。
従って、銅を含む導体層は基板上に順番に蒸着したチタ
ンとパラジウム、それからパラジウム上に順番にメッキ
した銅、ニッケル、金を含むことになる。次に第2図に
ついて述べることにする。チタシ12、パラジウム14
及び金16の金属層からなる複合性の導電性金属層、換
言すれば薄膜17を個々の導体18及びコンタクトパッ
ド20のパターン22の形に基板10上に形成する。第
3図に示した工程の流れ図は、最も普通にはアルミナを
使用する絶縁物質上に普通タンタル或いはタンタルの窒
化物(tantalmmnmide)を含む抵抗および
コンデンサーを置いたのちに始めることが望ましい。For this purpose, nickel is placed as a barrier layer between the copper and gold.
The copper-containing conductor layer thus includes titanium and palladium sequentially deposited on the substrate, and then copper, nickel, and gold plated sequentially on the palladium. Next, we will discuss Figure 2. Chitashi 12, Palladium 14
A composite conductive metal layer, in other words a thin film 17, consisting of a metal layer of gold 16 and gold 16 is formed on the substrate 10 in the form of a pattern 22 of individual conductors 18 and contact pads 20. The process flow diagram shown in FIG. 3 is preferably begun after placing resistors and capacitors, usually comprising tantalum or tantalum nitride, on an insulating material, most commonly using alumina.
配線は実質上基板の全領域上にチタンの層を置くことか
ら始めた。採用した方法は詳しくいえば電子銃蒸着法で
あったが、スパッタリングのような他の公知技術を採用
しても差しつかえない。チタン層の厚さは、1500な
し・し3000Aの範囲内にあることが、豚層として充
分に作用しかつ結合性の問題を避けるために望ましい。
結合性(如n増加y)の問題は通常厚さが約1500A
以下となったとき生ずる。約2500Aの厚さが最適で
あるように思われる。次に薄い(約500A)パラジウ
ムの層をチタン上に堆積させたがチタンを堆積させたの
と同一の技術によって行なうことが望ましい。この層は
チタンとあとで述べる銅の層との間の接着性を改善する
ことに貢献する。チタンと銅との接着度は、正しい堆積
法を継続して行えば充分であるのでパラジウム層はなく
てはならぬということはなく選択的なものである。この
層に適した厚さは200ないし3000Aであるように
思われる。パラジウム層を挿入することによって銅とチ
タンの接着度が高まるということは、貴金属は通常貴金
属でない金属との間に強い結合をなすことがないだけに
極めて驚くべきことであるのに注目すべきであろう。こ
の効果の生起する理由は禾だ不明であり、現在研究を続
行中である。次にパラジウム層の上に、この実施例では
やはり電子銃蒸着法で、銅の薄層を堆積させた。この銅
層は第一に、後に続くメッキ工程のための高導電性の層
として作用する。典型例においてはこの層の厚さは約5
000Aであるが、約3000なし、し7000Aの範
囲内であれば適当であろう。フオトレジスト段階を続け
る前に銅の表面をクロームの薄層で被覆しフオトレジス
トの接着性を改善することが望ましい。The wiring began by placing a layer of titanium over virtually the entire area of the board. Specifically, the method employed was electron gun evaporation, but other known techniques such as sputtering may also be employed. The thickness of the titanium layer is preferably in the range of 1,500 to 3,000 Å in order to function well as a pig layer and avoid bonding problems.
Problems with bonding (like increasing y) typically occur at a thickness of about 1500A.
Occurs when: A thickness of approximately 2500A appears to be optimal. A thin (approximately 500 Å) layer of palladium is then deposited over the titanium, preferably by the same technique used to deposit the titanium. This layer contributes to improving the adhesion between the titanium and the copper layer described below. The palladium layer is not essential, but optional, since the degree of adhesion between titanium and copper is sufficient if the proper deposition method is followed. A suitable thickness for this layer appears to be 200 to 3000A. It is noteworthy that the insertion of a palladium layer increases the adhesion between copper and titanium, which is quite surprising since precious metals do not normally form strong bonds with non-noble metals. Probably. The reason for this effect is unknown, and research is currently ongoing. A thin layer of copper was then deposited over the palladium layer, again by electron gun evaporation in this example. This copper layer primarily acts as a highly conductive layer for subsequent plating steps. Typically the thickness of this layer is approximately 5
000A, but anything between about 3000A and 7000A would be appropriate. It is desirable to coat the copper surface with a thin layer of chromium to improve the adhesion of the photoresist before continuing with the photoresist step.
この工程は当該技術分野においては熟知されている。フ
オトリソグラフイ法(photoli比ographi
cprocess)もまた当該技術分野において熟知さ
れているが、これは本質的に、フオトレジスト層で全銅
表面を被覆し、マスクを通して希望する領域を露光し、
レジストを現像して露光した領域を除去することによっ
て適正な回路をあらわすパターンを出現させることを含
んでいるものである。次に第3図に示したように、フオ
トレジストで被覆しなかった蒸着銅層の領域上へ選択的
に銅層を電気メッキによって形成した。This process is well known in the art. photolithography method
cprocess), also well known in the art, essentially covers the entire copper surface with a layer of photoresist, exposes the desired areas through a mask, and
It involves developing the resist and removing the exposed areas to reveal a pattern representing the proper circuit. A copper layer was then electroplated selectively over the areas of the deposited copper layer not covered by the photoresist, as shown in FIG.
これは電気分解遭中において基板をアノードとすること
によって行なったが、その時の電解液は約68夕/その
CuS04及び180夕/そのH2S04溶液を含んで
いた。この特別な電解液が銅の被覆を完壁なものとする
のに最適であることが見出されたが、その組成比はそれ
ぞれの場合の必要に応じて調整することになろう。他の
電解液を銅〆ッキ用に使用することもできるが現在のと
ころ硫酸銅の電解液が最適のものと思われることには充
分留意すべきである。そのメッキは約20のA/流の電
流密度のもとに行なったが、このパラメータはやはり電
解液の量及び形成しようとしている回路の形状に従って
調整することになろう。この銅層の厚さは大変重要であ
り熟慮を要する。この特定の実施例においては蒸着及び
メッキによる銅の厚さは約35000Aであった。この
厚さの適当な範囲については次に続くニッケル及び金層
の厚さと関連して後ほど論ずる。覚えておかなければな
らぬ大切な点は銅表面を長い期間空気に露出すると表面
が酸化して接着性が弱まるという事実である。それゆえ
銅〆ッキの操作は銅の蒸着に続いてまた次のニッケルメ
ッキは銅〆ッキに続いて銅がまだ湿っているうちに行な
わなければならない。次の段階においてニッケルを、メ
ッキした銅の表面の露出した領域上にメッキした。This was done by using the substrate as an anode during an electrolysis experiment, in which the electrolyte contained approximately 68% of the CuS04 and 180% of the H2SO4 solution. This particular electrolyte has been found to be most suitable for complete copper coating, but its composition ratios will be adjusted according to the needs of each case. It should be noted that although other electrolytes may be used for copper plating, copper sulfate electrolytes currently appear to be the most suitable. The plating was done under a current density of about 20 A/current, but again this parameter will be adjusted according to the amount of electrolyte and the shape of the circuit being formed. The thickness of this copper layer is very important and requires careful consideration. In this particular example, the deposited and plated copper thickness was approximately 35,000 Å. Suitable ranges for this thickness will be discussed later in connection with the thicknesses of the nickel and gold layers that follow. An important point to remember is the fact that exposing a copper surface to air for a long period of time will oxidize the surface and weaken the adhesion. Therefore, the copper plating operation must be performed following the copper evaporation and the subsequent nickel plating must be performed following the copper plating while the copper is still wet. In the next step nickel was plated onto the exposed areas of the plated copper surface.
このメッキ操作のために特に使用した電解液はアラィド
ケラィト社(Allied−KeliteCo.)がパ
レットタイプSN(BanetttypeSN)の商品
名で発売しており、基本的に硫酸ニッケル及びホゥ酸か
らなっている。ニッケル層の厚さは約10000Aであ
った。ただし後ほど述べるように固有なシート抵抗値を
維持しながら、メッキした銅層と続いて堆積する金の層
間の拡散バリャーとしてニッケル層が充分作用するため
には約8000ないし20000Aの範囲内にあ机ま有
効であろうと思われる。約8000Aより薄い層では膜
に孔が生じて銅と金との拡散を、次に続く薄膜工程にお
いて求められる高温時において妨げられないことになろ
う。このように、この層の厚さは重要なパラメータとな
っている。ここで採用した電流密度はやはり、約20肌
A/のであったが、それで充分に密な膜を形成すること
ができる。先程と同様に電流密度は特定の必要に応じて
調整すべきであろう。充分に密なニッケル膜(9タ′洲
の桁の)の形成に要する最小電流密度は約10仇A/め
であるように思われる。最適のバリャー層の一つとして
、付加物を全く含まぬ本質的に純粋なニッケルがあると
いうことも発見された。The electrolyte specifically used for this plating operation is sold by Allied-Kelite Co. under the trade name Banett type SN and consists essentially of nickel sulfate and boric acid. The thickness of the nickel layer was approximately 10000A. However, as will be discussed later, in order for the nickel layer to act adequately as a diffusion barrier between the plated copper layer and the subsequently deposited gold layer while maintaining the inherent sheet resistance value, it is necessary to Well, it seems to be effective. Layers thinner than about 8000 amps will create pores in the film that will not impede the diffusion of copper and gold at the high temperatures required in subsequent thin film processing. Thus, the thickness of this layer has become an important parameter. The current density employed here was still about 20 skin A/cm, which makes it possible to form a sufficiently dense film. As before, current density should be adjusted according to specific needs. The minimum current density required to form a sufficiently dense nickel film (on the order of 9 taps) appears to be about 10 amperes per minute. It has also been discovered that one of the most suitable barrier layers is essentially pure nickel without any additives.
第3図に見るように、加工のこの時点において、最上層
の金の層を形成するに際し基本的に2通りの道がある。
最初の道を行く時には、予め基板上に形成したフオトレ
ジスト層を、予め形成してあるニッケル層の全露出城上
に金の層を電気メッキして形成するためのマスクとして
利用した。第2の道においてはこのフオトレジスト層を
剥離し、第2のフオトレジストを与え露出し現像して、
集積回路のチップすなわち基板外の要素と接続するため
のポンドパッドとして利用することになっている金属の
領域のみを露出する。いずれの工程を採用する場合でも
、電気メッキの際には、20夕/そのシアン化金力リウ
ム(potassium狐ldc匁nide)、50タ
′そのクエン酸アンモニウム(ammonlumcit
raに)及び50夕/その硫酸アンモニウム(ammo
nlumsulfaに)を含有するシアン化金(gol
dcyanide)溶液を電流密度約2mA/洲のもと
で使用した。前に述べたように、溶液の組成比及び電流
密度は必要に応じて調整することになろう。金の層の厚
さは約20000Aであったが、接着性の良い表面を得
るには15000ないし25000Aの範囲内であるこ
とが望ましいと思われる。この導電システムにおいて必
要な金の厚さは、先行のTi一Pd−Auシステムにお
いて約50000Aであったのに比し大いに減少させる
ことができたということは注目すべきである。このよう
に、本発明のこの実施例に即してもコスト節減の効果は
明瞭となろう。また、接着領域のみを選択的にメッキす
る工程を含む本実施例においては、余分にフオトレジス
ト層を要する反面、金を比較的に少量しか要しないので
更にその分コストの節減をはかれることにも注目すべき
であろう。次に来る諸工程では、メッキした金属層の被
覆しなかった金およびチタンの蒸着層を腐食して最終的
に配線図のパターンを仕上げることを含んでいる。こう
して、電気メッキする間に利用してきたフオトレジスト
を初めて剥離した。いずれの道を選んだ実施例において
も、蒸着銅の除去には過硫酸アンモニウム(ammon
lumpers山fate)溶液を用い、続くチタン層
の除去にはフツ化水素酸(hydrofl肌ricac
id)を用いたが、各溶液は当該分野では公知のもので
ある。蒸着銅の除去に際して、ニッケルを腐食させたり
、メッキ銅の下をえぐり取らぬよう注意が肝要である。
典型的な場合、過硫酸アンモニウム溶液中で5000A
の銅を除去するのに要する時間は約6の砂である。用心
のために、銅の可視兆候が全て消去すると同時に回路を
腐食液からとり去り即刻これ以上腐食が進行せぬよう洗
浄した。チタンおよび銅層の除去のためには他の腐食液
の使用も将来可能であろう。先程示唆したように、Cu
、NiおよびAuの厚さは、Tj−Pd−Auシステム
に替えて使用するとき適正なシート抵抗値を得るため重
要である。特に次の式から所望のシート抵抗値(Rs)
を算出できる。Rs=
ただしtは指示された金属の厚さでpはその容積抵抗値
である。As seen in Figure 3, at this point in the process there are essentially two ways to form the top gold layer.
In the first step, a layer of photoresist previously formed on the substrate was utilized as a mask for electroplating a layer of gold over all exposed areas of the previously formed nickel layer. In the second pass, this photoresist layer is stripped, a second photoresist is applied, exposed, and developed.
Only the areas of metal that are to be utilized as bond pads for connection to elements outside the integrated circuit's chip or substrate are exposed. No matter which process is adopted, during electroplating, 20 μm of potassium cyanide, 50 μm of ammonium citrate,
ammonium sulfate (ammo
Gold cyanide (gol) containing nlumsulfa)
dcyanide) solution was used under a current density of approximately 2 mA/s. As previously mentioned, the solution composition and current density will be adjusted as necessary. The thickness of the gold layer was approximately 20,000 Å, but a thickness in the range of 15,000 to 25,000 Å would be desirable to obtain a surface with good adhesion. It is noteworthy that the required gold thickness in this conductive system could be greatly reduced compared to approximately 50,000 amps in previous Ti-Pd-Au systems. Thus, cost savings will be evident with this embodiment of the invention. In addition, in this embodiment, which includes a step of selectively plating only the adhesive area, although an extra photoresist layer is required, a relatively small amount of gold is required, which further reduces costs. It should be noted. The next steps include etching the bare gold and titanium deposits of the plated metal layer to finalize the wiring diagram pattern. In this way, the photoresist used during electroplating was removed for the first time. In either embodiment, ammonium persulfate (ammonium persulfate) is used to remove the evaporated copper.
For subsequent removal of the titanium layer, hydrofluoric acid (hydrofluoric acid) was used to remove the titanium layer.
id), each solution is known in the art. When removing deposited copper, it is important to be careful not to corrode the nickel or gouge out the area beneath the plated copper.
Typically 5000A in ammonium persulfate solution
The time required to remove 100 ml of copper is approximately 6 ml of sand. As a precaution, once all visible signs of copper had disappeared, the circuit was removed from the corrosive solution and immediately cleaned to prevent further corrosion. The use of other etchants for removal of titanium and copper layers may be possible in the future. As suggested earlier, Cu
, Ni and Au thicknesses are important to obtain proper sheet resistance values when used in place of the Tj-Pd-Au system. In particular, the desired sheet resistance value (Rs) is determined from the following formula:
can be calculated. Rs= where t is the specified metal thickness and p is its volumetric resistance.
多くの場合に対してシートの有効抵抗値は約0.005
オーム/口以内となることが望ましい。こうして、Ni
層は8000なし、し20000△の範囲内に、Auは
15000ないし25000Aの範囲内にそしてCuの
厚さは25000なし、し40000Aの中にあること
が、シート抵抗上の要求を満たすのに最適であるようで
ある。上述のように配線パターンを形成したのち抵抗の
パターンづけ、熱圧着やハンダ付等の通常の回路工程を
先行技術に従って遂行する。For most cases the effective resistance of the sheet is approximately 0.005
It is desirable that it be within ohm/mouth. In this way, Ni
It is optimal to meet the sheet resistance requirements when the layer is between 8000 and 20000Δ, the Au is between 15000 and 25000A, and the Cu thickness is between 25000 and 40000A. It seems that. After forming the wiring pattern as described above, conventional circuit processes such as resistor patterning, thermocompression bonding, and soldering are performed according to the prior art.
第4図は、ちようど本発明に従って配線形成を終了し、
上述の諸工程へ進む前の単純な薄膜回路の斜視図である
。この回路は図示の目的のために提示してあるので、本
配線図は全てのタイプの回路に利用できるということを
認識されたい。またこの回路の縮尺は正確なものでない
ことにも注意されたい。各要素は10で示してあるセラ
ミック板の上に形成してある。41のように内部に形成
したボンドパッドが、集積回路チップ(図示していない
)を置くことになっている板の領域42を限定している
。FIG. 4 shows that wiring has just been formed according to the present invention,
1 is a perspective view of a simple thin film circuit before proceeding with the steps described above; FIG. Since this circuit is presented for illustrative purposes, it should be appreciated that this wiring diagram can be used with all types of circuits. Also note that this circuit is not to scale. Each element is formed on a ceramic plate shown at 10. Internally formed bond pads, such as 41, define an area 42 of the board in which an integrated circuit chip (not shown) is to be placed.
43のように端の近くに形成したポンドパッドのゆえに
板外の要素へ本回路を接続することが可能となる。Pond pads formed near the edges, such as 43, allow the circuit to be connected to elements outside the board.
本回路では単に、第1抵抗52、および第2抵抗44を
コンデンサー45と連結したかたちで示してあるのみで
あるが、通常抵抗は窒化タンタル(tanねlumni
tride)を含んでおりコンデンサーはタンタル一酸
化タンタル(ねntal山moxide)−導体多層構
造を有するがこれらは当該技術分野では公知のことであ
る。In this circuit, the first resistor 52 and the second resistor 44 are simply shown connected to the capacitor 45, but the resistors are usually made of tantalum nitride.
The capacitor has a tantalum monoxide conductor multilayer structure, which is well known in the art.
ポンドパッドと回路要素間の連結は本発明に従って行な
う。第5図に、線3一3に沿って切りとった拡大断面図
を示してある。蒸着チタン層は46でパラジウム層は4
7である。最初蒸着によって薄層を形成し続いて電気メ
ッキによって形成した銅層は49、その上に形成したニ
ッケル層は50・乙示してある。先述した第2の代替的
実施例に従って、Au層51が接続を望む場所にのみ形
成してあることは容易にわかるであろう。続く熱処理の
間に、Cu、NiおよびAuの合金が若干Ni層の境界
付近に第1に生ずるであろうことを懸念されることであ
ろうが、基本的なCu−Ni−Auの多層構造はこの間
維持されるものと信じられている。この点に関して、こ
の金属接続結合の重要で驚くべき特長は、その後の工程
のために本接続構造の構成が若干変化するにもかかわら
ず、回路が完全に作働するに要する薄膜諸工程によって
は機能が破損されないということである。この諸工程と
両立することを証明するために、本Ti−Cu−Ni−
A亀蔓電システムを、通常の回路工程にともなう様々な
温度で種々の時間加熱を行った。The connections between the pound pads and the circuit elements are made in accordance with the present invention. An enlarged cross-sectional view taken along line 3--3 is shown in FIG. The evaporated titanium layer is 46 and the palladium layer is 4.
It is 7. The copper layer, first formed in a thin layer by vapor deposition and then by electroplating, is shown at 49, and the nickel layer formed thereover is shown at 50. It will be readily seen that in accordance with the second alternative embodiment previously described, the Au layer 51 is formed only where connections are desired. During the subsequent heat treatment, one would be concerned that some alloying of Cu, Ni and Au would occur first near the Ni layer boundaries, but the basic Cu-Ni-Au multilayer structure is believed to be maintained during this period. In this regard, an important and surprising feature of this metal interconnect is that even though the configuration of the interconnect structure changes slightly due to subsequent processing, the thin film steps required for the circuit to be fully operational are This means that the functionality will not be damaged. In order to prove that this Ti-Cu-Ni-
The A-Kametsu electric system was heated for various times at various temperatures associated with normal circuit processing.
一例としていえば、薄膜を約10000Aの厚さのニッ
ケルとともに250℃で5時間加熱したが、これはTを
N抵抗の安定化のために普通採用している温度と時間で
ある。それをアウガー分析(Augeranal松is
)にかけてみたところ、徴量Ni層を通してCuとAu
の拡散が見られたが全く差支えのない程度であった。ま
たシート抵抗が4%だけ変化していた。一方、150q
oで100餌時間熱処理したところNi層を貫く拡散は
見受けられなかったしシート抵抗も1.5%変化してい
るのみであった。本システムの熱処理の上限は350q
oで4時間であるように推測される。なぜならこの場合
かなりの拡散が認められシート抵抗の変化も約17%に
達したからである。これらのテストから、回路形成の工
程に要する高温によって生ずる機能破損への抵抗力に関
しては、このTi−Cu−Ni−AuシステムがTi−
Pd一Auシステムと比肩しうるものであることがわか
った。本Ti−Cu−Ni−Auシステムを更に、空気
プラス乾燥および湿潤HCIのもとにさらし、更にN0
2およびS02のもとにも露出させた。As an example, a thin film was heated with approximately 10,000 Å thick nickel at 250° C. for 5 hours, which is the temperature and time commonly employed to stabilize T to N resistance. It is Auger analysis (Augeranal pine is
), it was found that Cu and Au passed through the Ni layer.
Although some diffusion was observed, it was at a level that did not cause any problems. Also, the sheet resistance changed by 4%. On the other hand, 150q
When heat treated for 100 hours at 100 ℃, no diffusion through the Ni layer was observed and the sheet resistance changed by only 1.5%. The upper limit of heat treatment for this system is 350q
estimated to be 4 hours at o. This is because in this case, considerable diffusion was observed and the change in sheet resistance reached approximately 17%. These tests show that this Ti-Cu-Ni-Au system is superior to the Ti-Cu-Ni-Au system in terms of resistance to functional damage caused by the high temperatures required in the circuit formation process.
It was found that the system was comparable to the Pd-Au system. The present Ti-Cu-Ni-Au system was further exposed to air plus dry and wet HCI and further N0
2 and S02.
乾燥HCIのもとでは、本システムはTi−Pd−Au
システムと同程度の耐腐食性を示した。湿潤環境(HC
1、S02あるいはN02)のもとではこれは耐腐食試
験においてもっとも厳しい部類のものであるにもかかわ
らず、乾燥HCI環境におけるのと同程度の接触抵抗の
変化しか示さなかった。薄膜回路への熱圧着は、普通全
高温工程の終了後に行なう。Under dry HCI, the system
It showed corrosion resistance comparable to that of the system. Humid environment (HC
1, S02 or N02), which is one of the most severe corrosion tests, showed only the same change in contact resistance as in a dry HCI environment. Thermocompression bonding to the thin film circuit is usually done after all high temperature steps have been completed.
こうして、本システムが接着性に関して適合性を有する
か否かを試験するためには本金属層をより長時間高温下
におくことが必要であった。本システムを2000ない
し10000Aの種々の厚さのニッケルと150、25
0、300および350℃の種々の温度で熱処理したの
ち接着し張力試験を行った。10000△のニッケル層
との間に大体最大の張力が得られた。Thus, in order to test whether the system was compatible with respect to adhesion, it was necessary to subject the metal layer to higher temperatures for a longer period of time. This system was applied to various thicknesses of nickel from 2000 to 10000A and 150, 25
After being heat treated at various temperatures of 0, 300 and 350°C, they were bonded and subjected to a tension test. Approximately maximum tension was obtained between the nickel layer of 10000Δ.
また15000では100畑時間まで、250qoでは
1畑寿間まで、300午○では4時間まで、そして35
0ooでは2時間までなら充分な張力が見られた。最小
の時間は30分ではないかと見られる。一般的にいって
、本導電システムの張力は、同じような条件で試みたT
i−Pd−Auシステムの張力と同じ位であることが証
明された。これらの試験の結果、Ti−Cu−Nj−A
uを300qoで4時間加熱したのち熱圧着を行なうこ
とが可能であることが判明したが、この条件はメッキし
た交差地点において使用する絶縁層を矯正するのに今日
使用しているものである。また350こ○で2時間加熱
することも可能であることがわかったわけであるがこの
条件は、レーザートリミングに先だって抵抗器を安定化
する際すすめられるものである。その際Ni層の厚さは
約10000△であった。本導電システムの他に驚異的
な長所は、ハンダ付けの工程とよく適合していることで
あった。In addition, 15000 is up to 100 field hours, 250 qo is up to 1 field life, 300 pm is up to 4 hours, and 35
At 0oo, sufficient tension was observed for up to 2 hours. It appears that the minimum time is 30 minutes. Generally speaking, the tension of the present conductive system is similar to that of T tested under similar conditions.
The tensile strength was proven to be similar to that of the i-Pd-Au system. As a result of these tests, Ti-Cu-Nj-A
It has been found that it is possible to perform thermocompression bonding after heating the u at 300 qo for 4 hours, which conditions are used today to straighten insulation layers used in plated intersections. It has also been found that heating at 350°C for 2 hours is possible, and this condition is recommended for stabilizing the resistor prior to laser trimming. At that time, the thickness of the Ni layer was approximately 10,000Δ. An additional surprising advantage of the present conductive system was its good compatibility with the soldering process.
Ti一Pd−Auシステムを通常のSn−Pbハンダで
ハンダ付けする際には、もろいカス状のSn−Au金属
間化合物が生じる。しかし、このシステムでは金の層が
充分に薄いのでもろいカス状の金属間化合物が生じない
。更に金はニッケルの表面の配化を防ぐので、Niの表
面は容易にハンダへの溶出速度は充分に遅いので修理の
ためにハンダ付けしたりハンダ付けを除去したりするの
に充分な時間的余裕ができることになる。本発明の実施
態様の一部を以下に示す。When soldering Ti-Pd-Au systems with conventional Sn-Pb solder, brittle scum-like Sn-Au intermetallic compounds are produced. However, in this system, the gold layer is thin enough that brittle scum-like intermetallic compounds do not form. Additionally, since gold prevents the nickel surface from arranging, the rate of leaching of the Ni surface into solder is slow enough to allow sufficient time to solder and unsolder for repairs. This will give you some leeway. Some embodiments of the invention are shown below.
‘1} 特許請求の範囲に記したものと同一の方法。'1} The same method as described in the claims.
‘21 特許請求の範囲に従う方法であって、製した構
造物を200o0なし、し40000にまで約3び分な
いし1加持間加熱することを特徴とする方法。{3}
絶縁性の基板からなる主たる面上に薄膜要素及び電気的
接続手段とを有する回路であって、チタンを含む第1金
属層を基板上においたのち、銅を含む第2の金属層を第
1の金属層上に置き、ニッケルを含む第3の金属層を第
2の金属層上に置き、そして金からなる第4の金属層を
第3金属層の少くとも一部上に置くことを特徴とする回
路。'21 A method according to the claims, characterized in that the fabricated structure is heated to 200°C to 40,000°C for about 3 minutes to 1 time. {3}
A circuit having thin film elements and electrical connection means on a main surface of an insulating substrate, wherein a first metal layer containing titanium is placed on the substrate, and then a second metal layer containing copper is placed on the substrate. a third metal layer comprising nickel over the second metal layer, and a fourth metal layer comprising gold over at least a portion of the third metal layer. circuit.
(4)実施態様1に従う方法であって、この第4金属層
を実質的に該第3層の全表面上に形成することを特徴と
する方法。(4) A method according to Embodiment 1, characterized in that the fourth metal layer is formed on substantially the entire surface of the third layer.
{5} 実施態様1に従う方法であって、該第4金属層
を、該回路のためのボンドパッドを含む該第3金属層の
部分上にのみ形成することを特徴とする方法ら‘6’
実施態様1に従う方法であって、更に、該第2層の形成
に先だって該第1層上にパラジウムからなる第5層を形
成することを特徴とする方法。{5} A method according to embodiment 1, characterized in that the fourth metal layer is formed only on a portion of the third metal layer that includes bond pads for the circuit.'6'
A method according to embodiment 1, further comprising forming a fifth layer of palladium on the first layer prior to forming the second layer.
【71 実施態様1に従う方法であって、該第1及び第
2層を蒸着法によって形成することを特徴とする方法。[71] A method according to Embodiment 1, characterized in that the first and second layers are formed by a vapor deposition method.
{8} 実施態様1に従う方法であって、該第1及び第
2層をスパッタリングで形成することを特徴とする方法
。‘91 実施態様1に従う方法であって、Tiの該第
1層を厚さ1500ないし3000Aの範囲内になるよ
う形成し、銅の該第2層を厚さ25000なし、し40
000Aの範囲内に収まるよう形成し、Niの該第3層
を厚さ8000なし、し20000Aの範囲におさまる
ように形成し、そして金からなる該第4層を厚さ150
00ないし25000Aの範囲内におさまるように形成
することを特徴とする方法。{8} A method according to Embodiment 1, characterized in that the first and second layers are formed by sputtering. '91 A method according to embodiment 1, wherein the first layer of Ti is formed to have a thickness in the range of 1,500 to 3,000 Å, and the second layer of copper is formed to have a thickness of 25,000 Å to 40 Å.
000A, the third layer of Ni is 8,000A thick, and the fourth layer of gold is 150A thick.
A method characterized in that it is formed so as to fall within a range of 00 to 25000A.
00 実施態様1に従う方法であって、CuS04およ
び比S04を含む溶液中で付加する銅を電気メッキする
ことを特徴とする方法。00 A method according to embodiment 1, characterized in that the applied copper is electroplated in a solution comprising CuS04 and S04.
(11)実施態様1に従う方法であって、Cuからなる
該第2層を、過硫酸アンモニウムを含む溶液中に浸潤す
ることによって除去しTiからなる第1層を続いてフッ
化水素酸を含む溶液中に浸潤することによって除去する
ことを特徴とする方法。(11) A method according to embodiment 1, wherein the second layer of Cu is removed by soaking in a solution containing ammonium persulfate, and the first layer of Ti is subsequently removed by soaking in a solution containing hydrofluoric acid. A method characterized by removal by infiltration.
(12)実施態様1に従う方法であって、更に、該残留
構造物を約250qoにおいて30分ないし10時間の
間加熱することからなる工程を含むことを特徴とする方
法。(12) A method according to embodiment 1, further comprising the step of heating the residual structure at about 250 qo for 30 minutes to 10 hours.
(13)実施態様10に従う方法であって、更に該残留
構造物を約30030において30分ないし4時間の間
加熱する工程を含むことを特徴とする方法。13. A method according to embodiment 10, further comprising the step of heating the residual structure at about 30,030 degrees Celsius for 30 minutes to 4 hours.
(10 実施態様10に従う方法であって、更に該残留
構造物を約35000で30分ないし2時間の間加熱す
る工程を含むことを特徴とする方法。(10) A method according to embodiment 10, further comprising the step of heating the residual structure at about 35,000 ℃ for 30 minutes to 2 hours.
(15)絶縁性の基板の主たる面上に薄膜要素と電気接
続とを含んでいる回路を形成する方法であって、実質的
に全主面上に本質上チタンからなる第1金属層を150
0ないし3000Aの厚さの範囲内にまで蒸着し、該第
1金属層の実質上全表面上に本質的にパラジウムからな
る第2金属層を200なし・し1000Aの厚さの範囲
内にまで蒸着し、該第2金属層の実質上全表面上に本質
的に銅からなる第3金属層を3000なし、し7000
Aの厚さの範囲内にまで蒸着し付加する銅を該蒸着銅着
の選択した部分上へ望みの配線パターンになるようCu
S04および比S04を含む溶液中で電気メッキしてC
uの厚さを合計25000ないし40000Aの範囲内
とし、該電気メッキ鋼層がまだ湿っているうちに本質的
にニッケルからなる第4金属層を、該電気メッキ鋼層の
実質上全表面に、ニッケルサルフ ア メイト(nic
kels山phamate)を含むメッキ液中で電気メ
ッキし、本質的に金からなる第5金属層を、該第4金属
層の少くとも一部分上にシアン化金属を含むメッキ液を
使用して15000なし、し25000Aの間の厚さと
なるよう電気メッキし、どの該電気メッキ層も被覆して
いない蒸着銅の部分を、過硫酸アンモニウムを含む腐食
液に浸潤して除去し、そして、いずれの該電気メッキ層
も被覆していない葵着チタンの部分を、フッ化水素酸を
含む腐食液に浸潤して除去することからなる諸工程を含
むことを特徴とする方法。(15) A method of forming a circuit including thin film elements and electrical connections on a major surface of an insulating substrate, the method comprising: forming a first metal layer consisting essentially of titanium on substantially the entire major surface;
depositing a second metal layer consisting essentially of palladium on substantially the entire surface of the first metal layer to a thickness of between 200 and 1000A; a third metal layer consisting essentially of copper on substantially the entire surface of the second metal layer;
Copper is deposited and added onto selected portions of the deposited copper layer to within the thickness range of A to form the desired wiring pattern.
C by electroplating in a solution containing S04 and ratio S04
a fourth metal layer consisting essentially of nickel on substantially the entire surface of the electroplated steel layer while the electroplated steel layer is still wet, Nickel sulfur mate (nic
electroplating a fifth metal layer consisting essentially of gold on at least a portion of the fourth metal layer using a plating solution containing metal cyanide; , to a thickness of between 25,000 A, and the portions of the deposited copper not covered by any of the electroplated layers are removed by soaking in an etchant containing ammonium persulfate; 1. A method comprising steps of removing uncoated portions of titanium by soaking them in a corrosive solution containing hydrofluoric acid.
(16)実施態様13に従う方法であって、第5金属層
を実質的に該第4層の表面上に形成することを特徴とす
る方法。(16) A method according to embodiment 13, characterized in that a fifth metal layer is formed substantially on the surface of the fourth layer.
(17)実施態様13に従う方法であって、第5金属層
を該回路用のボンドパッドを含む第4層のその部分上に
のみ形成することを特徴とする方法。(17) A method according to embodiment 13, characterized in that a fifth metal layer is formed only on that portion of the fourth layer that includes bond pads for the circuit.
(18)実施態様13に従う方法であって、更にその残
留構造物を約25000にまで約30分ないし10時間
加熱する工程を含むことを特徴とする方法。(18) A method according to embodiment 13, further comprising the step of heating the residual structure to about 25,000 for about 30 minutes to 10 hours.
(190実施態様16に従う方法であって、更に該構造
物を約3000Cにまで約30分ないし4時間加熱する
工程を含むことを特徴とする方法。(20)実施態様1
6に従う方法であって、更に該構造物を約350ooに
まで約30分ないし2時間加熱する工程を含むことを特
徴とする方法。(190) A method according to Embodiment 16, further comprising the step of heating the structure to about 3000C for about 30 minutes to 4 hours. (20) Embodiment 1
6, further comprising heating the structure to about 350 oo for about 30 minutes to 2 hours.
(21)絶縁性基板の主面上に薄膜要素と電気配線とを
含む回路であって、該回路が、該基板上に形成したチタ
ンからなる第1金属層と、該第1金属層上に形成した銅
からなる第2金属層と、該第2層上に形成したニッケル
からなる第3金属層と、そして該第3金属層の少くとも
一部上に形成した金からなる第4金属層とを含んでいる
ことを特徴とする回路。(21) A circuit including a thin film element and electrical wiring on the main surface of an insulating substrate, the circuit including a first metal layer made of titanium formed on the substrate, and a first metal layer formed on the first metal layer. a second metal layer made of copper formed; a third metal layer made of nickel formed on the second layer; and a fourth metal layer made of gold formed on at least a portion of the third metal layer. A circuit characterized in that it includes.
(22)実施態様19に従う回路であって、該第1金属
層は1500ないし3000Aの間の厚さを有し、該第
2金属層は25000ないし40000Aの間の厚さを
有し、該第3金属層は8000ないし20000Aの間
の厚さを有し、そして該第4金属層は15000なし・
し25000への間の厚さを有することを特徴とする回
路。(22) A circuit according to embodiment 19, wherein the first metal layer has a thickness of between 1500 and 3000 A, the second metal layer has a thickness of between 25000 and 40000 A, and the first metal layer has a thickness of between 25000 and 40000 A; The third metal layer has a thickness between 8000 and 20000A, and the fourth metal layer has a thickness between 15000A and 20000A.
A circuit characterized in that it has a thickness between 25,000 and 25,000.
(23)絶縁性基板とその上に形成する薄膜導電体との
結合力を強めるための方法であって第1金属層がチタン
であるような少くとも2層の金属層を堆積させ該基板上
に導電性物質の薄層を形成し、該物質から少くとも一層
の薄膜導電体を形成し、所与の時間該導電体形成後に該
基板および該導電体を加熱して該導電体と基板間の接着
力を増大させる一連の諸工程を含むことを特徴とする方
法。(23) A method for strengthening the bond between an insulating substrate and a thin film conductor formed thereon, in which at least two metal layers are deposited on the substrate, the first metal layer being titanium. forming a thin layer of an electrically conductive material on the material, forming at least one thin film conductor from the material, and heating the substrate and the conductor for a given period of time after forming the conductor to form a thin layer between the conductor and the substrate. A method characterized by comprising a series of steps for increasing the adhesive strength of.
(2心 実施態様1に従う方法であって、該金属層を堆
積させる工程が、セラミック基板上にチタン層を蒸着し
、該チタン上にパラジウム層を蒸着し、そして該パラジ
ウム上に金の層をメッキする一連の諸工程を含むことを
特徴とする方法。(Two cores) A method according to Embodiment 1, wherein the step of depositing the metal layer includes depositing a titanium layer on the ceramic substrate, depositing a palladium layer on the titanium, and depositing a gold layer on the palladium. A method characterized by including a series of plating steps.
(25)実施態様1に従う方法であって、該金属層を堆
積させる工程が、セラミック基板上にチタン層を蒸着し
、該チタン上にパラジウム層を蒸着し、該パラジウム上
に銅層をメッキし、該銅上にニッケル層をメッキしそし
て該ニッケル上に金の層をメッキする一連の諸工程を含
むことを特徴とする方法。(25) The method according to Embodiment 1, wherein the step of depositing the metal layer comprises depositing a titanium layer on the ceramic substrate, depositing a palladium layer on the titanium, and plating a copper layer on the palladium. , plating a layer of nickel on the copper and plating a layer of gold on the nickel.
(26)実施態様2に従う方法であって、加熱工程を空
気中において温度200なし、し400qoで1ないし
8時間行なうことを特徴とする方法。(26) A method according to embodiment 2, characterized in that the heating step is carried out in air at a temperature of 200 to 400 qo for 1 to 8 hours.
(27)実施態様4に従う方法であって、該チタン層の
厚さが1700なし・し2500A、該パラジウム層の
厚さが約3000△、そして該金層の厚さが約2000
0Aであることを特徴とする方法。(27) The method according to embodiment 4, wherein the titanium layer has a thickness of 1700 mm to 2500 mm, the palladium layer has a thickness of about 3000 mm, and the gold layer has a thickness of about 2000 mm.
A method characterized by being 0A.
(28)薄膜導電体に対するリードの結合力を高める方
法であって、初めに基板上にチタンを堆積させ続いてパ
ラジウムおよび金の層を堆積させて導電体を製するもと
となる薄膜を形成したのち、更に、まず該膜から該導電
体を形成して該導電体の端面を露出しそして次に、空気
中で該基板を約25000において約5時間加熱して該
導電体の該基板に対する接着力を高めることによって該
導電体へのりードの結合力を高める一連の諸工程を含む
ことを特徴とする方法。(29D 基板上の薄膜導電体
及び該基板の結合力を高める方法であって、セラミック
の基板上に厚さ1700なし・し2500Aのチタン層
を蒸着し、該チタン上に層さ約3000Aのパラジウム
層を蒸着し、該パラジウム上に厚さ約20000Aの金
層をメッキすることによってその他の層とともに導電性
薄膜を形成し、該薄膜から少くとも一個の導電体を形成
し、そして導電体をそれを載せている基板とともに25
000で約5時間空気中で加熱して該基板への該導電体
の懐着力を高めることによって該導電体への連結力を高
めることからなる諸工程をその改良点が含んでいること
を特徴とする方法。(28) A method of increasing the bonding strength of the leads to the thin film conductor, first depositing titanium on the substrate and then depositing layers of palladium and gold to form the thin film from which the conductor is made. Thereafter, the conductor is first formed from the film to expose the end face of the conductor, and then the substrate is heated in air at about 25,000 °C for about 5 hours to heat the conductor against the substrate. A method comprising a series of steps for increasing the bonding strength of the lead to the conductor by increasing the adhesive strength. (29D) A method for increasing the bonding strength between a thin film conductor on a substrate and the substrate, in which a titanium layer with a thickness of 1,700 to 2,500 A is deposited on a ceramic substrate, and a palladium layer of about 3,000 A is layered on the titanium. forming a conductive thin film with other layers by plating a gold layer approximately 20,000 Å thick on the palladium, forming at least one electrical conductor from the thin film, and forming an electrical conductor thereon; 25 along with the board on which it is placed.
000 for about 5 hours in air to increase the adhesion of the conductor to the substrate, thereby increasing the bonding force to the conductor. How to do it.
第1図は、金属の層からなる薄膜を上に乗せたセラミッ
クの基板の等角図。
ここでは金属の層はわかりやすくするため厚さを誇張し
てある。第2図は、第1図のセラミックの基板に前記の
薄膜から形成した導体とコンタクトパッドを付着させた
ものの等角図。第3図は、本発明の二通りの代替的な実
施態様による二様の製作工程を示す流れ図である。第4
図は、本発明の一実施態様に従って製作した薄膜回路の
斜視図である。第5図は、第4図の線3−3に沿っての
拡大断面図である。〔主要部の符号の説明〕、10・…
・・基板、12…・・・チタン層、14…・・リぐラジ
ウム層、16…・・・金層、17・・・・・・薄膜、1
8・・・・・・個々の電導部、20・・・…コンタクト
パッド、41・・・・・・内部に形成したボンドパッド
、42・…・・集積回路チップを置く予定の基板の部分
、43・・・・・・板端にあるポンドパッド、44・・
・・・・第2抵抗器、45・・・・・・コンデンサー、
46”“”チタン、47……/ぐラジウム、49……銅
、50……ニッケル、51……金、52…・・・第1抵
抗器。第1図
第2図
第3図
第4図
第5図FIG. 1 is an isometric view of a ceramic substrate with a thin film of metal layers on top. The thickness of the metal layers is exaggerated here for clarity. FIG. 2 is an isometric view of the ceramic substrate of FIG. 1 with conductors and contact pads formed from the thin film described above attached thereto. FIG. 3 is a flowchart illustrating two fabrication steps according to two alternative embodiments of the invention. Fourth
The figure is a perspective view of a thin film circuit made in accordance with one embodiment of the invention. FIG. 5 is an enlarged cross-sectional view taken along line 3--3 of FIG. [Explanation of symbols of main parts], 10...
...Substrate, 12...Titanium layer, 14...Regular radium layer, 16...Gold layer, 17...Thin film, 1
8...Individual conductive parts, 20...Contact pads, 41...Bond pads formed inside, 42...Part of the substrate on which the integrated circuit chip is to be placed, 43...Pound pad at the end of the board, 44...
...Second resistor, 45...Capacitor,
46"""Titanium, 47.../Radium, 49...Copper, 50...Nickel, 51...Gold, 52...First resistor. Fig. 1 Fig. 2 Fig. 3 Fig. 4 Figure 5
Claims (1)
パターンになるよう形成する工程、 前記チタニウムか
ら成る金属層上に銅から成る金属層を形成する工程、
前記銅から成る金属層の選択された領域内に追加の銅を
電着する工程、 前記銅から成る金属層上にニツケルか
ら成る金属層を電着する工程、 少なくとも前記ニツケ
ルから成る金属層の部分上に金から成る金属層を電着す
る工程、及び 前記電着された金属層によつて被覆され
ていないチタニウムから成る金属層及び銅から成る金属
層の部分を除去する工程を含む絶縁性基板上に導電体を
形成する方法において、 前記銅から成る金属層を形成
する工程の前に前記チタニウムから成る金属層上にパラ
ジウムから成る層を形成する工程を含んだことを特徴と
する絶縁性基板上に導電体を形成する方法。 2 特許請求の範囲第1項に記載の方法において、 前
記パラジウムから成る層を、前記チタニウムから成る金
属層の実質的全表面上に、本質的にパラジウムから成る
金属層を200Å乃至3000Åの範囲内の厚さに蒸着
することによつて形成することを特徴とする絶縁性基板
上に導電体を形成する方法。 3 特許請求の範囲の前記各項のいずれか一項に記載の
方法において、 前記工程によつて形成された構体を2
00℃乃至400℃の温度で約30分乃至10時間加熱
する工程を含むことを特徴とする絶縁性基板上に導電体
を形成する方法。 4 絶縁性基板の主表面上の薄膜素子及び電気的相互接
続を含む回路に用いられる絶縁性基板上の導電体であり
、 絶縁性基板上のチタニウムから成る金属層、 前記
チタニウムから成る金属層上の銅から成る金属層、 前
記銅から成る金属層上のニツケルから成る金属層、及び
少なくとも前記ニツケルから成る金属層の部分上にあ
る金から成る金属層、を含む絶縁性基板上の導電体にお
いて、 前記チタニウムから成る金属層と前記銅から成
る金属層との間にパラジウムから成る層を設けたことを
特徴とする絶縁性基板上の導電体。[Claims] 1. A step of forming a metal layer made of titanium in a desired pattern on an insulating substrate, a step of forming a metal layer made of copper on the metal layer made of titanium,
electrodepositing additional copper in selected areas of the metal layer of copper; electrodepositing a metal layer of nickel on the metal layer of copper; at least a portion of the metal layer of nickel; an insulating substrate comprising: electrodepositing a metal layer of gold thereon; and removing portions of the metal layer of titanium and copper that are not covered by the electrodeposited metal layer. A method for forming a conductor on an insulating substrate, comprising the step of forming a layer made of palladium on the metal layer made of titanium before the step of forming the metal layer made of copper. A method of forming a conductor on top. 2. The method according to claim 1, wherein the layer consisting of palladium is formed on substantially the entire surface of the metal layer consisting of titanium, and the layer consisting essentially of palladium is applied within a range of 200 Å to 3000 Å. A method for forming a conductor on an insulating substrate, the method comprising forming a conductor by vapor deposition to a thickness of . 3. In the method according to any one of the above claims, the structure formed by the step is
A method for forming a conductor on an insulating substrate, the method comprising the step of heating at a temperature of 00° C. to 400° C. for about 30 minutes to 10 hours. 4. A conductor on an insulating substrate used in a circuit including thin film elements and electrical interconnections on the main surface of the insulating substrate, a metal layer made of titanium on the insulating substrate, and a metal layer made of titanium on the insulating substrate. a metal layer of nickel on the metal layer of copper; and a metal layer of gold on at least a portion of the metal layer of nickel. . A conductor on an insulating substrate, characterized in that a layer made of palladium is provided between the metal layer made of titanium and the metal layer made of copper.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US05/531,430 US4068022A (en) | 1974-12-10 | 1974-12-10 | Methods of strengthening bonds |
| US531430 | 1974-12-10 | ||
| US05/576,711 US4016050A (en) | 1975-05-12 | 1975-05-12 | Conduction system for thin film and hybrid integrated circuits |
| US576711 | 1995-12-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS51101864A JPS51101864A (en) | 1976-09-08 |
| JPS6032311B2 true JPS6032311B2 (en) | 1985-07-27 |
Family
ID=27063541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50146449A Expired JPS6032311B2 (en) | 1974-12-10 | 1975-12-10 | Electric conductor and its manufacturing method |
Country Status (8)
| Country | Link |
|---|---|
| JP (1) | JPS6032311B2 (en) |
| DE (1) | DE2554691C2 (en) |
| ES (1) | ES443346A1 (en) |
| FR (1) | FR2294610A1 (en) |
| GB (1) | GB1527108A (en) |
| IT (1) | IT1051461B (en) |
| NL (1) | NL185249C (en) |
| SE (1) | SE427400B (en) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4153518A (en) * | 1977-11-18 | 1979-05-08 | Tektronix, Inc. | Method of making a metalized substrate having a thin film barrier layer |
| JPS54127572A (en) * | 1978-03-28 | 1979-10-03 | Oki Electric Ind Co Ltd | Thin film circuit |
| DE2833919C2 (en) * | 1978-08-02 | 1982-06-09 | Siemens AG, 1000 Berlin und 8000 München | Process for the production of electrical layer circuits on plastic foils |
| JPS5559795A (en) * | 1978-10-30 | 1980-05-06 | Nippon Electric Co | Printed circuit board and method of manufacturing same |
| DE2965814D1 (en) * | 1979-03-21 | 1983-08-11 | Bbc Brown Boveri & Cie | Thin film resistor having a high temperature coefficient and method of manufacturing the same |
| FR2476913B1 (en) * | 1980-02-25 | 1985-09-13 | Nippon Electric Co | MULTI-LAYERED CIRCUIT FOR LARGE-SCALE INTEGRATION AND METHOD FOR MANUFACTURING THE SAME |
| DE3029382A1 (en) * | 1980-08-01 | 1982-03-04 | Siemens AG, 1000 Berlin und 8000 München | Conductor pattern for semiconductor device on insulating substrate - where multilayer pattern includes palladium covered by palladium oxide and then gold |
| DE3029277C2 (en) * | 1980-08-01 | 1983-10-20 | Siemens AG, 1000 Berlin und 8000 München | Build-up of metal layers |
| DE3107943A1 (en) * | 1981-03-02 | 1982-09-16 | Siemens AG, 1000 Berlin und 8000 München | METHOD FOR THE PRODUCTION OF SOLDERABLE AND TEMPERATURE-ENDED METAL-FREE THICK-LAYER CONDUCTORS |
| JPS57198696A (en) * | 1981-06-01 | 1982-12-06 | Shimada Rika Kogyo Kk | Method of producing thin film circuit |
| DE3207659A1 (en) * | 1982-03-03 | 1983-09-15 | Siemens AG, 1000 Berlin und 8000 München | Thin-film circuits with through-contact holes |
| US4463059A (en) * | 1982-06-30 | 1984-07-31 | International Business Machines Corporation | Layered metal film structures for LSI chip carriers adapted for solder bonding and wire bonding |
| JPS59167096A (en) * | 1983-03-11 | 1984-09-20 | 日本電気株式会社 | Circuit board |
| JPS60140897A (en) * | 1983-12-28 | 1985-07-25 | 日本電気株式会社 | Resin insulated multilayer board |
| DE3433251A1 (en) * | 1984-08-16 | 1986-02-27 | Robert Bosch Gmbh, 7000 Stuttgart | METHOD FOR PRODUCING GALVANIC SOLDER LAYERS ON INORGANIC SUBSTRATES |
| US4808274A (en) * | 1986-09-10 | 1989-02-28 | Engelhard Corporation | Metallized substrates and process for producing |
| EP0264648B1 (en) * | 1986-09-25 | 1993-05-05 | Kabushiki Kaisha Toshiba | Method of producing a film carrier |
| JPH03108797A (en) * | 1989-09-22 | 1991-05-08 | Ngk Spark Plug Co Ltd | Multilayer wiring board and manufacture thereof |
| DE4017181C2 (en) * | 1990-05-29 | 1998-08-27 | Daimler Benz Aerospace Ag | Electrical component |
| WO1992015117A1 (en) * | 1991-02-25 | 1992-09-03 | Sumitomo Electric Industries, Ltd. | Wiring board |
| US5449955A (en) * | 1994-04-01 | 1995-09-12 | At&T Corp. | Film circuit metal system for use with bumped IC packages |
| DE10004453B4 (en) * | 2000-02-03 | 2009-08-13 | Ust Umweltsensortechnik Gmbh | Electric fuse and method for its manufacture |
| JP2003101222A (en) * | 2001-09-21 | 2003-04-04 | Sony Corp | Thin film circuit board device and method of manufacturing the same |
| CN116093573A (en) * | 2022-12-14 | 2023-05-09 | 北京航天微电科技有限公司 | Microstrip circuit preparation method and microstrip ring spacer |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2108730A1 (en) * | 1970-03-06 | 1971-09-16 | Motorola Inc | Integrated hybrid circuit |
-
1975
- 1975-12-05 DE DE2554691A patent/DE2554691C2/en not_active Expired
- 1975-12-08 GB GB50291/75A patent/GB1527108A/en not_active Expired
- 1975-12-09 IT IT70022/75A patent/IT1051461B/en active
- 1975-12-09 FR FR7537607A patent/FR2294610A1/en active Granted
- 1975-12-09 SE SE7513853A patent/SE427400B/en not_active IP Right Cessation
- 1975-12-09 NL NLAANVRAGE7514325,A patent/NL185249C/en not_active IP Right Cessation
- 1975-12-10 ES ES443346A patent/ES443346A1/en not_active Expired
- 1975-12-10 JP JP50146449A patent/JPS6032311B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| SE7513853L (en) | 1976-06-11 |
| ES443346A1 (en) | 1977-08-16 |
| GB1527108A (en) | 1978-10-04 |
| FR2294610B1 (en) | 1980-03-21 |
| NL185249C (en) | 1990-02-16 |
| NL7514325A (en) | 1976-06-14 |
| DE2554691A1 (en) | 1976-06-16 |
| FR2294610A1 (en) | 1976-07-09 |
| JPS51101864A (en) | 1976-09-08 |
| SE427400B (en) | 1983-03-28 |
| IT1051461B (en) | 1981-04-21 |
| DE2554691C2 (en) | 1982-11-18 |
| NL185249B (en) | 1989-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6032311B2 (en) | Electric conductor and its manufacturing method | |
| US4016050A (en) | Conduction system for thin film and hybrid integrated circuits | |
| KR100902970B1 (en) | Printed wiring board and circuit device using the same | |
| US5071518A (en) | Method of making an electrical multilayer interconnect | |
| JP4081052B2 (en) | Manufacturing method of printed circuit board | |
| KR100864562B1 (en) | Printed wiring board, method for manufacturing same, and circuit device | |
| KR100874743B1 (en) | Printed wiring board, manufacturing method thereof, and semiconductor device | |
| JP3682227B2 (en) | Electrode formation method | |
| KR940010224A (en) | A circuit comprising a thin film component and electrical interconnects on a major surface of an insulated substrate and a method of forming the same | |
| JPS6255706B2 (en) | ||
| JP4087080B2 (en) | Wiring board manufacturing method and multichip module manufacturing method | |
| US4351704A (en) | Production method for solder coated conductor wiring | |
| JPH07230904A (en) | Forming method for electrode terminal of chip-fixed resistor | |
| JPS63122248A (en) | Manufacture of semiconductor device | |
| JPH04144190A (en) | Circuit board and manufacture thereof | |
| JP4658100B2 (en) | Printed wiring board and circuit device | |
| US3554876A (en) | Process for etching and electro plating a printed circuit | |
| JP4709813B2 (en) | Printed wiring board, circuit device, and printed wiring board manufacturing method | |
| JPH07211571A (en) | Method of manufacturing thin film coil | |
| JP2002212782A (en) | Electroplating structure and wiring board having the electroplating structure | |
| JP2004221548A (en) | Film carrier tape for mounting electronic components and method of manufacturing the same | |
| JPS63284441A (en) | Load cell | |
| JPH0494544A (en) | Manufacture of integrated circuit | |
| JPS6318695A (en) | Wiring board | |
| JPH02224256A (en) | Semiconductor element connection structure |