JPS6034122B2 - How to set delay time in information processing equipment - Google Patents
How to set delay time in information processing equipmentInfo
- Publication number
- JPS6034122B2 JPS6034122B2 JP3574275A JP3574275A JPS6034122B2 JP S6034122 B2 JPS6034122 B2 JP S6034122B2 JP 3574275 A JP3574275 A JP 3574275A JP 3574275 A JP3574275 A JP 3574275A JP S6034122 B2 JPS6034122 B2 JP S6034122B2
- Authority
- JP
- Japan
- Prior art keywords
- delay time
- delay
- program
- setting
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010365 information processing Effects 0.000 title claims description 6
- 238000000034 method Methods 0.000 claims description 14
- 230000015654 memory Effects 0.000 description 20
- 238000012360 testing method Methods 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
Landscapes
- Electric Clocks (AREA)
- Programmable Controllers (AREA)
Description
【発明の詳細な説明】
本発明は情報処理装置における遅延時間の設定方法に関
する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for setting a delay time in an information processing device.
従来、情報処理装置、すなわちコンピュータ又は例えば
マイクロコントローラ、シーケンスコントローラ等のコ
ンピュータ類似装置を用いた制御系において、制御中の
遅延時間の設定は次に示すような二つの方法が一般にと
られている。Conventionally, in a control system using an information processing device, that is, a computer or a computer-like device such as a microcontroller or a sequence controller, the following two methods are generally used to set a delay time during control.
‘1} 制御装置の専用語で書かれたプログラム中で設
定し、これにより電子的に遅延時間を設定する。'1} Set in a program written in the exclusive language of the control device, and thereby set the delay time electronically.
■ 別個に電気的あるいは機械的のタイマーを設け、そ
の接点を制御装置の入力として遅延時間を生じさせる。■ A separate electrical or mechanical timer is provided, and its contacts are used as inputs to the control device to generate a delay time.
しかして、一般にある制御系を制御装置を用いて自動的
に制御する場合、プログラム中の時間遅れ要素の中には
、調整段階あるいは装置の実運転状況など種々の要求に
より変更しなければならないものがある。ところが一方
、制御の特性を維持するためには誤って設定したり、技
量の不充分の者が安易に設定値を変更できない様にしな
ければならない時間遅れ要素もある。しかし、従来のコ
ンピュータ又は類似装置を用いた制御装置においては、
上述の【1}又は■の2種類の時間設定方法のうち、何
れか一方の方法を用いてるだけであり、このため上記(
1lの方法のみを用いた場合は不用意な調整変更や調整
ずれは防止できるが、試験段階での遅延時間の設定変更
を要するものは、その度毎にプログラムの修正が必要と
なり非常に不便であった。また上記■の方法のみを用い
た場合は、試験時の調整が容易となるが、設定変更しな
くてもよいもの、あるいは設定をあまり変えてはならな
いものについての謀設定や設定ずれの危険を増加させる
塵れが多かった。本発明は上記の点に鑑みてなされたも
ので、遅延時間の設定及びその仕様の決定をプログラム
により行う手段と、遅延時間の設定及びその仕様の決定
をデジタルスイッチにより行う手段と、上記遅延時間の
設定をプログラムで行うかデジタルスイッチで行うかを
プログラムで選択決定する手段とを具備してなることを
要旨とし、時間遅れ要素の性質と目的により遅延時間の
設定手段を選択でき、遅延時間の調整を容易にすると共
に変更をあまり必要としない時間遅れ要素に対する謀設
定や設定ずれを防止し得る情報処理装置における遅延時
間の設定方法を提供することを目的とする。Generally, when a control system is automatically controlled using a control device, some of the time delay elements in the program must be changed depending on various requirements such as the adjustment stage or the actual operating status of the device. There is. However, in order to maintain control characteristics, there are also time delay elements that must be prevented from being set incorrectly or from being easily changed by a person with insufficient skill. However, in a control device using a conventional computer or similar device,
Only one of the two time setting methods described above (1) or ■ is used, and therefore the above (
If only the 1l method is used, careless adjustment changes and adjustment deviations can be prevented, but if the delay time setting needs to be changed during the test stage, the program must be modified each time, which is very inconvenient. there were. In addition, if only method (■) above is used, it will be easier to make adjustments during the test, but there will be a risk of misconfiguration or misalignment of settings that do not need to be changed or settings that should not be changed much. There was a lot of dust which increased. The present invention has been made in view of the above points, and includes: a means for setting the delay time and determining its specifications by a program; a means for setting the delay time and determining its specifications by a digital switch; The gist of the invention is to have a means for selecting and determining whether the setting is performed by a program or by a digital switch, and the means for setting the delay time can be selected depending on the nature and purpose of the time delay element, and the means for setting the delay time can be selected according to the nature and purpose of the time delay element. It is an object of the present invention to provide a method for setting a delay time in an information processing device that facilitates adjustment and prevents misconfiguration or setting deviation for time delay elements that do not require much change.
以下図面を参照して本発明の一実施例を説明する。本発
明は遅延時間の設定をプログラム及びディジタルスイッ
チによりできるようにすると共に、遅延時間の設定をプ
ログラムで行うかディジタルスイッチで行うかをプログ
ラムで選択決定するようにしたものである。また、遅延
時間の設定をプログラムで行う場合はその仕様つまりオ
ンディレィかオフディレィかの判定をプログラムで決定
する。一方、ディジタルスイッチにより遅延時間の設定
を行う場合はオンディレィかオフディレィの選択をディ
ジタルスイッチ側で決定する。上記ディジタルスイッチ
は、従来のタイマーに代って信頼性の向上を計るために
用いたものである。第1図は本発明方法を示すフローチ
ャートで、まず、最初に時間遅延命令を出されると、ス
テップAにおいてアキュムレータの内容をアドレス部で
指定されたビットの一時記憶ビットに入れる。次にステ
ップBに進み遅延時間をプログラムで設定するかディジ
タルスイッチで設定するかを判定する。この結果プログ
ラムで設定すると判定された場合はステップCに進み、
プログラムで設定された遅延時間及び遅延の仕様を読み
、ステップDに示すようにその遅延時間をカウンタにセ
ットする。また、上記ステップBにおいてディジタルス
イッチで設定すると判定された場合はステップEに進み
、ディジタルスイッチで設定されたディジタルスイッチ
時間及び遅延の仕様を読み、ステップDにおいて遅延時
間数をカウン夕にセットする。このカウンタにデータが
セットされるとステップF‘こおいてカウンタの内容が
0か否かを判定する。この判定の結果カウンタ内容が0
でなければステップGに進み、上記カウンタ内容からあ
る値Nを減算する。この値Nは正の実数又は正の整数で
ある。そして上記ステップGにおける減算動作を終了す
ると、再びステップFに戻ってカウンタ内容が0である
か否か判定する。上記のF及びGのステップはカウン夕
内容が0となるまで続けて行われる。しかして、上記F
ステップにおし、て、カウンタ内容が0であると判定さ
れるとステップ日に進み、上記ステップAにおいて示し
た一時記憶メモリーの内容を出力メモリビットに入れて
出力し、遅延動作を終了する。次に本発明の具体的実施
例について第2図により説明する。An embodiment of the present invention will be described below with reference to the drawings. The present invention allows the delay time to be set using a program and a digital switch, and also allows the program to select and determine whether to set the delay time using a program or a digital switch. Further, when setting the delay time by a program, the specification, that is, whether it is an on-delay or an off-delay, is determined by the program. On the other hand, when setting the delay time using a digital switch, the selection of on-delay or off-delay is determined by the digital switch. The above digital switch is used in place of a conventional timer to improve reliability. FIG. 1 is a flowchart showing the method of the present invention. First, when a time delay instruction is issued for the first time, in step A, the contents of the accumulator are placed in the temporary storage bit of the bit specified by the address field. Next, proceeding to step B, it is determined whether the delay time is to be set by a program or by a digital switch. As a result, if it is determined to be set by the program, proceed to step C.
Read the delay time and delay specifications set in the program, and set the delay time in the counter as shown in step D. If it is determined in step B that the digital switch is to be used, the process proceeds to step E, where the specifications of the digital switch time and delay set by the digital switch are read, and in step D, the number of delay times is set in the counter. When data is set in this counter, it is determined in step F' whether the contents of the counter are 0 or not. As a result of this judgment, the counter content is 0.
If not, the process proceeds to step G, where a certain value N is subtracted from the contents of the counter. This value N is a positive real number or a positive integer. When the subtraction operation in step G is completed, the process returns to step F to determine whether the counter content is 0 or not. The above steps F and G are performed continuously until the counter contents become 0. However, the above F
In step A, if it is determined that the counter content is 0, the process advances to step day, and the content of the temporary storage memory shown in step A is put into the output memory bit and output, and the delay operation ends. Next, a specific embodiment of the present invention will be described with reference to FIG.
第2図において、11はプログラムメモリで、各種命令
例えば遅延命令(オンディレィ)、非遅延命令(オフデ
ィレィ)、プログラムで遅延時間を設定するのかディジ
タルスイッチで設定するのかを指定する命令等が記憶さ
れている。12は制御信号発生装置であってプログラム
メモリとの間でデータのやりとりを行ない、遅延時間を
プログラムで設定するのかディジタルスイッチで設定す
るのかの切換信号を線路L,に送出する。In FIG. 2, reference numeral 11 denotes a program memory in which various commands such as delay commands (on-delay), non-delay commands (off-delay), and commands for specifying whether the delay time is to be set by a program or by a digital switch are stored. There is. Reference numeral 12 denotes a control signal generator which exchanges data with the program memory and sends out to line L a switching signal indicating whether the delay time is set by a program or by a digital switch.
13はアドレス部であって制御信号発生装置12に制御
されて各種メモリ用のアドレス指定信号を発生する。Reference numeral 13 denotes an address section which is controlled by the control signal generator 12 and generates address designation signals for various memories.
14は遅延対象の信号(タイマ信号)をプログラムメモ
リから一旦記憶しておく一時記憶メモリである。Reference numeral 14 denotes a temporary storage memory for temporarily storing a signal to be delayed (timer signal) from the program memory.
15はディジタルスイッチ群であり、遅延時間を変更し
なければならない時間遅れ要素用の遅延時間設定に使用
する。Reference numeral 15 denotes a group of digital switches, which are used to set delay times for time delay elements whose delay times must be changed.
16は切襖スイッチでその−つの固定接点aにはプログ
ラムメモリー1からプログラムで設定される遅延時間信
号が供給され、他の固定接点bにはディジタルスイッチ
15で設定された遅延時間信号が供給されている。Reference numeral 16 denotes a switching switch, and its one fixed contact a is supplied with a delay time signal set by the program from the program memory 1, and the other fixed contact b is supplied with a delay time signal set by a digital switch 15. ing.
17はカウンタであって入力に対してn進減算作用を営
なむ。17 is a counter which performs n-ary subtraction on the input.
その出力は雫判定回路18に入れられる。なお、零判定
回路18の出力は零なら出力メモリ19に一時記憶メモ
リー14からの読み出し指令信号として働き、零でない
場合はカウン夕出力を再度カウンタメモリ17のセット
端子に入力する。上記装置で、今プログラムで遅延時間
を設定する遅延命令信号が発せられた場合、制御信号発
生装置12は切襖スイッチ16を接点a側に切換える。The output is input to the drop determination circuit 18. Incidentally, if the output of the zero determination circuit 18 is zero, it acts as a read command signal to the output memory 19 from the temporary storage memory 14, and if it is not zero, the counter output is inputted to the set terminal of the counter memory 17 again. In the above device, when a delay command signal for setting a delay time is issued by the current program, the control signal generator 12 switches the switching switch 16 to the contact a side.
したがってプログラムで設定された遅延時間信号がカウ
ソタメモリ17に入力される。一方タイマ番号がプログ
ラムメモリ11から一時記憶メモリ14に入力される。
そのアドレス信号はアドレス部13が制御信号発生装置
12の指令を受けて出力する。さてカウンタメモリ17
にセットされた値はn進減算され、零に達すると零判定
回路8は出力モリ19に出力を送出して一時記憶メモリ
ー4に記臆されたタイマー番号を読み出して出力メモリ
19に入力する。Therefore, the delay time signal set by the program is input to the counter memory 17. On the other hand, the timer number is input from the program memory 11 to the temporary storage memory 14.
The address signal is output by the address section 13 upon receiving a command from the control signal generator 12. Now counter memory 17
The value set is subtracted in n-ary, and when it reaches zero, the zero determination circuit 8 sends an output to the output memory 19, reads out the timer number recorded in the temporary memory 4, and inputs it to the output memory 19.
出力メモリ19の出力は適時制御信号発生装置12に制
御されて遅延停止指令信号とされる。次に遅延時間がデ
ィジタルスイッチで設定する指令が発生されると、制御
信号発生装置12は切換スイッチ16を接点b側に切換
える。The output of the output memory 19 is timely controlled by the control signal generator 12 and is made into a delayed stop command signal. Next, when a command to set the delay time using the digital switch is generated, the control signal generator 12 switches the changeover switch 16 to the contact b side.
したがってディジタルスイッチ群15で設定された遅延
時間信号がカウンタメモリ17のセット端子に入力され
る。その後の動作は前述したプログラム設定遅延時間の
場合と同一であるので省略する。このように本発明では
、遅延時間をプログラム及びディジタルスイッチの何れ
でも設定できるようにし、かつ、遅延時間の設定をプロ
グラムで行うかディジタルスイッチで行うかをプログラ
ムで選択決定するようにしているので、例えば設定変更
しなくてもよい時間遅れ要素、あるいは設定をあまり変
えてはならない時間遅れ要素についてはプログラムで設
定するようにし、又調整段階あるいは装置の実運転状況
など種々の要求により変更しなければならない時間遅れ
要素についてはディジタルスイッチで設定するようにす
れば試験時の調整がきわめて容易となると共に、設定変
更を必要としない時間遅れ要素あるいは設定をあまり変
えてはならない時間遅れ要素に対して技量不充分の者が
安易に設定値を変更できなくなり、信頼性の向上をはか
ることができる。以上述べたように本発明によれば、遅
延時間の設定及びその仕様の決定をプログラムにより行
う手段と、遅延時間の設定及びその仕様の決定をディジ
タルスイッチにより行う手段と、上記遅延時間の設定を
プログラムで行うかディジタルで行うかをプログラムで
選択決定する手段とを具備してなることを要旨としてい
るので、時間遅れ要素の性質と目的により遅延時間の設
定手段を選択でき、遅延時間の調整を容易にすると共に
変更をあまり必要としない時間遅れ要素に対する謀設定
や設定ずれを防止し得る情報処理装置における遅延時間
の設定方法を提供することができる。Therefore, the delay time signal set by the digital switch group 15 is input to the set terminal of the counter memory 17. The subsequent operation is the same as that for the program setting delay time described above, and will therefore be omitted. In this way, in the present invention, the delay time can be set using either the program or the digital switch, and the program selects and determines whether the delay time is set using the program or the digital switch. For example, time delay elements whose settings do not need to be changed or whose settings should not be changed much should be set in the program, and must be changed depending on various requirements such as during the adjustment stage or the actual operating situation of the equipment. For time delay elements that do not need to be changed, it is extremely easy to adjust them during testing by using digital switches to set them. This prevents an inadequate person from changing the setting values easily, and reliability can be improved. As described above, according to the present invention, there are provided a means for setting the delay time and determining its specifications using a program, a means for setting the delay time and determining its specifications using a digital switch, and a means for setting the delay time and determining its specifications using a digital switch. The gist of the system is to have a means for selecting and deciding whether to perform it programmatically or digitally, so that the means for setting the delay time can be selected depending on the nature and purpose of the time delay element, and the adjustment of the delay time can be adjusted. It is possible to provide a method for setting a delay time in an information processing device that is easy to use and that does not require much change and can prevent misconfiguration or setting deviation for time delay elements.
第1図は本発明方法を説明するためのフローチャート、
第2図は本発明の一実施例を示す回路構成図である。
第2図
第1図FIG. 1 is a flowchart for explaining the method of the present invention,
FIG. 2 is a circuit configuration diagram showing an embodiment of the present invention. Figure 2 Figure 1
Claims (1)
より行う手段と、遅延時間の設定及びその仕様の決定を
デジタルスイツチにより行う手段とを具備し、上記遅延
時間の設定をプログラムで行うかデジタルスイツチで行
うかをプログラムで選択決定することを特徴とする情報
処理装置における遅延時間の設定方法。1 Equipped with means for setting the delay time and determining its specifications using a program, and means for setting the delay time and determining its specifications using a digital switch. 1. A method for setting a delay time in an information processing apparatus, characterized in that a program selects and decides whether to perform a delay time.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3574275A JPS6034122B2 (en) | 1975-03-25 | 1975-03-25 | How to set delay time in information processing equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3574275A JPS6034122B2 (en) | 1975-03-25 | 1975-03-25 | How to set delay time in information processing equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS51110933A JPS51110933A (en) | 1976-09-30 |
| JPS6034122B2 true JPS6034122B2 (en) | 1985-08-07 |
Family
ID=12450266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3574275A Expired JPS6034122B2 (en) | 1975-03-25 | 1975-03-25 | How to set delay time in information processing equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6034122B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54114275A (en) * | 1978-02-24 | 1979-09-06 | Nippon Denso Co Ltd | Motion stop detecting method of periodically moving object |
-
1975
- 1975-03-25 JP JP3574275A patent/JPS6034122B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS51110933A (en) | 1976-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4146750A (en) | Analog multiplexer control circuit | |
| CA1139891A (en) | Memory system for programmable controller | |
| JPS6034122B2 (en) | How to set delay time in information processing equipment | |
| JP2504147B2 (en) | Program controller | |
| JPS6236268B2 (en) | ||
| JPS62281005A (en) | Programming system for programmable controller | |
| JPS6211920A (en) | Command recovery system | |
| JPS59171093A (en) | Stored data changing system of storing circuit | |
| JPH0315764B2 (en) | ||
| JP2511172B2 (en) | Supervisory control method | |
| JPH06259115A (en) | Programmable controller | |
| JP2679590B2 (en) | Information processing system | |
| JPS5922561Y2 (en) | Program control device | |
| JP2778037B2 (en) | Sequence program switching device | |
| JPH02151917A (en) | Analog input circuit | |
| JPS622643Y2 (en) | ||
| JPH0157874B2 (en) | ||
| JPS6347114Y2 (en) | ||
| JPS63149732A (en) | Microprogram branch control system | |
| JPS62201081A (en) | Parameter setting device for motor controller | |
| JPS62237896A (en) | Counter data controller | |
| JPS6254340A (en) | Information processor | |
| JPS57185511A (en) | Loader for sequence controller | |
| JPH04250754A (en) | Control system for serial port for programmable controller | |
| JPH05227248A (en) | Down-load system |