Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6035074B2 - CRT display device - Google Patents
[go: Go Back, main page]

JPS6035074B2 - CRT display device - Google Patents

CRT display device

Info

Publication number
JPS6035074B2
JPS6035074B2 JP10807978A JP10807978A JPS6035074B2 JP S6035074 B2 JPS6035074 B2 JP S6035074B2 JP 10807978 A JP10807978 A JP 10807978A JP 10807978 A JP10807978 A JP 10807978A JP S6035074 B2 JPS6035074 B2 JP S6035074B2
Authority
JP
Japan
Prior art keywords
crt
crt display
displayed
screen
panning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP10807978A
Other languages
Japanese (ja)
Other versions
JPS5535351A (en
Inventor
正彦 陽田
直樹 岩崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP10807978A priority Critical patent/JPS6035074B2/en
Publication of JPS5535351A publication Critical patent/JPS5535351A/en
Publication of JPS6035074B2 publication Critical patent/JPS6035074B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)

Description

【発明の詳細な説明】 本発明は電子計算機システムにおいて人間と計算機との
コミュニケーション、いわゆるマンマシンィンターフエ
ースに広く用いられるCRT表示装置に関するものであ
る。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a CRT display device widely used for communication between humans and computers in electronic computer systems, so-called man-machine interface.

従来のCRT表示装置はCRT(以下単にCRTと記し
た場合はCRT表示器そのものを意味する。
A conventional CRT display device is a CRT (hereinafter simply referred to as CRT means a CRT display itself).

)に、表示出来る範囲の表示情報を記憶する記憶装置(
以下メモリと託す。)を備えているのが一般的である。
しかし、CRTに同時には表示し得ない様な大なる画面
の一部を表示中にこの表示中の画面を任意の方向へ連続
的にずらして(以下パニングと云う。)、大画面中の所
望の部分を表示したいという要求がある。この様な要求
に対して従来の一般的なCRT表示装置は、CRT表示
装置内のメモリの内容を計算機のソフトウェアからの出
力によって逐次書き替えることにより”頂々にパニング
する方法が用いられていた。しかしこの様な方法はソフ
トウェアが大量のデータ処理を行なわねばならない為、
画面の移動に時間がかかり、スムーズなパニングが出釆
ないこと、ソフトウェア処理の為に計算機の演算制御装
置の負荷が大きい等の問題があった。この様な不便さを
除く為に、CRTに表示出来る情報より多い情報を記憶
出来るメモリを持つCRT表示装置が考えられる。この
改良されたCRT表示装置の動作を第1図を用いて説明
する。第1図aにおいて1は2×2=4画素を表示する
ことの出来るCRTである。実際に表示したい画面2は
第1図bに示すごとく4×4=16画素より構成されて
いるとする。またCRT表示装置は第1図cに示すよう
にこの4×4=1範囲素の内容を記憶出来るメモリ3を
持つ。通常のCRTは横8血画素×縦4腕画素程度の画
面を表示することができ、CRT表示装置のメモリもこ
れに対応する大きさの単位メモリ(二画素)を持つのが
一般的であるがここでは簡単のために上述の通りの構成
で説明することにする。第1図aにおいてCRTIは第
1図bに示す画面2の内x=0,y=0に対応する4画
素A,B,E,Fを表示していることを示している。す
なわちCRTIはメモリ3の座標(X,Y)で示された
画素から×方向へ2画素、Y方向へ2画素表示する機に
構成されている。従って表示したい画面2のF,G,J
,Kを表示させる場合には、CRT表示装置内の座標レ
ジスタ(X,Y)を×=1,Y=1に変えてやればよい
。この座標レジスタ(X,Y)の変更を例えばジョィス
ティック等を用いて行うこ.とにより、CRTIの表示
内容は計算機のソフトウェア処理を何んら行うことなく
、高速、スムーズに移動させることが出来る。しかし、
表示すべき画面の情報によっては画面全体が、パニング
してしまうことは不都合な場合がある。
), a storage device (
Hereafter referred to as memory. ).
However, while displaying a part of a large screen that cannot be displayed simultaneously on a CRT, the screen being displayed is continuously shifted in an arbitrary direction (hereinafter referred to as panning). There is a request to display that part. To meet these demands, conventional general CRT display devices have used a method of "panning to the top" by sequentially rewriting the contents of the memory within the CRT display device using output from computer software. However, this method requires the software to process a large amount of data.
There were problems such as it took time to move the screen, smooth panning was not possible, and software processing placed a heavy load on the computer's arithmetic control unit. In order to eliminate this inconvenience, a CRT display device having a memory capable of storing more information than can be displayed on a CRT has been considered. The operation of this improved CRT display device will be explained using FIG. In FIG. 1a, 1 is a CRT capable of displaying 2×2=4 pixels. It is assumed that the screen 2 to be actually displayed is composed of 4×4=16 pixels as shown in FIG. 1b. The CRT display device also has a memory 3 capable of storing the contents of this 4×4=1 range element, as shown in FIG. 1c. A normal CRT can display a screen of about 8 blood pixels horizontally x 4 arm pixels vertically, and the memory of a CRT display device generally has a unit memory (2 pixels) of a corresponding size. However, for the sake of simplicity, the configuration as described above will be explained here. In FIG. 1a, the CRTI indicates that four pixels A, B, E, and F corresponding to x=0 and y=0 of the screen 2 shown in FIG. 1b are displayed. That is, the CRTI is configured to display two pixels in the x direction and two pixels in the Y direction from the pixel indicated by the coordinates (X, Y) of the memory 3. Therefore, F, G, J of screen 2 that you want to display
, K, the coordinate registers (X, Y) in the CRT display device may be changed to x=1, Y=1. This coordinate register (X, Y) can be changed using, for example, a joystick. As a result, the displayed contents of the CRTI can be moved quickly and smoothly without any computer software processing. but,
Depending on the information on the screen to be displayed, it may be inconvenient for the entire screen to be panned.

例えば一般的に画面上には、その画面の表題とか、ライ
トベンの指示項目とが、メモリ全体の内容を説明したり
、指示したりする為に必要な部分がある。この様な部分
は上述の様な画面全体のパニングによって、画面から消
えてしまうことは不都合である。従釆のCRT表示装置
には上に述べたような欠点があった。本発明は、計算機
の演算制御装置の負荷とならすに、高速かつスムーズな
パニングが可能で、しかも上述の様な欠点をなくす為に
、あらかじめ指定した画面上の領域については、パニン
グの対象としない様な機能を有するCRT表示装置を提
供することを目的とする。
For example, there is generally a part on the screen where the title of the screen and the instruction items of the light ben are necessary for explaining or instructing the contents of the entire memory. It is inconvenient that such a portion disappears from the screen when the entire screen is panned as described above. The conventional CRT display device had the above-mentioned drawbacks. The present invention enables high-speed and smooth panning while reducing the load on the computer's arithmetic control unit.Moreover, in order to eliminate the above-mentioned drawbacks, a pre-specified area on the screen is not targeted for panning. The purpose of this invention is to provide a CRT display device having various functions.

以下本発明の詳細を図示した一実施例にもとずし、て説
明する。
The details of the present invention will be explained below based on an illustrated embodiment.

第2図において川ま計算機、15はCRT表示装置でC
RTコントローラ20とCRT30とから構成されてい
る。CRTコントローフ20は計算機10からの表示情
報を受けてCRT30へ表示するための制御を行なう。
21は計算機10から出力される表示情報を受ける入出
力ィンタフェイス、22は入出力インタフェィス21を
介して入力される計算機10からの情報を振り分けるデ
ィスプレイコントローラ、23はこのディスプレイコン
トローラ22の出力を受けてこれを記憶する比較的大容
量のメモリ、24はパニングフラグ部27および座標レ
ジスタ28の内容にもとずし、て読み出しをすべきメモ
リ23のアドレスを決定し、このアドレスにもとずき1
順次メモリ23に書きこまれた内容を読み出すメモリス
キャナ、25はあらかじめ設定されたパターンを有しこ
の読み出された内容を受けて、対応するパターンを出力
するパターン発生回路、26はパターン発生回路26か
らの出力をビデオ信号に変換してCRT30に印加する
ビデオ信号発生回路である。
In Figure 2, Kawama's computer is shown, and 15 is a CRT display device.
It is composed of an RT controller 20 and a CRT 30. The CRT controller 20 receives display information from the computer 10 and performs control for displaying it on the CRT 30.
21 is an input/output interface that receives display information output from the computer 10; 22 is a display controller that distributes information input from the computer 10 via the input/output interface 21; and 23 is a display controller that receives the output of the display controller 22. A relatively large-capacity memory 24 for storing this information determines the address of the memory 23 to be read based on the contents of the panning flag section 27 and the coordinate register 28, and based on this address, 1
A memory scanner that sequentially reads out the contents written in the memory 23; 25, a pattern generation circuit having a preset pattern; and 26, a pattern generation circuit 26, which receives the read contents and outputs a corresponding pattern; This is a video signal generation circuit that converts the output from the CRT into a video signal and applies it to the CRT 30.

CRT30はこの印加されたビデオ信号にもとずき表示
を行なう。一方、現在CRT30に表示すべきメモリ2
3の座標(×,Y)を与える情報は計算機10からの表
示情報とともにディスプレイコントローラ22経由で座
標レジスタ28に送られるか、又は例えば図示しないジ
ョイステイツクのような外部機器からシフト信号制御回
路29を経由で座標レジスタ28に送られて設定もしく
は変更される様になっている。またパニングの可否を示
すフラグはフラグが1のときはパニング否、フラグが0
のときはパニング可を示すがディスプレイコントo−ラ
22経由でパニングフラグ部27に送られて設定される
。なおCRT30は2×2=4画素の表示機能を持ち、
メモリは4×4:1節画素に相当する記憶容量を持って
いるものとして説明する。なおパニングフラグ部27は
CRT30の単位メモリの数と同じ容量を持っており、
本実施例の場合2×2;4フラグ必要である。次に本発
明の動作について説明する。
The CRT 30 performs display based on the applied video signal. On the other hand, memory 2 to be displayed on the CRT 30
Information giving the coordinates (x, Y) of 3 is sent to the coordinate register 28 via the display controller 22 together with the display information from the computer 10, or is sent to the shift signal control circuit 29 from an external device such as a joystick (not shown). It is sent to the coordinate register 28 via , and is set or changed. In addition, the flag indicating whether or not panning is possible is 1 when the flag is 1, panning is not possible, and the flag is 0.
When , it indicates that panning is possible, and is sent to the panning flag unit 27 via the display controller 22 and set. Note that CRT30 has a display function of 2×2=4 pixels,
The description will be made assuming that the memory has a storage capacity corresponding to 4×4:1 nodal pixels. Note that the panning flag section 27 has the same capacity as the number of unit memories of the CRT 30,
In this embodiment, 2×2;4 flags are required. Next, the operation of the present invention will be explained.

この様に構成されたCRT表示装置15に於いて、まず
計算機10は第8図bに示すような画面をメモリ23へ
書込むこれを第3図cに示す。さらにパニングフラグ部
27を例えば第3図aに示す様に設定する。この様な状
態では初期状態の座標レジスタ28の内容が×=0,Y
=0であるとするとメモリスキャナ24は座標レジスタ
28の内容にもとずきメモリ23を走査し、走査結果は
パターン発生回路25、ビデオ信号発生回路26を経由
してCRT301こ印加されCRT301こ第3図dに
示す画面が表示される。次に、全体の画面を右へ1桁、
下へ1行パニングを実行させるべく、例えば図示しない
ジョィスティング等を用いて、シフト信号制御回路29
経由座標レジスタ28をX=1,Y=1に設定変更する
In the CRT display device 15 constructed in this manner, the computer 10 first writes a screen as shown in FIG. 8b into the memory 23, which is shown in FIG. 3c. Furthermore, the panning flag section 27 is set, for example, as shown in FIG. 3a. In such a state, the contents of the coordinate register 28 in the initial state are ×=0, Y
= 0, the memory scanner 24 scans the memory 23 based on the contents of the coordinate register 28, and the scan result is applied to the CRT 301 via the pattern generation circuit 25 and the video signal generation circuit 26. The screen shown in Figure 3d is displayed. Next, move the entire screen one digit to the right,
In order to pan one line downward, the shift signal control circuit 29 uses, for example, joysting (not shown).
Change the settings of the transit coordinate register 28 to X=1 and Y=1.

この様な状態でメモリスキャナ24がメモリ23から表
示情報を取り出す場合はi=0,j=0に対してはパニ
ングフラグ=1なのでパニングせずメモリ23のX=0
,Y=0の内容Aを、i=1,j=0に対してはパニン
グフラグ=0なのでメモリX=1十1=2,Y=1十0
=1の内容Gをi=0,i=1に対してはパニングフラ
グ=0なのでメモリX=1十0=1,Y=1十1=2の
内容Jを、i=1,i=1に対してはパニングフラグ=
0なのでメモリX=1十1=2,Y=1十1=2の内容
Kを取り出しパターン発生回路25、ビデオ信号発生回
路26を経由してCRT30へ表示する。
When the memory scanner 24 retrieves display information from the memory 23 in this state, the panning flag is 1 for i=0 and j=0, so no panning is performed and X in the memory 23 is 0.
, Y=0, the panning flag=0 for i=1, j=0, so the memory X=111=2, Y=100
Since the panning flag is 0 for the content G of =1 for i=0 and i=1, the content J of the memory X=100=1, Y=111=2 for i=1, i=1 Panning flag for =
Since it is 0, the contents K of the memory X=111=2 and Y=111=2 are taken out and displayed on the CRT 30 via the pattern generation circuit 25 and the video signal generation circuit 26.

従って、CRT30の表示内容は第3図eに示す通りと
なり、パニング否を設定してあるi=0,j=0につい
ては元のままAを、他の部分については右へ1桁、下へ
1行パニングされた画面の表示を行なっている。以上説
明した様に本発明によれば、計算機におけるCRT画面
のパニングに於いて、従来の装置によるCRT画面に対
応する全メモリを書替える方法と比較して、パニング動
作の大部分がCRTコントローラ内の処理で行なえ、計
算機の演算制御装置の負荷を高めずに実現出来る。
Therefore, the display contents of the CRT 30 will be as shown in Figure 3e, and for i = 0 and j = 0, where panning is not set, the original A will be displayed, and for the other parts, the display will be moved one digit to the right and down. The screen is displayed panned one line. As explained above, according to the present invention, when panning a CRT screen in a computer, most of the panning operation is performed within the CRT controller, compared to the method of rewriting the entire memory corresponding to the CRT screen using a conventional device. This process can be performed without increasing the load on the computer's arithmetic and control unit.

さらに、高速スムーズな画面のパニングが可能であり、
また必要な部分についてはパニングの対象から除くこと
が出来る等の効果を有する。なお本発明は上記しかつ図
面に示す実施例に限定されることなく、その要旨を変更
しない範囲内で適宜変形して実施し得るものである。
Furthermore, fast and smooth screen panning is possible,
Further, it has the effect that necessary portions can be excluded from panning targets. It should be noted that the present invention is not limited to the embodiments described above and shown in the drawings, but can be implemented with appropriate modifications within the scope without changing the gist thereof.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のCRT表示装置の動作を説明する図、第
2図は本発明の一実施例を示すブロック図、第3図は第
2図に示す一実施例装置の動作を説明する図である。 10・・・計算機、15・・・CRT表示装置、20・
・・CRTコントローラ、23・・・記憶装置(メモリ
)、24…メモリスキャナ、25…パターン発生回路、
26・・・ビデオ信号発生回路、27・・・パニングフ
ラグ回路、28・・・座標レジス夕、29・・・シフト
信号制御回路、30・・・CRT表示部(CRT)。 第1図第3図 第2図
FIG. 1 is a diagram explaining the operation of a conventional CRT display device, FIG. 2 is a block diagram showing an embodiment of the present invention, and FIG. 3 is a diagram explaining the operation of the embodiment device shown in FIG. It is. 10... Calculator, 15... CRT display device, 20.
..CRT controller, 23.. storage device (memory), 24.. memory scanner, 25.. pattern generation circuit,
26... Video signal generation circuit, 27... Panning flag circuit, 28... Coordinate register, 29... Shift signal control circuit, 30... CRT display unit (CRT). Figure 1 Figure 3 Figure 2

Claims (1)

【特許請求の範囲】[Claims] 1 情報を表示するCRT表示器と、前記CRT表示器
に表示すべき情報であつて前記CRT表示器に表示し得
る一画面分の情報よりも多い情報を記憶する記憶装置と
、前記記憶装置に記憶された内容のうち前記CRT表示
器に表示する部分を指定する座標を保持するレジスタと
、前記CRT表示器に表示された画面をパニングすると
きに画面の一部についてパニングの可否を指定するフラ
グを有するパニングフラグ部と、前記レジスタの座標と
前記パニングフラグ部のフラグにもとずき前記CRT表
示器に表示すべき情報を記憶する前記記憶装置のアドレ
スを決定しこのアドレスにもとずき前記記憶装置から表
示すべき内容を読み出す装置と、この読み出された内容
をパターン化して出力する装置とからなり前記パターン
化された出力にもとずき前記CRT表示器に情報を表示
することを特徴とするCRT表示装置。
1. A CRT display for displaying information; a storage device for storing information to be displayed on the CRT display that is larger than one screen worth of information that can be displayed on the CRT display; A register that holds coordinates that specify a portion of the stored content to be displayed on the CRT display, and a flag that specifies whether or not to pan a part of the screen when panning the screen displayed on the CRT display. and determining an address of the storage device for storing information to be displayed on the CRT display based on the coordinates of the register and the flag of the panning flag section; Displaying information on the CRT display based on the patterned output, comprising a device for reading content to be displayed from the storage device and a device for patterning and outputting the read content. A CRT display device characterized by:
JP10807978A 1978-09-05 1978-09-05 CRT display device Expired JPS6035074B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10807978A JPS6035074B2 (en) 1978-09-05 1978-09-05 CRT display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10807978A JPS6035074B2 (en) 1978-09-05 1978-09-05 CRT display device

Publications (2)

Publication Number Publication Date
JPS5535351A JPS5535351A (en) 1980-03-12
JPS6035074B2 true JPS6035074B2 (en) 1985-08-12

Family

ID=14475331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10807978A Expired JPS6035074B2 (en) 1978-09-05 1978-09-05 CRT display device

Country Status (1)

Country Link
JP (1) JPS6035074B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63252932A (en) * 1987-04-06 1988-10-20 Nippon Funen Kk Production of foamed glass board
JPH01141839A (en) * 1987-11-27 1989-06-02 Tadahiko Takada Manufacture of foam glass utilizing shale

Also Published As

Publication number Publication date
JPS5535351A (en) 1980-03-12

Similar Documents

Publication Publication Date Title
KR900002950B1 (en) Multi Window Display
JP3662607B2 (en) Frame buffer device equipped with high-speed copy means and method for executing double buffered video using this device
JPS6035074B2 (en) CRT display device
JPH08146941A (en) Image display device
JPS6035075B2 (en) CRT display device
JP2737898B2 (en) Vector drawing equipment
JPH06149533A (en) High-speed segment drawing method that reduces drawing processing of segments outside the display area
JP3580685B2 (en) Electronic book display control device
JPS6129512B2 (en)
JP2901033B2 (en) Display method of camera with monitor
JP2954587B2 (en) Display image management device
JPH0346073A (en) Image reproducing method for image file device
JPS60251431A (en) memory display device
JPH0233645A (en) Computer
JPH0230513B2 (en) CRTHYOJISOCHI
JPS63206878A (en) image processing device
JPH01302391A (en) Image display
JPS6243779A (en) Template picture drawing device for graphic processing
JPH01259398A (en) address generator
JP2000035781A (en) Method and device for picture display control
JPS63244127A (en) Input display system for picture drawing device
JPH0213995A (en) Image processor
JPS59197925A (en) Document display device
JPS59211130A (en) Graphic display device
JPS61109094A (en) Cursor display unit