Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6036605B2 - switching regulator - Google Patents
[go: Go Back, main page]

JPS6036605B2 - switching regulator - Google Patents

switching regulator

Info

Publication number
JPS6036605B2
JPS6036605B2 JP50115319A JP11531975A JPS6036605B2 JP S6036605 B2 JPS6036605 B2 JP S6036605B2 JP 50115319 A JP50115319 A JP 50115319A JP 11531975 A JP11531975 A JP 11531975A JP S6036605 B2 JPS6036605 B2 JP S6036605B2
Authority
JP
Japan
Prior art keywords
pulse
output
switching
circuit
duty
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50115319A
Other languages
Japanese (ja)
Other versions
JPS5239158A (en
Inventor
昭七 斎藤
博 福井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP50115319A priority Critical patent/JPS6036605B2/en
Publication of JPS5239158A publication Critical patent/JPS5239158A/en
Publication of JPS6036605B2 publication Critical patent/JPS6036605B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Control Of Electrical Variables (AREA)
  • Dc-Dc Converters (AREA)

Description

【発明の詳細な説明】 本発明は直流入力から電圧安定化した直流出力をスイッ
チングレギュレータの改良に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an improvement in a switching regulator that outputs a voltage stabilized DC output from a DC input.

スイッチングレギュレータは一般に第1図A,Bに示さ
れるように構成されており、非安定直流電源1を周期的
にON,OFFするスイッチング素子2と、整流素子3
、チョークコイル4a(第1図Aの場合)またはトラン
ス4b(第1図Bの場合)から成るィンダクタンス装置
、およびコンデンサ5によって構成される整流平滑回路
と、負荷6に与える電圧を検出し、所定のデューティを
有するパルスに変換するパルス中変調回路7とから成っ
ている。スイッチング素子2はパルス中変調回路7の出
力に応じて、すなわち出力パルスのデューティ(ON時
間とパルス周期との比率)でON、OFF動作をくりか
えす。このように出力電庄の変動に応じてデューティを
変え直流出力を安定化するのである。ところでこのスイ
ッチングレギユレータの出力電圧Pは次式で定まる。
A switching regulator is generally configured as shown in FIGS. 1A and 1B, and includes a switching element 2 that periodically turns on and off an unstable DC power source 1, and a rectifying element 3.
, an inductance device consisting of a choke coil 4a (in the case of FIG. 1A) or a transformer 4b (in the case of FIG. 1B), and a rectifying and smoothing circuit constituted by a capacitor 5, and detecting the voltage applied to the load 6, It consists of a pulse modulation circuit 7 that converts the pulse into a pulse having a predetermined duty. The switching element 2 repeats ON and OFF operations according to the output of the pulse modulation circuit 7, that is, according to the duty of the output pulse (ratio of ON time to pulse period). In this way, the duty is changed according to fluctuations in the output voltage to stabilize the DC output. By the way, the output voltage P of this switching regulator is determined by the following equation.

P=り雫2T…m ただし刀:効率 Ei:直流入力電圧 D:デトユーテイ T:周期 L:ィンダクタンス装置のィンダクタ ンス この出力Pの制御範囲は広い方が望ましいわけであるが
、4・さし、出力電力(即ち負荷が軽い時)を制御する
場合には次のような問題点が生じてくる。
P = droplet 2T...m However, efficiency Ei: DC input voltage D: output duty T: period L: inductance of the inductance device It is desirable that the control range of this output P be wide, but 4. When controlling the output power (ie, when the load is light), the following problems arise.

すなわちtl}式においてり、Ei、Tを一定とすると
、出力電圧Pを小さくするにはLを大きくするかDを小
さくすればよい。しかし大きいLのィンダクタンス装置
は重量、容積が大となり、価格も高くなるため実用性、
経済性が低い。一方Dを小さくするにはトランジスタ等
のスイッチング素子2のON時間を短か〈する必要があ
るが、パルス中変調回路7の出力パルス中を極端に短か
くしたり、極めて短かし、時間スイッチング素子2をO
N動作させることは困難である。すなわち0%近傍(た
とえば0〜20%)のデューティ範囲で負荷電圧を制御
する場合、微妙な負荷電流変化に対して大きな負荷電圧
変化を起こし、その大きな負荷電圧変化に追従し、しか
も非場にパルス中の短い出力パルスを出す精巧なパルス
中変調回路が必要となる。またトランジスタ等の半導体
スイッチング素子2の最小ON時間の制限は、電荷蓄積
効果など素子の本質的な特性から生ずるものであり、高
性能のパルス中変調回路を用いて短中のパルスで駆動し
ても、パルス信号に対する立上りや立下りによる時間遅
れ等のため、約20%以下のD値での制御は極めて不安
定となる。なお最大負荷範囲の拡大は上記Lを小さくと
ること等により比較的容易に行なえる。
In other words, if Ei and T are constant, the output voltage P can be reduced by increasing L or decreasing D. However, a large L inductance device has a large weight and volume, and is also expensive, so it is not practical.
Economic efficiency is low. On the other hand, in order to reduce D, it is necessary to shorten the ON time of the switching element 2 such as a transistor. 2 to O
It is difficult to operate N. In other words, when controlling the load voltage in the duty range near 0% (for example, 0 to 20%), a large load voltage change occurs in response to a subtle change in the load current, and it is difficult to follow the large load voltage change and to control the load voltage in a non-field manner. A sophisticated in-pulse modulation circuit is required to provide short output pulses in the pulse. Furthermore, the minimum ON time of the semiconductor switching element 2 such as a transistor is limited due to the essential characteristics of the element such as the charge accumulation effect, and is driven by short to medium pulses using a high performance pulse modulation circuit. However, control with a D value of about 20% or less becomes extremely unstable due to time delays caused by the rise and fall of the pulse signal. Note that the maximum load range can be expanded relatively easily by, for example, making the above-mentioned L small.

本発明は上記の問題点に鑑みてなされたもので、簡単な
構成でデューティ可変範囲の最4・値を小さくとれ、出
力電圧の制御範囲の最小値をさらに小さくできるスイッ
チングレギュレータの提供を目的とする。
The present invention has been made in view of the above problems, and an object of the present invention is to provide a switching regulator that can reduce the maximum value of the duty variable range with a simple configuration and further reduce the minimum value of the output voltage control range. do.

以下本発明に係る好ましい実施例について図面を参照し
ながら詳細に説明する。
Preferred embodiments of the present invention will be described in detail below with reference to the drawings.

第2図A,Bは第1の実施例を示すブロック回路図であ
り、第1図A,Bと同等な部分には同一の番号を付して
いる。
2A and 2B are block circuit diagrams showing the first embodiment, and parts equivalent to those in FIGS. 1A and 1B are given the same numbers.

安定化されていない直流電源1には、それぞれ独立に開
閉(ON,OFF)制御される2個のスイッチング素子
21,22を直列接続したスイッチング回路20が接続
される。このスイッチング回路20の出力は、整流素子
3、チョークコイル4a(第2図Aの場合)またはトラ
ンス4b(第2図Bの場合)から成るィンダクタンス装
置、およびコンデンサ5によって構成される整流平滑回
路で平滑される。この平滑出力は負荷6に与えられる。
パルス中変調回路7は前記平滑出力電圧を検出し、この
出力電圧に応じた所定のデューティを有するパルスを出
力する。この出力パルスは前記スイッチング回路20の
スイッチング素子21をON,OFF制御する。またパ
ルス中変調回路7の出力パルスは移相器8により所定位
相ずれたパルスとなってスイッチング素子22をON,
OFF制御する。第3図においてイはスイッチング素子
21のON,OFF動作を、口はスイッチング素子22
のON,OFF動作を、ハはこれら2個のスイッチング
素子21,22を直列接続したスイッチング回路20の
ON,OFF動作をそれぞれ示すタイムチャートである
A switching circuit 20 is connected to the unstabilized DC power supply 1, in which two switching elements 21 and 22, each of which is independently controlled to open and close (ON, OFF), are connected in series. The output of this switching circuit 20 is a rectifying and smoothing circuit constituted by a rectifying element 3, an inductance device consisting of a choke coil 4a (in the case of FIG. 2A) or a transformer 4b (in the case of FIG. 2B), and a capacitor 5. smoothed by This smoothed output is given to the load 6.
The pulse modulation circuit 7 detects the smoothed output voltage and outputs a pulse having a predetermined duty according to this output voltage. This output pulse controls ON/OFF of the switching element 21 of the switching circuit 20. Further, the output pulse of the pulse modulation circuit 7 is turned into a pulse with a predetermined phase shift by the phase shifter 8, and the switching element 22 is turned on.
OFF control. In FIG. 3, ``A'' indicates the ON/OFF operation of the switching element 21, and ``A'' indicates the switching element 22.
C is a time chart showing the ON and OFF operations of the switching circuit 20 in which these two switching elements 21 and 22 are connected in series.

第2図の構成を有するスイッチングレギュレータの場合
には、第3図のイはパルス中変調回路7の出力パルスを
、口は移相器8の出力パルスをそれぞれ表わす。パルス
中変調回路7の出力パルスイの周期をT、パルス中をt
、移相器8の位相差0とすると、スイッチング回路20
のON時間7はt−0であり、ON,OFF動作の周期
はTである。いま出力パルスイのデューテイD(=t′
T)の可変範囲を20〜80%とし、パルスイ,口の位
相差8を周期Tの20%とする。出力パルスイ,口のパ
ルス中tが最小値である周期Tの20%のとき、スイッ
チング回路20のON時間Tは周期Tの0%、すなわち
完全に非導適状態となる。また出力パルスイ,口のパル
ス中tが最大値(Tの80%)のときには、ON時間7
は周期Tの60%になる。したがってスイッチング回路
20のデューティ(ヶ/T)の可変範囲は0%〜60%
となる。すなわちパルス中変調回路7の出力パルス中t
の最小値tminと、位相差8とを等しくすることによ
り、スイッチング回路20のデューテイは最小0%まで
可変できる。第4図は第2の実施例を示すブロック回路
図である。
In the case of the switching regulator having the configuration shown in FIG. 2, ``A'' in FIG. 3 represents the output pulse of the pulse modulation circuit 7, and ``A'' represents the output pulse of the phase shifter 8, respectively. The period of the output pulse I of the modulation circuit 7 during the pulse is T, and the period during the pulse is t.
, when the phase difference of the phase shifter 8 is 0, the switching circuit 20
The ON time 7 of is t-0, and the cycle of ON and OFF operations is T. Now the duty D of the output pulse current (=t'
The variable range of T) is set to 20 to 80%, and the phase difference 8 between the pulse and the mouth is set to 20% of the period T. When t during the output pulses is 20% of the period T which is the minimum value, the ON time T of the switching circuit 20 is 0% of the period T, that is, the switching circuit 20 is in a completely non-conducting state. Also, when t is the maximum value (80% of T) during the output pulse I and the mouth pulse, the ON time is 7.
is 60% of the period T. Therefore, the variable range of the duty (units/T) of the switching circuit 20 is 0% to 60%.
becomes. That is, during the output pulse of the pulse modulation circuit 7
By making the minimum value tmin and the phase difference 8 equal, the duty of the switching circuit 20 can be varied down to a minimum of 0%. FIG. 4 is a block circuit diagram showing the second embodiment.

この図において発振器10は一定の周期およびパルス中
を有するパルスを出力し、この世力パルスによりスイッ
チング素子21をON,OFF制御する(第3図のパル
ス波形イに相当)。可変移相器9は負荷6に与えられる
出力電圧に応じて前記発振器10の位相をずらし、この
位相のずれたパルスによりスイッチング素子22をON
,OFF制御する。このパルスは第3図の口に相当し、
位相差aが検出された負荷電圧に応じて変化するわけで
ある。したがってスイッチング回路20のON動作は、
パルスロの立上りとパルスイの立下りにより決定され、
第3図ハの如き動作波形となる。また、位相差0がパル
スイ,口のパルス中に等しくなったとき、スイッチング
回路20のデユーテイは0%となる。なおパルスイ,口
のパルス中の最大値はTの50%であり、このとき位相
差をTの50%に変化させればスイッチング回路20の
デューティは0%となる。他の構成および動作は第1の
実施例と同機であるから説明を省略する。第5図および
第6図A,Bは第3の実施例を示す。
In this figure, the oscillator 10 outputs a pulse having a constant period and pulse length, and the switching element 21 is controlled to turn on and off by this power pulse (corresponding to pulse waveform A in FIG. 3). The variable phase shifter 9 shifts the phase of the oscillator 10 according to the output voltage applied to the load 6, and turns on the switching element 22 using the phase-shifted pulse.
, OFF control. This pulse corresponds to the mouth in Figure 3,
The phase difference a changes depending on the detected load voltage. Therefore, the ON operation of the switching circuit 20 is as follows.
Determined by the rise of pulse slow and the fall of pulse swing,
The operating waveform is as shown in FIG. 3C. Further, when the phase difference of 0 becomes equal to the pulses of the first and second pulses, the duty of the switching circuit 20 becomes 0%. Note that the maximum value in the pulses is 50% of T, and if the phase difference is changed to 50% of T at this time, the duty of the switching circuit 20 becomes 0%. The other configurations and operations are the same as those of the first embodiment, so their explanation will be omitted. FIG. 5 and FIGS. 6A and 6B show a third embodiment.

この実施例では出力パルス周期が等しく、パルス中可変
率の異なる2個のパルス中変調回路71,72を用い、
一方のパルス中変調回路71の出力パルス二はそのまま
スイッチング素子21を、他方のパルス中変調回路72
の出力パルスホは移相器8を介し他のスイッチング素子
22をそれぞれON,OFF制御する。これらの出力パ
ルス二、ホのデューティの可変範囲をそれぞれ20%〜
100%、20%〜80%とし、位相差を周期Tの20
%とする。パルス二,ホのデユーテイがともに20%(
最小値)のとき、第6図Aに示す如くスイッチング回路
20のON,OFFを示すへは完全にOFFとなり、デ
ューティは0%である。次にパルス二,ホのデューティ
がそれぞれ最大値100%,80%のときには、第6図
Bに示すようにスイッチング回路20のデューテイは8
0%となる。したがってスイッチング回路20のデュー
ティの可変範囲は0%〜80%である。第7図および第
8図は第4の実施例を示し、負荷6に与えられる出力電
圧に応じて、スイッチング回路20のスイッチング素子
21,22のON時間およびON時間の位相差をともに
変化させている。
In this embodiment, two in-pulse modulation circuits 71 and 72 with equal output pulse periods and different in-pulse variable rates are used,
The output pulse 2 of one of the pulse modulation circuits 71 is directly connected to the switching element 21, and the other pulse modulation circuit 72
The output pulses HO control other switching elements 22 to turn on and off, respectively, via a phase shifter 8. The variable range of the duty of these output pulses 2 and 5 is 20%~
100%, 20% to 80%, and the phase difference is 20% of the period T.
%. The duty of pulse 2 and e are both 20% (
(minimum value), the switching circuit 20 is completely OFF as shown in FIG. 6A, and the duty is 0%. Next, when the duty of pulses 2 and 5 is the maximum value of 100% and 80%, respectively, the duty of the switching circuit 20 is 8 as shown in FIG. 6B.
It becomes 0%. Therefore, the duty variable range of the switching circuit 20 is 0% to 80%. 7 and 8 show a fourth embodiment, in which both the ON time and the phase difference between the ON times of the switching elements 21 and 22 of the switching circuit 20 are changed according to the output voltage applied to the load 6. There is.

第7図は具体的なブロック回路図を示し、各信号伝送路
ト〜ワの信号波形を第8図ト〜ワに示す。これら第7図
および第8図において、比較器11では負荷6に与えら
れる出力電圧と基準電圧発生回路12からの基準電圧と
を比較する。この比較された出力はパルス中変調回路1
3、可変移相器14、単安定マルチで構成されるパルス
中変調回路15にそれぞれ送られる。発振器16は所定
周期Tのパルストを発生しており、このパルストは微分
、整流されてトリガパルスチとなり、このトリガパルス
チは前記パルス中変調回路13および可変移相器14に
それぞれ送られる。パルス中変調回路13はトリガパル
スチに応じてパルスリを発生し、このパルスリのパルス
中tは前記比較器11からの出力に応じて変化する。こ
のパルス川こよりスイッチング素子21力のN,OFF
制御される。また前記トリガパルスチに応じて可変移相
器14はパルスヌを発生し、このパルスヌのパルス中の
ま前記比較器11からの比較出力に応じて変化する。パ
ルスヌは微分、整流されてトリガパルスルとなり、この
トリガパルスルに応、じてパルス中変調回路15がパル
スラを発生する。このパルス中変調回路15の出力パル
スヲは前記比較器11からの比較出力に応じてパルス中
tが変化し、このパルス中tは前記パルス中変調回路1
3の出力パルスリのパルス中に等しく設定されている。
すなわち出力パルスヲは出力パルスリをそのまま位相a
だけずらしたパルスとなっており、このパルスヲはスイ
ッチング素子22をON,OFF制御する。したがって
スイッチング回路20のON,OFF動作は、パルスリ
とパルスヲの重複部分であるパルスワの如く表わされる
。この第4の実施例の場合、パルスリとパルスヲのパル
ス中の可変範囲を例えば20%〜80%とすると、スイ
ッチング回路20のONデューティの可変範囲は0〜8
0%までとなる。以上の説明から明らかなように、2個
のスイッチング素子21,22を直列接続したスイッチ
ング回路20を用いることにより、スイッチング回路2
0のデューティは最小0%からの変化が可能となる。
FIG. 7 shows a concrete block circuit diagram, and FIG. 8 shows signal waveforms of each signal transmission path T to W. 7 and 8, the comparator 11 compares the output voltage applied to the load 6 and the reference voltage from the reference voltage generation circuit 12. In FIG. This compared output is the pulse modulation circuit 1
3, a variable phase shifter 14, and a pulse modulation circuit 15 composed of a monostable multi-layer. The oscillator 16 generates a pulse with a predetermined period T, and this pulse is differentiated and rectified to become a trigger pulse, which is sent to the pulse modulation circuit 13 and the variable phase shifter 14, respectively. The in-pulse modulation circuit 13 generates a pulse in response to a trigger pulse, and the in-pulse t of this pulse in changes in accordance with the output from the comparator 11. From this pulse river, switching element 21 power N, OFF
controlled. Further, the variable phase shifter 14 generates a pulse null in response to the trigger pulse pulse, and changes in accordance with the comparison output from the comparator 11 during the pulse null. The pulse null is differentiated and rectified to become a trigger pulse, and the pulse modulation circuit 15 generates a pulse in response to this trigger pulse. The output pulse of this pulse modulation circuit 15 changes in pulse t according to the comparison output from the comparator 11, and this pulse modulation circuit 1
The output pulse of 3 is set equal to the pulse of 3.
In other words, the output pulse is the same as the phase a.
This pulse is shifted by a certain amount, and this pulse controls the ON/OFF state of the switching element 22. Therefore, the ON/OFF operation of the switching circuit 20 is expressed as a pulse wave, which is an overlapping portion of pulse-ri and pulse-wo. In the case of this fourth embodiment, if the variable range in the pulses of Pulse-ri and Pulse-wo is, for example, 20% to 80%, the variable range of the ON duty of the switching circuit 20 is 0 to 80%.
Up to 0%. As is clear from the above explanation, by using the switching circuit 20 in which two switching elements 21 and 22 are connected in series, the switching circuit 2
The duty of 0 can be changed from a minimum of 0%.

しかも各スイッチング素子21,22としては市販のト
ランジスタ等が使用でき、入手が容易である。またL値
の大きなィンダクタンス装置が不要であるため小型、安
価に構成できる。なお本発明は上記実施例のみに限定さ
れるものではなく、たとえばスイッチング回路20を形
成するスイッチング素子の個数は2個以上何個でもよい
。また第2、第3、第4の実施例についても第2図Bに
示す第1の実施例の構成が可能である。さらにスイッチ
ング素子としてNPN型トランジスタを図示したが、こ
の他PNP型トランジスタ、サィリスタ、UJT等、あ
るいはこれらの組み合わせの直列接続スイッチング回路
も使用できる。
Furthermore, commercially available transistors and the like can be used as the switching elements 21 and 22, and are easily available. Furthermore, since an inductance device with a large L value is not required, the structure can be made small and inexpensive. Note that the present invention is not limited to the above-mentioned embodiments, and for example, the number of switching elements forming the switching circuit 20 may be any number from 2 to 2. Furthermore, the configuration of the first embodiment shown in FIG. 2B is also possible for the second, third, and fourth embodiments. Further, although an NPN transistor is illustrated as a switching element, a series-connected switching circuit such as a PNP transistor, a thyristor, a UJT, or a combination thereof may also be used.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図A,Bは従来例を示すブロック回路図、第2図A
,Bは本発明に係る第1の実施例を示すフロック回路図
、第3図は実施例を説明するためのタイムチャート、第
4図は第2の実施例を示すフロック回路図、第5図は第
3の実施例を示すブロック回路図、第6図A,Bは第3
の実施例を説明するためのタイムチャート、第7図は第
4の実施例を示す具体的ブロック回路図、第8図は第4
の実施例を説明するためのタイムチャートである。 1・・・・・・直流電線、2,21,22・・・・・・
スイッチング素子、20・・・・・・スイッチング回路
、3・・・・・・整流素子、4・・・・・・チョークコ
イル、4b・・・・・・トランス、5・…・・平滑コン
デンサ、6・・・・・・負荷、7,71,72・・・・
・・パルス中変調回路、8・・・・・・移相器、9,1
6・…・・発振器、10・・・・・・可変移相器、11
・・・・・・比較器、12…・・・基準電圧発生回路、
13,15・・・・・・パルス中変調回路、14…・・
・可変移相器。 多ヱ図 多2図 多3図 多9函 多ク図 多グ図 多ク図 多8図
Figures 1A and B are block circuit diagrams showing conventional examples, Figure 2A
, B is a block circuit diagram showing the first embodiment of the present invention, FIG. 3 is a time chart for explaining the embodiment, FIG. 4 is a block circuit diagram showing the second embodiment, and FIG. is a block circuit diagram showing the third embodiment, and FIGS. 6A and 6B are block circuit diagrams showing the third embodiment.
7 is a concrete block circuit diagram showing the fourth embodiment, and FIG. 8 is a time chart for explaining the fourth embodiment.
2 is a time chart for explaining an embodiment of the present invention. 1...DC electric wire, 2, 21, 22...
Switching element, 20... Switching circuit, 3... Rectifying element, 4... Choke coil, 4b... Transformer, 5... Smoothing capacitor, 6...Load, 7,71,72...
... Pulse modulation circuit, 8... Phase shifter, 9, 1
6...Oscillator, 10...Variable phase shifter, 11
...Comparator, 12...Reference voltage generation circuit,
13, 15... Pulse modulation circuit, 14...
・Variable phase shifter. Many diagrams, many 2 diagrams, many 3 diagrams, many 9 box diagrams, many diagrams, many diagrams, many 8 diagrams.

Claims (1)

【特許請求の範囲】[Claims] 1 それぞれ独立に開閉制御される少なくとも2個のス
イツチング素子を直列接続したスイツチング回路と、こ
れらスイツチング素子とそれぞれ異なる位相で周期的に
ON,OFFするドライブ回路と、上記スイツチング回
路出力を平滑する平滑回路とを有し、該平滑回路の出力
電圧を検出しこの検出された出力電圧にもとずいて前記
複数のスイツチング素子の導通時間の重複時間を制御し
て上記平滑回路の出力を一定に保つようにしたスイツチ
ングレギユレータ。
1. A switching circuit in which at least two switching elements are connected in series, each of which is controlled to open and close independently, a drive circuit that periodically turns ON and OFF in a different phase from each of these switching elements, and a smoothing circuit that smoothes the output of the switching circuit. and detects the output voltage of the smoothing circuit, and controls the overlapping time of conduction times of the plurality of switching elements based on the detected output voltage to keep the output of the smoothing circuit constant. Switching regulator.
JP50115319A 1975-09-23 1975-09-23 switching regulator Expired JPS6036605B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP50115319A JPS6036605B2 (en) 1975-09-23 1975-09-23 switching regulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50115319A JPS6036605B2 (en) 1975-09-23 1975-09-23 switching regulator

Publications (2)

Publication Number Publication Date
JPS5239158A JPS5239158A (en) 1977-03-26
JPS6036605B2 true JPS6036605B2 (en) 1985-08-21

Family

ID=14659643

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50115319A Expired JPS6036605B2 (en) 1975-09-23 1975-09-23 switching regulator

Country Status (1)

Country Link
JP (1) JPS6036605B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016226222A (en) * 2015-06-02 2016-12-28 株式会社ダイヘン Electric power unit and electric power unit for welding

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7911192B2 (en) * 2005-12-08 2011-03-22 St-Ericsson Sa High voltage power regulation using two power switches with low voltage transistors

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2958788A (en) * 1956-06-11 1960-11-01 Bell Telephone Labor Inc Transistor delay circuits

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016226222A (en) * 2015-06-02 2016-12-28 株式会社ダイヘン Electric power unit and electric power unit for welding

Also Published As

Publication number Publication date
JPS5239158A (en) 1977-03-26

Similar Documents

Publication Publication Date Title
JPS5926193B2 (en) Switch mode power supply circuit
JPH0357713B2 (en)
US4914375A (en) Saturable reactor apparatus for automatic control of power factor of inductive load
JPS6036605B2 (en) switching regulator
JPS646630B2 (en)
JPS60197162A (en) Switching power source
JPS6130961A (en) Switching control type power source circuit
JP2773534B2 (en) DC power supply
JP2605664Y2 (en) Push-pull DC-DC converter
JPS5930032B2 (en) Constant voltage control method
JPS5820549B2 (en) switching regulator
JPH02311168A (en) Pulse width control current resonance converter
JP2976044B2 (en) DC-DC converter
JPS6325908Y2 (en)
JPH01126164A (en) Multi-output dc power supply
JPH06327249A (en) Multiple-output converter using closed-loop control and secondary pwm-control
JPH0530742A (en) Control circuit for series resonance converter
JPS6364152B2 (en)
JPH04255460A (en) Switching regulator
JPS6117118B2 (en)
JPS6227624B2 (en)
JPS5911776A (en) Self-excited oscillation type pulse width control converter circuit
JPS6043068A (en) Constant current output switching power source
JPS631031B2 (en)
JPH03218257A (en) Variable voltage switching power supply circuit