Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6036630B2 - electronic circuit equipment - Google Patents
[go: Go Back, main page]

JPS6036630B2 - electronic circuit equipment - Google Patents

electronic circuit equipment

Info

Publication number
JPS6036630B2
JPS6036630B2 JP50010822A JP1082275A JPS6036630B2 JP S6036630 B2 JPS6036630 B2 JP S6036630B2 JP 50010822 A JP50010822 A JP 50010822A JP 1082275 A JP1082275 A JP 1082275A JP S6036630 B2 JPS6036630 B2 JP S6036630B2
Authority
JP
Japan
Prior art keywords
data
display
decoder
timing
printing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50010822A
Other languages
Japanese (ja)
Other versions
JPS5185325A (en
Inventor
彰 長野
一明 浦崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Tateisi Electronics Co filed Critical Omron Tateisi Electronics Co
Priority to JP50010822A priority Critical patent/JPS6036630B2/en
Publication of JPS5185325A publication Critical patent/JPS5185325A/ja
Publication of JPS6036630B2 publication Critical patent/JPS6036630B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Printers Characterized By Their Purpose (AREA)
  • Digital Computer Display Output (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 この発明は、瓜1(大規模集積回路)等によって構成さ
れる電子回路装置に関し、特に、表示装置に与えるべき
表示データまたは印字装置に与えるべき印字データの出
力を処理する回路が改良された電子回路装置に関するも
のである。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application This invention relates to an electronic circuit device constituted by a large-scale integrated circuit (large-scale integrated circuit), etc., and in particular to display data to be provided to a display device or printed characters to be provided to a printing device. The present invention relates to an electronic circuit device with an improved circuit for processing data output.

従来の技術 第1図は、典型的な先行技術の電子回路装置の概念を説
明するためのブロック図である。
BACKGROUND OF THE INVENTION FIG. 1 is a block diagram illustrating the concept of a typical prior art electronic circuit device.

たとえばは1で構成される電子回路装置1で処理された
電子的処理結果は、最終的に表示装置2によって視覚的
に表示されたり、または印字装置3によって印字される
ことが多い。特に、表示装置2および印字装置3の両方
の装置を備える小形電子計算機などでは、電子的処理結
果を表示装置2のための表示データおよび印字装置3の
ための印字データとして出力しなければならず、そのた
めに表示データ用出力端子(ピン)PDI〜PDnおよ
び印字データ用出力端子(ピン)PPI〜PPnが必要
であった。一方、1チップのLSIに設けることのでき
るピン数の関係上、1チップのは1からこれらのデー夕
を取出すことは困難で、従釆は、図示のように実装上L
SIを2チップ(ないし3チップ)用いて構成されてい
た。
For example, the electronic processing results processed by the electronic circuit device 1 consisting of 1 are often finally visually displayed by the display device 2 or printed by the printing device 3. In particular, in a small computer equipped with both a display device 2 and a printer 3, electronic processing results must be output as display data for the display device 2 and print data for the printer 3. Therefore, display data output terminals (pins) PDI to PDn and print data output terminals (pins) PPI to PPn were required. On the other hand, due to the number of pins that can be provided on one LSI chip, it is difficult to extract these data from one chip, and as shown in the figure, it is difficult to extract these data from one chip.
It was constructed using two (or three) SI chips.

また、別の方法として、は1と表示装置2または印字装
置3との間にMSI(中規模集積回路)などを設けて実
装されていた。
Alternatively, an MSI (medium scale integrated circuit) or the like is provided between the display device 1 and the display device 2 or the printing device 3.

発明が解決しようとする問題点 ところが、上述のような構成にすれば、いずれの場合に
おいても、LSIの数が増えたり、あるいはMSIを要
したりし、結果的には装置全体が高価になるという欠点
があった。
Problems to be Solved by the Invention However, in any case, if the above configuration is adopted, the number of LSIs will increase or an MSI will be required, and as a result, the entire device will become expensive. There was a drawback.

また、表示装置2に与えられる表示データと印字装置3
に与えられる印字データとは、表示装置2の表示タイミ
ングと印字装置3の印字タイミングとが全く異なるため
、たとえ同一のデータであっても別々に与えなければな
らず。
In addition, the display data given to the display device 2 and the printing device 3
Since the display timing of the display device 2 and the print timing of the printing device 3 are completely different from the print data given to the print data, even if the data is the same, it must be given separately.

LSIIとしては表示データ用デコーダと印字データ用
デコーダの2種類のデコーダが内蔵されていなければな
らす、回路構成が複雑かつ大形化し、しかも高価になる
等の欠点もあった。それゆえに、この発明の目的は、表
示データと印字データとを共通のデコーダでデコードで
き、回路構成を極めて簡略化かつ小形化できる、しかも
安価なLSI等の電子回路装置を提供することである。
The LSII has drawbacks such as having to incorporate two types of decoders, a decoder for display data and a decoder for print data, and the circuit configuration is complicated and large, and it is also expensive. Therefore, an object of the present invention is to provide an inexpensive electronic circuit device such as an LSI that can decode display data and print data with a common decoder, greatly simplify and downsize the circuit configuration.

問題を解決するための手段 この発明は、コード化された表示データを供給する供聯
合手段と、コード化された印字データを供給する供総合
手段と、表示データまたは印字データを共通的にデコー
ドするデコーダと、表示または印字を識別するための識
別信号を発生する識別信号発生手段と、表示データを表
示装置で表示するのに必要な相対的に早いタイミング信
号を供給する表示用タイミング信号供給手段と、印字デ
ータを前記印字装置で印字するのに必要な相対的に遅い
タイミング信号を供給する印字用タイミング信号供給手
段と、デコーダの前段または後段に接続される保持手段
とを備えている。
Means for Solving the Problem This invention provides a combination means for supplying encoded display data, a combination means for supplying coded print data, and a common decoding of display data or print data. a decoder, an identification signal generation means for generating an identification signal for identifying display or printing, and a display timing signal supply means for supplying a relatively fast timing signal necessary for displaying display data on a display device. , a printing timing signal supply means for supplying a relatively slow timing signal necessary for printing print data by the printing device, and a holding means connected to a stage before or after a decoder.

保持手段は、識別信号発生手段から発生される識別信号
に応答して、デコーダによってデコードされるべきまた
はデコーダによってデコードされた表示データもしくは
印字データを選択的に保持する。かつ、保持手段は、識
別信号に応答して選択的に与えられる表示用タイミング
信号または印字用タイミング信号のタイミングで該保持
データを出力する。さらに、この発明の電子回路装置に
は、上記デコーダおよび保持手段を介して所定のタイミ
ングで出力されるデコードされた表示データまたは印字
データを外部へ出力するための複数のデータ出力端子お
よび識別信号発生手段から出力される前記識別信号を外
部へ出力するための出力端子が備えられている。保持手
段は、好ましくは、識別信号に応答して表示データまた
は印字データを選択的に直列/並列変換する手段と、並
列変換された表示データまたは印字データを保持し、識
別信号に応答して選択的に与えられる表示用タイミング
信号または印字用タイミング信号のタイミングで、該保
持データを出力する保持手段とを含む。
The holding means selectively holds display data or print data to be decoded by the decoder or decoded by the decoder in response to the identification signal generated by the identification signal generating means. Further, the holding means outputs the held data at the timing of a display timing signal or a printing timing signal selectively given in response to the identification signal. Further, the electronic circuit device of the present invention includes a plurality of data output terminals for outputting decoded display data or print data to the outside at a predetermined timing via the decoder and holding means, and a plurality of identification signal generation terminals. An output terminal is provided for outputting the identification signal outputted from the means to the outside. The holding means preferably includes means for selectively serial/parallel converting display data or print data in response to an identification signal, and means for holding the parallel-converted display data or print data and converting the display data or print data into serial/parallel data in response to an identification signal. and a holding means for outputting the held data at the timing of a display timing signal or a printing timing signal given by the user.

そして、この場合において、デコーダは、前記直列/並
列変換手段と保持手段との間に接続されている。作用 コード化された表示データまたはコード化された印字デ
ー外ま、識別信号の種類に応じて選択的にいずれかのデ
ータが保持手段に与えられる。
In this case, the decoder is connected between the serial/parallel conversion means and the holding means. In addition to the action-coded display data or the coded print data, any data is selectively given to the holding means depending on the type of identification signal.

保持手段では、与えられる表示データまたは印字データ
を一時保持する。この保持手段には、識別信号に応答し
て選択的に表示用タイミング信号または印字用タイミン
グ信号が与えられる。いずれかのタイミング信号が与え
られると、保持手段はその与えられた信号のタイミング
で保持していた表示データまたは印字データを出力する
。そして、出力されたデータはデコーダによってデコー
ドされ、外部装置への出力端子に出力される。また、外
部装置へ出力されるデータの種類を表わすために、上記
識別データも専用の出力端子に与えられる。保持手段は
、上述のようにデコーダの前段に設けて作用させてもよ
いし、デコーダの後段に設けても同様の作用をする。
The holding means temporarily holds the given display data or print data. This holding means is selectively given a display timing signal or a printing timing signal in response to the identification signal. When any of the timing signals is applied, the holding means outputs the display data or print data held at the timing of the applied signal. The output data is then decoded by a decoder and output to an output terminal for an external device. Further, in order to indicate the type of data to be output to an external device, the above-mentioned identification data is also provided to a dedicated output terminal. The holding means may be provided before the decoder to function as described above, or may be provided after the decoder to have the same effect.

実施例 以下には、この発明の実施例について、図面を参照して
詳細な説明を行なう。
Embodiments Below, embodiments of the present invention will be described in detail with reference to the drawings.

第2図は、この発明の概念を示す概略ブロック図である
FIG. 2 is a schematic block diagram showing the concept of the invention.

この発明の特徴は、たとえばは1等で構成される電子回
路装置1から表示装置2へ与えられるデ−夕の出力端子
P1〜Pnと、印字装置3に与えられるデータの出力端
子PI〜Pnとを、LSIなどの電子回路装置1側で共
用し、かつ出力データが表示データであるか印字データ
であるかを識別するための識別信号出力端子ISを新た
に付加したことである。第3図は、この発明の一実施例
の具体的な回路図を示す。
The present invention is characterized by data output terminals P1 to Pn provided from an electronic circuit device 1 to a display device 2, and data output terminals PI to Pn provided to a printing device 3. is shared by the electronic circuit device 1 side such as an LSI, and an identification signal output terminal IS is newly added for identifying whether output data is display data or print data. FIG. 3 shows a specific circuit diagram of an embodiment of the present invention.

電子回路装置1に接続される印字装置3として、たとえ
ばサーマルプリンタを用いる場合には、表示のときも印
字のときも、ともにセグメントおよび桁駆動信号が必要
とされるので、表示および印字に共通した回路、たとえ
ばセグメントデコーダや場合によっては桁駆動回路を共
用することもできる。第3図に示される実施例は、セグ
メントデコーダを共用する場合の一例である。従来は、
印字データと表示データとはほぼ同じデータであったと
しても、駆動時間が異なるのでそれぞれのデータを電子
回路装置1から個別的に取出されていた。それに対して
、この実施例では、デコーダを共用し、共通のデコーダ
によって表示デ−夕と印字データとをデコーダできるよ
うにされている。第3図を参照して、表示データ供給手
段4によってコード化された表示データは、ANDゲー
ト5に与えられ、かつ印字データ供給手段6によってコ
ード化された印字データはANDゲート7に与えられる
For example, when a thermal printer is used as the printing device 3 connected to the electronic circuit device 1, segment and digit drive signals are required for both display and printing. It is also possible to share circuits, for example segment decoders and possibly digit drive circuits. The embodiment shown in FIG. 3 is an example in which a segment decoder is shared. conventionally,
Even if the print data and the display data are almost the same data, each data is individually taken out from the electronic circuit device 1 because the driving time is different. In contrast, in this embodiment, a decoder is shared, so that display data and print data can be decoded by the common decoder. Referring to FIG. 3, display data encoded by display data supply means 4 is applied to AND gate 5, and print data encoded by print data supply means 6 is applied to AND gate 7.

ANDゲート5は、識別信号発生手段8から発生される
印字指令信号(識別信号)が「L」レベルのとき、ィン
バータ9による反転出力により能動化される。また、A
NDゲート7は印字指令信号が「H」レベルのとき能動
化される。ANDゲート5および7の出力は、NORゲ
ート101こ与えられる。すなわち、印字指令信号によ
り表示データまたは印字データが選択される。選択され
たいずれかのデータは、NORゲート10を介してビト
セル111なし、し113からなるレジスタ11に与え
られ、直列/並列変換される。レジスタ1 1で並列に
変換されたデータは、後続の1桁保持回路12なし、し
15で一時保持され、所定のタイミングでセグメントデ
コーダー6に与えられてデコーダされる。そして、その
デコーダ16の出力はインバータ171なし、し17n
を介して出力端子PIないしPnから出力される。ここ
で注意すべきことは、印字駆動速度と表示駆動速度とが
異なるということである。
The AND gate 5 is activated by the inverted output from the inverter 9 when the print command signal (identification signal) generated by the identification signal generating means 8 is at the "L" level. Also, A
The ND gate 7 is activated when the print command signal is at the "H" level. The outputs of AND gates 5 and 7 are applied to NOR gate 101. That is, display data or print data is selected by the print command signal. Any selected data is applied to a register 11 consisting of bit cells 111 and 113 via a NOR gate 10, and is converted into serial/parallel data. The data converted in parallel by the register 11 is temporarily held in the succeeding 1-digit holding circuit 12 and 15, and is given to the segment decoder 6 at a predetermined timing to be decoded. Then, the output of the decoder 16 is
The signals are outputted from output terminals PI to Pn via. What should be noted here is that the print drive speed and display drive speed are different.

このため、保持回路12なし、し15に各桁ごとに保持
されたデータを競出すタイミングが、印字の場合と表示
の場合とで区別されなければならない。一般に、印字速
度は表示速度に比し遅いので、印字の場合、印字用タイ
ミング信号供聯合手段18から与えられる1ワードパル
スSCのタイミングごとに続出される。これに対して、
表示の場合は表示速度が速いので、表示用タイミング信
号供給手段19から与えられる桁クロックパルス◇の速
いタイミングごとに読出される。このように、印字また
は表示に応じてパルスSCまたはパルスでのいずれかが
選択的に保持回路12〜15に与えられるようにされて
いる。このために、パルスではANDゲート20に与え
られ、かつパルスSCはANDゲート2 1に与えられ
る。各ANDゲート20,21は、印字指令信号によっ
て選択的に能動化され、印字の場合はANDゲート21
が能動化され、表示の場合はANDゲート20が能動化
される。それぞれのANDゲート出力はNORゲート2
2およびィンバータ23を介して保持回路12なし、し
15に与えられる。したがって、保持回路12なし、し
15は、与えられるパルスぐまたはパルスSCのタイミ
ングで保持データが続出され、該データはセグメントデ
コーダ16に与えられる。ここで、表示の場合を例にと
って、簡単に動作説明をする。
Therefore, if there is no holding circuit 12, the timing at which the data held for each digit in the holding circuit 15 is output must be differentiated between printing and displaying. Generally, the printing speed is slower than the display speed, so when printing, one word pulse SC is output one after another at each timing of the one-word pulse SC given from the printing timing signal coupling means 18. On the contrary,
In the case of display, since the display speed is fast, the data is read out at every fast timing of the digit clock pulse ◇ given from the display timing signal supply means 19. In this way, either the pulse SC or the pulse is selectively applied to the holding circuits 12 to 15 depending on the printing or display. For this purpose, the pulse is applied to an AND gate 20 and the pulse SC is applied to an AND gate 21. Each AND gate 20, 21 is selectively activated by a print command signal, and in the case of printing, the AND gate 21
is activated, and in the case of display, the AND gate 20 is activated. Each AND gate output is NOR gate 2
2 and the inverter 23 to the holding circuit 12 and 15. Therefore, in the holding circuits 12 and 15, held data is continuously output at the timing of the applied pulse or pulse SC, and the data is applied to the segment decoder 16. Here, the operation will be briefly explained using the case of display as an example.

表示の場合、印字指令信号が「L」レベルとなり、ィン
バータ9で反転されて「H」レベルとなり、ANDゲー
ト5およびANDゲート20を能動化する。応じて表示
データは、ANDゲート5、NORゲート1 0および
レジスタ1 1を介して保持回路12ないし15に与え
られ、他方クロックパルス0はANDゲート20,NO
Rゲート22およびィンバータ23を介して保持回路1
2ないし15に与えられる。これにより、表示データは
クロックパルスぐのタイミングで続出されて、セグメン
トデコーダ16に与えられる。セグメントデコーダー6
では表示データがデコードされ、インバータ171なし
、し17nを介して出力端子PIないしPnに与えられ
る。さらに、この場合出力端子PIないしPnから出力
されるデータが、印字データであるか表示でデータであ
るかは、識別信号出力端子ISの出力によって区別され
るため、表示装置2または印字装置3が不適切な信号に
よって駆動されることはない。
In the case of display, the print command signal goes to "L" level, is inverted by inverter 9 and goes to "H" level, and AND gate 5 and AND gate 20 are activated. Accordingly, display data is applied to holding circuits 12 to 15 via AND gate 5, NOR gate 10 and register 11, while clock pulse 0 is applied to AND gate 20, NO
Holding circuit 1 via R gate 22 and inverter 23
2 to 15. As a result, the display data is successively outputted at the timing of the clock pulse and is applied to the segment decoder 16. Segment decoder 6
Then, display data is decoded and applied to output terminals PI to Pn via inverters 171 and 17n. Furthermore, in this case, whether the data output from the output terminals PI to Pn is print data or display data is distinguished by the output of the identification signal output terminal IS. It will not be driven by inappropriate signals.

なお、デコーダー6は、既述の実施例では保持回路12
なし、し15の出力側に配談したが、レジスタ11と保
持回路12なし、し15との間に配設してもよいo発明
の効果 以上のように、この発明によれば、識別信号が印字指令
を表わす信号である状態においては、印字データを印字
動作に通したタイミングでデコードして出力し、識別信
号が表示指令を表わす信号である状態においては、表示
データを表示動作に適したタイミングでデコードして出
力できるので、動作速度の異なる印字装置または表示装
置に与えるべき印字データまたは表示データを共通のデ
コーダでデコードすることが可能となる。
Note that the decoder 6 is the holding circuit 12 in the embodiment described above.
Although it is arranged on the output side of the register 11 and the holding circuit 12, it may be arranged between the register 11 and the holding circuit 12 and the output side of the register 15. In a state where is a signal representing a print command, the print data is decoded and output at the timing when it passes through the print operation, and in a state where the identification signal is a signal representing a display command, the display data is decoded and output at the timing when it passes through the print operation. Since the data can be decoded and output at the same timing, print data or display data to be provided to printing devices or display devices having different operating speeds can be decoded by a common decoder.

そして、出力されるデ−夕が印字データかまたは表示デ
ータかは、識別信号出力端子から出力される信号によっ
て判別できるため、印字装置または表示装置がミスデー
タによって駆動されることはない。したがって、この発
明では、回路構成が簡略化され、小形で安価な電子回路
装置を提供することができる。また、この発明によれば
、印字装置と表示装置とを駆動制御するための有効な電
子回路装置を提供することができる。
Since it is possible to determine whether the output data is print data or display data by the signal output from the identification signal output terminal, the printing device or display device will not be driven by erroneous data. Therefore, according to the present invention, it is possible to provide a small and inexpensive electronic circuit device with a simplified circuit configuration. Further, according to the present invention, it is possible to provide an effective electronic circuit device for driving and controlling a printing device and a display device.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、典型的な先行技術の電子回路装置の概念を説
明するためのブロック図である。 第2図は、この発明の概念を示す概略ブロック図である
。第3図は、この発明の−実施例の具体的な回路ブロッ
ク図である。図において、1はLSI等の電子回路装置
、2は表示装置、3は印字装置、4は表示データ供給手
段、6は印字データ供聯合手段、8は識別信号発生手段
、1 1はしジスタ、12ないし16は1桁保持回路、
16はセグメントデコーダ、18は印字用タイミング信
号供給手段、19は表示用タイミング信号供給手段、S
I〜Pnはデータ出力端子、ISは識別信号出力端子を
示す。 第1図 第2図 第3図
FIG. 1 is a block diagram illustrating the concept of a typical prior art electronic circuit device. FIG. 2 is a schematic block diagram showing the concept of the invention. FIG. 3 is a concrete circuit block diagram of an embodiment of the present invention. In the figure, 1 is an electronic circuit device such as an LSI, 2 is a display device, 3 is a printing device, 4 is a display data supply means, 6 is a print data integration means, 8 is an identification signal generation means, 1 is a resistor, 12 to 16 are single digit holding circuits,
16 is a segment decoder, 18 is a printing timing signal supply means, 19 is a display timing signal supply means, S
I to Pn are data output terminals, and IS is an identification signal output terminal. Figure 1 Figure 2 Figure 3

Claims (1)

【特許請求の範囲】 1 表示装置に与えるべき表示データと、印字装置に与
えるべき印字データとを、内蔵された共通のデコーダで
デコード可能にした電子回路装置であつて、 コード化
された表示データを供給する供給手段、コード化された
印字データを供給する供給手段、前記表示データまたは
印字データを共通的にデコードするデコーダ、 表示ま
たは印字を識別するための識別信号を発生する識別信号
発生手段、 前記表示データを前記表示装置で表示する
のに必要な相対的に早いタイミング信号を供給する表示
用タイミング信号供給手段、 前記印字データを前記印
字装置で印字するのに必要な相対的に遅いタイミング信
号を供給する印字用タイミング信号供給手段、 前記デ
コーダの前段または後段に接続され、前記識別信号に応
答して、前記デコーダによつてデコードされるべきまた
は前記デコーダによつてデコードされた表示データもし
くは印字データを選択的に保持し、かつ前記識別信号に
応答して選択的に与えられる前記表示用タイミング信号
または前記印字用タイミング信号のタイミングで保持デ
ータを出力する保持手段、 前記デコーダおよび前記保
持手段を介して所定のタイミングで出力されるデコード
された表示データまたは印字データを外部へ出力するた
めの複数のデータ出力端子、ならびに 前記識別信号発
生手段から出力される前記識別信号を外部へ出力するた
めの出力端子を備える、電子回路装置。 2 前記保持手段は、 前記識別信号に応答して前記表示データまたは印字デ
ータを選択的に直列/並列変換する手段と、 前記並列
変換された表示データまたは印字データを保持し、前記
識別信号に応答して選択的に与えられる前記表示用タイ
ミング信号または印字用タイミング信号のタイミングで
、該保持データを出力する保持手段とを含み、 前記デ
コーダは、前記直列/並列変換手段と保持手段との間に
接続されている。 特許請求の範囲第1項記載の電子回路装置。
[Scope of Claims] 1. An electronic circuit device capable of decoding display data to be provided to a display device and print data to be provided to a printing device using a built-in common decoder, which provides coded display data. a supply means for supplying coded print data, a decoder for commonly decoding the display data or print data, an identification signal generation means for generating an identification signal for identifying the display or print; Display timing signal supply means for supplying a relatively fast timing signal necessary for displaying the display data on the display device; and a relatively slow timing signal necessary for printing the print data on the printing device. printing timing signal supply means for supplying display data or print data to be decoded by the decoder or decoded by the decoder in response to the identification signal; A holding means for selectively holding data and outputting the held data at the timing of the display timing signal or the printing timing signal selectively given in response to the identification signal; the decoder; and the holding means. a plurality of data output terminals for outputting decoded display data or print data to the outside at a predetermined timing through the terminal; and a plurality of data output terminals for outputting the identification signal output from the identification signal generating means to the outside. An electronic circuit device equipped with an output terminal. 2. The holding means includes means for selectively serial/parallel converting the display data or print data in response to the identification signal; and a means for holding the parallel-converted display data or print data and responding to the identification signal. holding means for outputting the held data at the timing of the display timing signal or the printing timing signal selectively given by the decoder; It is connected. An electronic circuit device according to claim 1.
JP50010822A 1975-01-23 1975-01-23 electronic circuit equipment Expired JPS6036630B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP50010822A JPS6036630B2 (en) 1975-01-23 1975-01-23 electronic circuit equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50010822A JPS6036630B2 (en) 1975-01-23 1975-01-23 electronic circuit equipment

Publications (2)

Publication Number Publication Date
JPS5185325A JPS5185325A (en) 1976-07-26
JPS6036630B2 true JPS6036630B2 (en) 1985-08-21

Family

ID=11761038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50010822A Expired JPS6036630B2 (en) 1975-01-23 1975-01-23 electronic circuit equipment

Country Status (1)

Country Link
JP (1) JPS6036630B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5314181B2 (en) * 1972-05-20 1978-05-16
JPS4992944A (en) * 1972-12-26 1974-09-04

Also Published As

Publication number Publication date
JPS5185325A (en) 1976-07-26

Similar Documents

Publication Publication Date Title
KR860003556A (en) Interrupt control system
KR850003610A (en) Semiconductor memory device
JPH0560425B2 (en)
JP2001127827A (en) Data transfer system
JPS6036630B2 (en) electronic circuit equipment
JPS648580A (en) Memory device for electronic equipment
JPH0554667A (en) Memory device with serial data / parallel data mutual conversion function
SU1275455A2 (en) Device for controlling data outuput in start-stop mode
JPS59188718A (en) Microcomputer of key scan inputting system
KR940008120Y1 (en) Memory controller for display
KR960016265B1 (en) Private line selection circuit for digital key-phone system
JPS6259461A (en) Bipolar type image sensor intergrated circuit
JPS60196891A (en) Data input/output unit
JPS61190388A (en) Character display unit
SU1252817A1 (en) Storage with self-checking
JPS5997187A (en) Space character display method
KR900003527Y1 (en) Dma circuit for ic used in data transmission and receiving
JP2595707B2 (en) Memory device
JPH0159550B2 (en)
GB1547628A (en) Data processing systems
KR880002072A (en) CRT control circuit
JPH035788A (en) Display device driving lsi
JPS6367053A (en) Receiver for serial data
JP2000339063A (en) Communication device
JPH01113876A (en) Image input device