Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6038870B2 - Wire bonding method for semiconductor devices - Google Patents
[go: Go Back, main page]

JPS6038870B2 - Wire bonding method for semiconductor devices - Google Patents

Wire bonding method for semiconductor devices

Info

Publication number
JPS6038870B2
JPS6038870B2 JP55004021A JP402180A JPS6038870B2 JP S6038870 B2 JPS6038870 B2 JP S6038870B2 JP 55004021 A JP55004021 A JP 55004021A JP 402180 A JP402180 A JP 402180A JP S6038870 B2 JPS6038870 B2 JP S6038870B2
Authority
JP
Japan
Prior art keywords
bonding
wire
points
length
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55004021A
Other languages
Japanese (ja)
Other versions
JPS56100437A (en
Inventor
久和 片岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP55004021A priority Critical patent/JPS6038870B2/en
Publication of JPS56100437A publication Critical patent/JPS56100437A/en
Publication of JPS6038870B2 publication Critical patent/JPS6038870B2/en
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/0711Apparatus therefor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68Shapes or dispositions thereof
    • H10W70/682Shapes or dispositions thereof comprising holes having chips therein
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/0711Apparatus therefor
    • H10W72/07141Means for applying energy, e.g. ovens or lasers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/0711Apparatus therefor
    • H10W72/07178Means for aligning
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07521Aligning
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07531Techniques
    • H10W72/07532Compression bonding, e.g. thermocompression bonding
    • H10W72/07533Ultrasonic bonding, e.g. thermosonic bonding
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/5363Shapes of wire connectors the connected ends being wedge-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/5449Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/931Shapes of bond pads
    • H10W72/932Plan-view shape, i.e. in top view
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)

Abstract

PURPOSE:To perform connection of high quality by setting a common length between the contact points of leads inside a package corresponding to the electrodes of semiconductor chips, by restricting the movable range of a block within the length, and by compensating the length between the two points. CONSTITUTION:The coordinates of the internal electrode 2 of the package 1 corresponding to the electrode 6 of the chip 4 are decided by the amount of movement of an XY block from the origin E, a certain common length la allowing linear junction is measured actually with respect to a standard chip and package, the result is stored in an electronic computer, and thereby a sequence program to control a joining device is prepared. The package 1 is rotated according to a position compensating information, and when the distance between junction points Px and Lx is excessive or deficient to the prescribed value la, the length lx is compared by the computer, the point Lx is moved in parallel along the axis Y so that lx equals to la and the linear junction is performed through automatical uniformalization. By this constitution, the connection is free from bending or stretch and thus the linear junction of high quality can be performed.

Description

【発明の詳細な説明】 この発明は、パッケージに装着した半導体チップを金属
細線で接続する、半導体装置のワイヤボンディング方法
に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a wire bonding method for semiconductor devices, which connects semiconductor chips mounted in a package with thin metal wires.

パッケージに半導体チップを装着したワイヤボンディン
グが完了した半導体装置は、第1図及び第2図に斜視図
及び正面断面図で示すようになっている。
A semiconductor device in which a semiconductor chip is attached to a package and wire bonding has been completed is shown in a perspective view and a front sectional view in FIGS. 1 and 2.

セラミックなどからなるパッケージ1にはリードフレー
ムの内部リード2とこの外部リード3が設けられている
。パツケージーの収容くぼみ部laには半導体チップ4
が装着され、各内部リード2とが金属紬線5で超音波ワ
イヤボンディングにより後続されている。このワイヤボ
ンディングは最近自動機が使用されてきて、接合後の金
属細線の形状を人手で調整するのが困難になっている。
なお、図では各外部リード3の先端は相互間がつながっ
ているが、後で切離される。半導体チップ4と内部リー
ド2との超音波によるワイヤボンディングは、第3図の
説明図のようにして行なわれる。
A package 1 made of ceramic or the like is provided with internal leads 2 and external leads 3 of a lead frame. A semiconductor chip 4 is placed in the recess la of the packaging box.
is mounted, and each internal lead 2 is connected to a metal pongee wire 5 by ultrasonic wire bonding. Recently, automatic machines have been used for this wire bonding, and it has become difficult to manually adjust the shape of the fine metal wires after bonding.
Note that although the tips of the external leads 3 are connected to each other in the figure, they will be separated later. Wire bonding between the semiconductor chip 4 and the internal leads 2 using ultrasonic waves is performed as shown in the explanatory diagram of FIG.

パッケージ1の収容くぼみlaにターーィボンドされた
半導体チップ4のアルミ電極6に対し、超音波ワイヤボ
ンディング装置のキャピラリチツプ7がA位置からB位
置に降下して金属紬線5を押し当て、超音波振動を加え
て接合する。次にキャピラリチップ7を上昇し、対応す
る内部リード2の上方C位置に移動する。つついてキャ
ピラIJチップ7をD位置に下降し、繰出した金属紬線
5を内部リード2に押し付け超音波振動を加えて接合す
る。キャピラリチップ7の水平方向の移動は、これを支
持しているXYテーフル(図示は略す)のX軸及びY軸
方向の移動によってなされる。このようなワイヤボンデ
ィングの自動機による方法は、次のようにして行なわれ
る。
The capillary chip 7 of the ultrasonic wire bonding device descends from position A to position B and presses the metal wire 5 against the aluminum electrode 6 of the semiconductor chip 4 which is tar-bonded to the housing recess la of the package 1, thereby generating ultrasonic vibration. Add and join. Next, the capillary chip 7 is raised and moved to the position C above the corresponding internal lead 2. The capillary IJ tip 7 is then lowered to the D position, and the metal pongee wire 5 that has been fed out is pressed against the internal lead 2 and ultrasonic vibration is applied to join it. The capillary chip 7 is moved in the horizontal direction by moving an XY table (not shown) supporting the capillary chip 7 in the X-axis and Y-axis directions. This wire bonding method using an automatic machine is performed as follows.

半導体チップ4を装着したパッケージ1を、パルス電動
機により微少角度回転調整可能にされている真空チャッ
ク台(いづれも図示は略す)上に真空吸着する。第4図
は半導体チップ4の各アルミ電極6と対応する内部リー
ド2との位置関係を示す説明図である。アルミ電極6の
うちのあるもののボンディング点をP,,P2とし、こ
れに対応する内部リード2のボンディング点をL,,L
とする。真空チャック台の回転中心点を座標原点Eとし
、X一Y線、Y−Y線を仮定する。X軸及びY軸はXY
テーブルのX方向及びY方向の移動方向に平行である。
ここで、P,一L,,P2一L2の各座標間距離を1,
,12とする。X軸及びY軸に対し、P,点はPx,及
びPy,の座標点に、P2点はPx2及びPy2の座標
点に、また、L,点はLx,及びLy,の座簾点に、L
点はLx2及びLy2の座標点にある。各アルミ電極6
と対応する各内部リード2のそれぞれボンディング点を
マイクロコンピュータなどの電子計算機に記憶させる。
The package 1 with the semiconductor chip 4 mounted thereon is vacuum suctioned onto a vacuum chuck stand (not shown) which is capable of minute angle rotation adjustment using a pulse motor. FIG. 4 is an explanatory diagram showing the positional relationship between each aluminum electrode 6 of the semiconductor chip 4 and the corresponding internal lead 2. Let the bonding points of some of the aluminum electrodes 6 be P, , P2, and the corresponding bonding points of the internal leads 2 be L, , L
shall be. The rotational center point of the vacuum chuck table is set as the coordinate origin E, and the X-Y line and Y-Y line are assumed. X and Y axes are XY
It is parallel to the movement direction of the table in the X direction and the Y direction.
Here, the distance between each coordinate of P, -L,, P2 -L2 is 1,
, 12. For the X and Y axes, the P point is at the coordinate points of Px and Py, the P2 point is at the coordinate points of Px2 and Py2, and the L point is at the blind point of Lx and Ly. L
The point is at the coordinate point of Lx2 and Ly2. Each aluminum electrode 6
The bonding points of each internal lead 2 corresponding to the above are stored in an electronic computer such as a microcomputer.

その方法を、P,,P2,L,,L2点の座標について
説明する。ワイヤボンディング装置のキャピラリチップ
7は、XYテーブルの×軸及びY軸方向の走行により移
動調整される。XYテーブルはそれぞれパルス電動機に
駆動され、微少寸法ピッチで移動されるようにしている
。そこで、P,,P2,L,,L2点の座標は、パルス
電動機の騒動によるXYテーブルの移動で、キャピラリ
チップ7を座標原点Eから各座標点に順次合わせていく
ことにより、X髄、Y軸からの座標が決定され、電子計
算機に記憶せる。
The method will be explained with respect to the coordinates of points P,,P2,L,,L2. The capillary chip 7 of the wire bonding device is moved and adjusted by moving the XY table in the x-axis and y-axis directions. The XY tables are each driven by a pulse motor and are moved at minute pitches. Therefore, the coordinates of points P, , P2, L, , L2 are determined by moving the XY table due to the disturbance of the pulse motor and sequentially aligning the capillary tip 7 with each coordinate point from the coordinate origin E. Coordinates from the axes are determined and stored in an electronic computer.

この電子計算機への記憶は、まず、その半導体チップ4
とパッケージ1の同種の標準となるものについて、上記
のようにして行なう。実際のパッケージ1は真空チャッ
ク台上に、座標原点Eに対し、位贋づれやX,Y軸に対
する回転ずれがあって吸着されている。さらに、半導体
チップ4はパッケージーに位置ずれや回転ずれがあって
装着されている。これらの修正は、真空チャック台上に
吸着された個々のパッケージ1及びその半導体チップ4
につき、各アルミ電極6と対応する各内部リード2のそ
れぞれのボンディング点上にキャピラリチツプ7を合わ
せていくことにより、電子計算機に入れられ、先に記憶
させてある標準の座標に対し補正される。この補正によ
る電子計算機からの制御により、回転ずれに対しては、
真空チャック台が徴回動されて修正され、位置ずれはX
Yテーブルの移動修正によってされる。そこで、電子計
算機に記憶させた各座標点及びその修正によりシーケン
スプログラムが組まれ、XYテーブルが移動されキャピ
ラリチップ7により、第3図のように金属細線5が自動
的にボンデ0ィングされていく。しかし、金属細線5が
アルミ線の場合は、第8図に示すように、アルミ電極6
のボンディング点例えばPxと、対応する内部リードの
ボンディング点例えばLxとを結ぶ線は、Y軸に平行に
なるように真空チャック台が回動し夕て、ボンディング
がされる。これらの動作は、電子計算機によるプログラ
ム制御により自動的に行われる。従釆の方法は、座標点
Pxに対するLxにボンディングされるので、各ボンデ
ィングされた金属細線5長さに不同があった。このよう
にしてワイヤボンディングされた後の金属細線5の、ア
ルミ電極6から内部リード3までの形状は、これらの二
点間の距離と金属細線5の送り出し量とによって左右さ
れる。
Memory in this electronic computer is first stored on the semiconductor chip 4.
For the similar standards of package 1 and package 1, proceed as described above. The actual package 1 is suctioned onto a vacuum chuck table with misalignment with respect to the coordinate origin E and rotational deviation with respect to the X and Y axes. Furthermore, the semiconductor chip 4 is mounted on the package with some positional or rotational misalignment. These modifications are performed on the individual packages 1 and their semiconductor chips 4 that are sucked onto the vacuum chuck table.
By aligning the capillary chip 7 with each bonding point of each internal lead 2 corresponding to each aluminum electrode 6, the coordinates are entered into a computer and corrected with respect to the standard coordinates previously stored. . Through this correction and control from an electronic computer, rotational deviations can be corrected.
The vacuum chuck table was rotated and corrected, and the positional deviation was
This is done by modifying the movement of the Y table. Therefore, a sequence program is created using each coordinate point stored in the computer and its correction, and the XY table is moved to automatically bond the thin metal wire 5 with the capillary chip 7 as shown in Fig. 3. . However, if the thin metal wire 5 is an aluminum wire, as shown in FIG.
The vacuum chuck table is rotated so that a line connecting a bonding point, for example, Px, and a bonding point, for example, Lx, of a corresponding internal lead is bonded after the vacuum chuck table is rotated so as to be parallel to the Y axis. These operations are automatically performed under program control by an electronic computer. In the following method, since bonding is performed at Lx with respect to the coordinate point Px, the lengths of the bonded thin metal wires 5 are not uniform. The shape of the thin metal wire 5 from the aluminum electrode 6 to the internal lead 3 after wire bonding in this manner depends on the distance between these two points and the amount of feed of the thin metal wire 5.

特に、これらの二点間の距離は、半導体チップ4ではそ
れぞれ異なっており、理想とする緩い山形になった均一
な形状にすることは容易ではなかった。ワイヤボンディ
ングされた金属紬線6の各種の形状を、第5図ないし第
7図に縦断面図で示す。第5図は金属細線5が緩い山形
になった理想の形状である。金属紬線5は極めて小径で
あり、特にアルミ線の場合は緩い山形でないと、種々の
支障を生じる。ところが、従来の方法は、上記のように
各アルミ電極6と対応する各内部リード2とのそれぞれ
のボンディング点及びその修正を電子計算機に記憶し、
その制御により、対応する双方のボンディング点を順次
金属細線5でボンディングしていくものであり、次のよ
うな不都合が起きる。
In particular, the distance between these two points is different for each semiconductor chip 4, and it is not easy to form the ideal uniform shape into a gentle mountain shape. Various shapes of the wire-bonded metal pongee wire 6 are shown in longitudinal cross-sectional views in FIGS. 5 to 7. FIG. 5 shows an ideal shape in which the thin metal wire 5 has a loose mountain shape. The metal pongee wire 5 has an extremely small diameter, and in the case of aluminum wire in particular, various problems will occur unless the wire has a loose chevron shape. However, in the conventional method, as described above, each bonding point between each aluminum electrode 6 and each corresponding internal lead 2 and its modification are stored in an electronic computer.
Under this control, both corresponding bonding points are sequentially bonded with the thin metal wire 5, which causes the following inconvenience.

あるアルミ電極6に金属紬線5をボンディングし、キャ
ピラIJチップ7が上昇し、対応する内部リード2のボ
ンディング点に下降してボンディングする。
A metal pongee wire 5 is bonded to a certain aluminum electrode 6, and the capillary IJ chip 7 rises and descends to the bonding point of the corresponding internal lead 2 for bonding.

この場合キャピラリチップ7の上昇高さは一定であり、
各アルミ電極6と内部リード3のボンディング点との距
離はそれぞれ異なっている。このため、操出された金属
細線5は、二点間の距離が短い所では長過ぎて第6図の
ように大きくたるんだ形状になり、また、二点間の距離
が長い所では長さが不足ぎみで第7図のように引張られ
た形状になっていた。金属細線5は極めて小径であり、
第6図のようにたるむと、パッケージ1上に接合される
ふたに当ったり、隣接する金属細線5相互が接触したり
し、また、第7図のように張られると断線したり接合部
が外れたりする。ボンディングされた金属紬線5の形状
を第5図のようにするには、各アルミ電極6と対応する
各内部リード3との距離を同一にすればよいが、これは
構造上困難である。また、二点間の距離に応じ、金属細
線5の線出し量を微細に調整すればよいが、これもその
機構が複雑となり、実現困難である。この発明は、半導
体チップの各アルミ電極と、パッケージの対応する各内
部リードとのそれぞれのワイヤボンドできる距離を共通
にした長さを設定し、この設定長さを電子計算機に記憶
させ、アルミ電極にワイヤボンドし、対応する内部リー
ドのボンディング点に対し上設定長さにした位置にボン
ドするようにし、各ボンディングされた金属紬線の形状
が緩い山形にされ、大きいたるみや引張りをなくし、品
質を向上した半導体装置のワイヤボィング方法を提供す
ることを目的としている。
In this case, the rising height of the capillary tip 7 is constant,
The distance between each aluminum electrode 6 and the bonding point of the internal lead 3 is different. For this reason, the pulled out thin metal wire 5 is too long in places where the distance between two points is short, resulting in a large slack shape as shown in Figure 6, and the length is too long in places where the distance between two points is long. was insufficient, resulting in a stretched shape as shown in Figure 7. The thin metal wire 5 has an extremely small diameter,
If it sag as shown in Fig. 6, it may hit the lid bonded to the package 1 or the adjacent thin metal wires 5 may come into contact with each other, and if it is stretched as shown in Fig. 7, it may break or the joint may be damaged. It may come off. In order to make the shape of the bonded metal pongee wire 5 as shown in FIG. 5, it is sufficient to make the distances between each aluminum electrode 6 and each corresponding internal lead 3 the same, but this is structurally difficult. Further, although the amount of the thin metal wire 5 to be drawn out may be finely adjusted depending on the distance between two points, this also requires a complicated mechanism and is difficult to realize. This invention sets a common wire bonding distance between each aluminum electrode of a semiconductor chip and each corresponding internal lead of a package, stores this set length in a computer, and The wire is bonded to the corresponding inner lead bonding point and the wire is bonded to the set length above the bonding point.The shape of each bonded metal pongee wire is made into a loose chevron shape to eliminate large sag and tension, and to improve quality. It is an object of the present invention to provide a method for wire-bonding semiconductor devices with improved performance.

この発明においては、あらかじめ、半導体チップ4の各
電極と、対応する各内部リードとのそれぞれのワイヤボ
ンドできる距離について一定にする共通長さlaを、標
準となる半導体チップ及びパッケージにつき実測し設定
し、電子計算機に記憶させ、また、その標準品につき、
第4図のように各座標原点Eからの各ボンディング点の
座標データを電子計算機に記憶させ、ボンディング装置
を制御するシーケンスプログラムを組む。
In the present invention, a common length la is measured and set in advance for a standard semiconductor chip and package to maintain a constant wire bonding distance between each electrode of the semiconductor chip 4 and each corresponding internal lead. , stored in a computer, and for its standard products,
As shown in FIG. 4, the coordinate data of each bonding point from each coordinate origin E is stored in an electronic computer, and a sequence program for controlling the bonding apparatus is created.

こうして、各アルミ電極6からの対応する内部リード2
へのボンディング距離が、パルス電動機の駆動によるX
Yテーブルの可動範囲をlaに制限しておくことにより
一定にされるようにしている。第9図は設定共通長さl
a‘こよるアルミ電極と内部リードとの関係を示す説明
図であり、半導体チップ4の任意のアルミ電極6をP3
点とする。
Thus, a corresponding internal lead 2 from each aluminum electrode 6
The bonding distance to
The movable range of the Y table is limited to la to keep it constant. Figure 9 shows the set common length l
a' is an explanatory diagram showing the relationship between aluminum electrodes and internal leads, in which any aluminum electrode 6 of the semiconductor chip 4 is
Point.

ある座標原点EからP3点までの座標間距離は、Py3
,Pもであるとする。まず、パルス電動機を駆動しXY
テーブルを移動し、このテーブル上に装着してあるキャ
ビティチップ7を、座標原点EからP3点まで移動する
The distance between coordinates from a certain coordinate origin E to point P3 is Py3
, P are also assumed to be. First, drive the pulse motor to
The table is moved, and the cavity chip 7 mounted on the table is moved from the coordinate origin E to point P3.

この移動量を電子計算機に記憶させる。ここで、仮の座
標原点をP3点とすると、パルス電動機駆動によるXY
テーブルの可動範囲は、P3点を中○とする半径laの
範囲となる。そこで、P3点と対応する内部リード2上
で、XYテーブルの可動範囲は面積S3で表わせるが、
この場合、目的としているのは、座標上では半径laで
画かれた点Fの軌跡による座標である。作業者はこの点
Fの軌跡と、対応する内部リード2上の接点を見つけ6
、装置の電子計算機にその座標を記憶させればよい。こ
のような操作を行うことにより、半導体チップ4の任意
のアルミ電極6のPn点から対応する内部リード2のL
n点までの距離を、各アルミ電極6と対応する各内部リ
ード2につき均一化できる。しかし、実際には、半導体
素子4はパッケージーの収容くぼみla内の装着範囲内
で取付けられればよく、半導体チップ4を角度ずれや水
平方向の位置ずれがないように精度の高い位置決め装着
することは困難である。そこで、上記の操作で記憶させ
たデータを基にし、半導体チップ4の位置ずれ、角度ず
れを前記に説明した補正の場合と同様な方法で検出しデ
ータを電子計算機に入れ、その制御により基準に対し角
度づれは真空チャック台の回動により惨正され、位層づ
れはXYテーブルの移動量の補正により修正され、アル
ミ電極6を基点としてlaの長さをワイヤボンドできる
ように、内部リード2側のボンディング点を移させる。
This amount of movement is stored in a computer. Here, if the temporary coordinate origin is set to point P3, then the XY
The movable range of the table is a radius la with point P3 as a circle. Therefore, the movable range of the XY table on the internal lead 2 corresponding to point P3 can be expressed by the area S3,
In this case, the target is the coordinates of the locus of point F drawn with radius la on the coordinates. The operator finds the locus of this point F and the corresponding contact point on the internal lead 26.
, the coordinates may be stored in the computer of the device. By performing such operations, the L of the corresponding internal lead 2 can be adjusted from the Pn point of any aluminum electrode 6 of the semiconductor chip 4.
The distance to point n can be made uniform for each aluminum electrode 6 and each corresponding internal lead 2. However, in reality, the semiconductor chip 4 only needs to be mounted within the mounting range within the accommodation recess la of the package, and it is not possible to position and mount the semiconductor chip 4 with high precision so that there is no angular shift or horizontal position shift. Have difficulty. Therefore, based on the data stored in the above operation, the positional deviation and angular deviation of the semiconductor chip 4 are detected in the same manner as in the case of correction explained above, and the data is input into a computer, and by the control thereof, it is used as a reference. On the other hand, the angular deviation is corrected by rotating the vacuum chuck table, and the positional deviation is corrected by correcting the amount of movement of the XY table. Move the side bonding points.

この動作をさらに、第10図により説明する。This operation will be further explained with reference to FIG.

A図は真空チャック台上に吸着されたパッケージ1のX
,Y軸の位置を示し、Pxはあるアルミ電極6のボンデ
ィング点で、Lxはこれに対応する内部リード2の基準
ボンディング点である。半導体チップ4の位置補正とパ
ツケージーの位置補正のデータの電子計算機への入力は
完了している。アルミ電極6と内部リード2の各ボンデ
ィング点は、Y軸方向(キャピラリチップのY軸の移動
方向)と平行になるようにパッケージ1が真空チャック
により回動され、B図のようになる。このようにY軸に
平行にするには、金属細線5がアルミ線の場合である。
位置補正した半導体チップ4のアルミ電極6のボンディ
ング点Pxから内部リード2のボンディング点Lxまで
の距離が、長さlaに対し過不足があった場合、内部リ
ード2のボンディング点を自動的に変位いaの長さにな
るようにしている。
Figure A shows the X of package 1 attracted on the vacuum chuck table.
, the Y-axis position, Px is the bonding point of a certain aluminum electrode 6, and Lx is the reference bonding point of the corresponding internal lead 2. The input of the data for the position correction of the semiconductor chip 4 and the position correction of the package to the electronic computer has been completed. The package 1 is rotated by a vacuum chuck so that each bonding point between the aluminum electrode 6 and the internal lead 2 is parallel to the Y-axis direction (the direction in which the capillary chip moves along the Y-axis), as shown in Figure B. In order to make it parallel to the Y axis in this way, the thin metal wire 5 is an aluminum wire.
If the distance from the position-corrected bonding point Px of the aluminum electrode 6 of the semiconductor chip 4 to the bonding point Lx of the internal lead 2 is more or less than the length la, the bonding point of the internal lead 2 is automatically displaced. I'm trying to make it the length of a.

つまり、位置補正の完了したアルミ電極6のPx点と内
部リード2のLx点が決定した後に、長さlaとlxの
値を電子計算機により比較し、lxがlaになるまでL
x点をY軸に平行に移す。(XYテーフルによるキャピ
ラリチップ7の移動による。)こうしてLa点に至り、
ボンディングされる。この操作により、ワイヤボンド2
点間の距離は、自動的に均一化される。このようにして
、各アルミ電極6と内部リード2とのヮィャボンド2点
間の距離を一定にするために、あらかじめ、均一にする
長さlaの値を設定し、XYテ−ブルの可動範囲をこの
laに制限し、このlaに対する各ワイヤボンド2点間
の長さの過不足を補うように、シーケンスプログラムを
組んでいる。
In other words, after the Px point of the aluminum electrode 6 and the Lx point of the internal lead 2, whose position has been corrected, are determined, the values of the lengths la and lx are compared by a computer, and the lengths are lengthened until lx becomes la.
Move the x point parallel to the Y axis. (Due to the movement of the capillary tip 7 by the XY table.) In this way, the point La is reached,
Bonded. With this operation, wire bond 2
The distances between points are automatically equalized. In this way, in order to make the distance between the two wire bond points between each aluminum electrode 6 and the internal lead 2 constant, the value of the length la to be made uniform is set in advance, and the movable range of the XY table is adjusted. A sequence program is created to limit the length to la and compensate for any excess or deficiency in the length between two wire bond points with respect to la.

なお、上記実施例では、半導体チップ4の電極はアルミ
電極の場合を説明したが、他の導電村の電極であっても
適用できる。
In the above embodiments, the electrodes of the semiconductor chip 4 are aluminum electrodes, but electrodes of other conductive layers can also be used.

以上のように、この発明によれば、半導体チップの各電
極と各内部リードとのワイヤボンドが、一定の長さで緩
い高さの山形にされた金属紬線の形状にされ、大きいた
るみや張りをなくし、半導体装置の品質が向上される。
As described above, according to the present invention, the wire bond between each electrode of a semiconductor chip and each internal lead is formed into a shape of a metal ponytail wire with a constant length and a moderate height, thereby preventing large sag. This eliminates tension and improves the quality of semiconductor devices.

図面の簡単な説明第1図はパッケージに半導体素子を装
着しワイヤボンディングした半導体装置の斜視図、第2
図は第1図のロー0線に沿う断面図、第3図は第1図の
半導体素子をキヤピラリチツプでワイヤボンディングし
ている状態を示す説明図、第4図は半導体チップの電極
とパッケージの内部リードとの座標系を示す説明図、第
5図ないし第7図はワイヤポンドされた金属紬線の形状
を示し、第5図は理想の形状を、第6図及び第7図は不
良の形状を示す縦断面図、第8図は第4図の電極と内部
リードとのボンディング点をY軸に平行にした状態の従
来の方法を示す説明図、第9図はこの発明の−実施例の
方法による設定されたボンディング2点間平均長さによ
るXYテーブルの可動範囲とアルミ電極及び内部リード
とのボンディング点の関係を示す説明図、第10図はこ
の発明によるボンディング方法を示す説明図で、Aは位
置補正処理を終えた半導体チップとパッケージを示し、
Bはパッケージを回動しボンディング2点間をY軸方向
にした状態を示す。
Brief explanation of the drawings Figure 1 is a perspective view of a semiconductor device in which a semiconductor element is attached to a package and wire bonded.
The figure is a sectional view taken along the row 0 line in Figure 1, Figure 3 is an explanatory diagram showing the state in which the semiconductor element in Figure 1 is wire-bonded with a capillary chip, and Figure 4 is the inside of the semiconductor chip electrode and package. Explanatory drawings showing the coordinate system with the lead. Figures 5 to 7 show the shape of the wire-pounded metal pongee wire. Figure 5 shows the ideal shape, and Figures 6 and 7 show the defective shape. FIG. 8 is an explanatory diagram showing the conventional method in which the bonding point between the electrode and the internal lead in FIG. 4 is parallel to the Y axis, and FIG. An explanatory diagram showing the relationship between the movable range of the XY table and the bonding points with aluminum electrodes and internal leads according to the average length between two bonding points set by the method, FIG. 10 is an explanatory diagram showing the bonding method according to the present invention, A shows the semiconductor chip and package that have undergone position correction processing,
B shows a state in which the package is rotated so that the two bonding points are aligned in the Y-axis direction.

1……パッケージ、2……内部リード、4……半導体チ
ップ、5・・・・・・金属細線、6・・・・・・アルミ
電極、7・・・・・・キャピラリチップ。
1...Package, 2...Internal lead, 4...Semiconductor chip, 5...Metal thin wire, 6...Aluminum electrode, 7...Capillary chip.

なお、図中同一符号は同一又は相当部分を示す。第1図 第2図 第3図 第5図 第6図 第7図 第4図 第8図 第9図 第10図Note that the same reference numerals in the figures indicate the same or equivalent parts. Figure 1 Figure 2 Figure 3 Figure 5 Figure 6 Figure 7 Figure 4 Figure 8 Figure 9 Figure 10

Claims (1)

【特許請求の範囲】[Claims] 1 外部に通じる内部リードが設けられ、半導体チツプ
を装着したパツケージを真空チヤツク台上に吸着し、微
少寸法宛X軸及びY軸方向に移動自在なXYテーブル上
に、キヤピラリチツプが備えられた超音波ボンデイング
装置を装着してあり、上記半導体チツプの各電極及び対
応する上記各内部リードのボンデイング点の座標を電子
計算機に記憶させ、この電子計算機による制御プログラ
ムにより、上記真空チヤツクの回動及び上記XYテーブ
ルの移動で上記キヤピラリチツプによつて金属細線を上
記各電極と各内部リード2点間にワイヤボワドする方法
において、上記各電極と対応する上記各内部リードのボ
ンデイング2点間のボンデイング可能な一定の共通長さ
を設定し、上記電子計算機に記憶させて制御プログラム
を組み、上記キヤピラリチツプによるボンデイングには
、各電極のボンデイング点に対する内部リードのボンデ
イング点の上記座標の上記共通設定長さに対する過不足
があると、上記キヤピラリチツプが修正移動によるボン
デイングをし、ボンデイングされた上記各2点間の上記
金属細線を上記一定の共通長さに均一化し、緩い山形に
する半導体装置のワイヤボンデイング方法。
1. A package equipped with an internal lead leading to the outside and equipped with a semiconductor chip is adsorbed onto a vacuum chuck stand, and a capillary chip is installed on an XY table that is movable in the X-axis and Y-axis directions for minute dimensions A bonding device is installed, the coordinates of the bonding points of each electrode of the semiconductor chip and the corresponding internal leads are stored in an electronic computer, and the rotation of the vacuum chuck and the XY axis are controlled by a control program by the computer. In the method of wire-bowing a fine metal wire between each of the electrodes and two points of each internal lead by moving the table, the capillary chip is used to wire a wire between two bonding points of each of the internal leads corresponding to each of the electrodes. The length is set, stored in the electronic computer, and a control program is created, and in bonding using the capillary chip, there is an excess or deficiency of the above-mentioned coordinates of the bonding point of the internal lead with respect to the bonding point of each electrode with respect to the common set length. and a wire bonding method for a semiconductor device in which the capillary chip performs bonding by corrective movement, and the thin metal wire between the two bonded points is made uniform to the constant common length and formed into a gentle mountain shape.
JP55004021A 1980-01-16 1980-01-16 Wire bonding method for semiconductor devices Expired JPS6038870B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP55004021A JPS6038870B2 (en) 1980-01-16 1980-01-16 Wire bonding method for semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55004021A JPS6038870B2 (en) 1980-01-16 1980-01-16 Wire bonding method for semiconductor devices

Publications (2)

Publication Number Publication Date
JPS56100437A JPS56100437A (en) 1981-08-12
JPS6038870B2 true JPS6038870B2 (en) 1985-09-03

Family

ID=11573306

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55004021A Expired JPS6038870B2 (en) 1980-01-16 1980-01-16 Wire bonding method for semiconductor devices

Country Status (1)

Country Link
JP (1) JPS6038870B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101012696B1 (en) 2003-06-05 2011-02-09 삼성테크윈 주식회사 Ground bonding method

Also Published As

Publication number Publication date
JPS56100437A (en) 1981-08-12

Similar Documents

Publication Publication Date Title
EP0724776B1 (en) Method for stitch bonding of wires to integrated circuit bonding pads
US6196445B1 (en) Method for positioning the bond head in a wire bonding machine
JP2000012568A (en) Die bonder
US11273515B2 (en) Bonding process with rotating bonding stage
US5458280A (en) Wire bonder and wire bonding method
US6182882B1 (en) Angled transducer-dual head bonder for optimum ultrasonic power application and flexibility for tight pitch leadframe
US5156320A (en) Wire bonder and wire bonding method
JP2534132B2 (en) Bonding method
JPS6038870B2 (en) Wire bonding method for semiconductor devices
CN115780994A (en) BTO correction system and method for full-automatic ball lead bonding machine
Shah et al. Advances in wire bonding technology for high lead count, high-density devices
JP3241649B2 (en) Semiconductor device manufacturing method and its manufacturing apparatus
JP2001351938A (en) Semiconductor device manufacturing method and semiconductor manufacturing apparatus
JPH056913A (en) Potting device
JP2621881B2 (en) Bump forming method
JP2550905B2 (en) Wire bonding equipment
JP2701174B2 (en) Bumping method
JPH0228339A (en) Method and apparatus for wire bonding
JP2773541B2 (en) Wire bonding method and apparatus
JPH0394434A (en) Wire bonding apparatus
JPH04119641A (en) Manufacture of tab ic
JPH01212446A (en) Mounting method for semiconductor pellet
JPS6120138B2 (en)
JPS6265340A (en) Conductor bonding in semiconductor integrated circuit assembly
JPH1126502A (en) Bump leveling method