JPS6041373B2 - コントロ−ル・ストレイジ・エラ−回復処理方式 - Google Patents

Description

【発明の詳細な説明】 本発明はコントロール・ストレィジ・エラー回復処理方
式に関し、特にエラー・コレクテング・コード（ＥＣＣ
）を使用しないコントロール・ストレィジにおいてエラ
ーが発生した場合にその回復処理を行なうコントロール
・ストレィジ・ェフー回復処理方式に関する。

データ処理装置におけるコントロール・ストレィジ部分
には制御用のマイクロ・プログラムが格納される部分で
あるためにハード・エラーが発生しにくいように構成さ
れてあり、また１ビットエラーが発生してもＥＣＣによ
り１ビットエラー惨正機能が組込まれている。

しかしながらこのＥＣＣ機構を備える事によりスピード
が遅くなり性能が落るので一部のものではこれを省略す
ることが行なわれている。ところがこのようなものでも
コントロール・ストレィジにエラーが発生することがあ
り、それ故このような場合でも、ＥＣＣ機構を使用する
ことなく、これを正しく修正することが要求されている
。したがって本発明ではＥＣＣ機構の省略されたコント
ロール・ストレィジにエラーが発生した場合これを修正
し、もしハードエラー等によりエラーが固定化された場
合にはその部分のデータをコントロール・ストレィジの
他の部分に格納するように構成したコントロール・スト
レイジ・ェフ−回復処理方式を提供することを目的とす
るものであってこのために本発明におけるコントロール
・ストレィジ・エラー回復処理方式では、マイクロプロ
グラムを格納するコントロール・ストレィジと該コント
ロール・ストレィジにソース・データから上記マイクロ
プログラムを格納するマイクロプログラム格納手段と上
記コントロール・ストレィジ出力のエラーの有無を検出
するエラー検出手段を具備するコントロール・ストレィ
ジ制御方式においてコントロール・ストレイジの出力デ
ータと該コントロール・ストレイジに記入すべきソ−ス
・データとを比較する比較手段と、上記マイクロプログ
ラムの交替可能な単位のコントロール・ストレィジ内に
おけるデータ格納状態を示す制御テ−ブルを設け、上記
エラー検出手段によりエラーを検出した場合当該エラー
・データ格納部分を上記ソース・デー外こより書替える
とともに、このの書替えたデータを講出したときこれに
もェラ−が存在する場合には上記制御テーブルにもとづ
き上記エラー発生部分に格納されるデータを上記コント
ロ−ル・ストレイジの他の部分に格納するように制御す
るとともに、さらに、上記制御テーブルはコントロール
・ストレイジのモジュール番番号及び制御フラグを記入
したモジュール制御テーブル及び、そのモジュール番号
をブランチ先アドレスとするマイクロプログラムのブラ
ンチ・オーダのアドレスが記入された交代制御テーブル
により構成されてなり、エラー発生アドレスの含まれる
モジュールをブランチ先としているブランチ・オーダを
上記交代制御テーブルにより検出し、当該ブランチ先を
変更するよう制御することを特徴とする。

以下本発明の一実施例を第１図乃至第３図にもとづき説
明する。

第１図は本発明の一実施例回路構成を示し、第２図はコ
ントロール・ストレィジの使用状態を管理するモジュ−
ル制御テーブルを示し、第３図は交代制御テーブルを示
す。

図中、１は中央処理装置、２はコントロール・４ストレ
イジ、３はコントロール・ストレイジ用のアドレス・レ
ジス夕、４はコントロール・ストレイジ用のバックアッ
プ・レジスタ、５は出力レジスタ、６はパリティ検出器
、７はサービス・プロセツサ、８はサービス・プロセッ
サを制御する制御プロセッサ、９はサービス・プロセッ
サ用のメモリ、１０はフアイル、１１はサービス・プロ
セッサに設けられたインターフェース部、１５はモジュ
ール制御テーブル、１６はモジュール相対アドレス・テ
ーフル、１７はブランチ・アドレス・７ーブルである。

バックアップ・レジスタ４は１つしか図示していないが
複数個（例えば４個）設けられ、アドレ０ス・レジスタ
３の履歴を記録するものである。そして出力レジスタ５
に出力されたデータをパリティ検出器６によりパリティ
・チェックし、これにエラーの存在が検出された場合、
上記バックアップ・レジス夕４に記録されたアドレス・
データを調査することにより、コントロール・ストレィ
ジ２内に格納されたどのアドレスのデー外こエラーが発
生したものであるかを知ることができる。制御プロセッ
サ８はサービス・プロセッサ７を制御するように動作す
るものであって、その制御用プログラムはファイル１川
こ記入されている。メモリ９はサービス・プロセッサ７
用のメモリであって、例えばコントロール・ストレイジ
２の出力データとファイル１川こ記入されているソース
・データをこのメモリ９に記録しておき制御プロセッサ
８によって比較を行なう等の機能を遂行させるものであ
る。フアイル１０はコントロール・ストレイジ２のソー
ス・データや、サービス・プロセッサシステム制御用プ
ログラムや後述するモジュール制御テーフル、モジュー
ル相対アドレス・テーブルとブランチ・アドレス・テー
ブルにより構成される交代制御テーブル等が記入されて
いる。

モジュール制御テーブル１５は、第２図イに示す如く、
コントロール・ストレィジの全メモリ領域をマイクロプ
ログラムの交代可能な最小単位（例えば６４ワード）毎
に順番に番号を付したテーブルであってそのモジュール
領域の使用状態等を表示するものである。

このテーブルはマイクロプログラムをイニシャル・プロ
グラム・ロードするとき作成されるものである。そして
各モジュールには、第２図口に示す如く、モジュール番
号及び制御フラグが記入されている。この制御フラグは
第２図ハに示す如く、例えば８ビットで構成され、その
最初の３ビットのみが使用されあとの５ビットは将来に
対するリザーブのため空けてある。この制御フラグは次
のような状態を示すものである。■ビット０（Ａ）：当
該モジュールが使用されているのか、それとも禾使用で
あるかを示すものであって、ビットオンのとき、使用中
であることを示す。

■ビット１（ｉ）：システム・イニシャル時において、
当該モジュールが使用中とされていたか否かを示すもの
であって、ビットオンのとき、使用中であるまたは使用
中であったことを示す。

■ビット２（Ｅ）：システム動作中におけるエラー・モ
ジュールか否かを示すものであって、ビットオンのとき
はエラーが存在するエラー・モジュールを示す。

■システム・イニシャル時における制御フラグの値は、
１６隻表示で次の２つのうちのいずれかである。

「ＣｏＪ：マイクロプログラム使用モジュールを示す。

「００」：空きモジュールを示す。■システム動作時中
における制御フラグの値は、１６隻表示で次の５つのう
ちのずれかである。

「ＥＯ」：使用中のモジュールにおいてエラーの発生し
たことを示す。「８０」：システム・イニシャル時では
空きモジュールであったが、交代モジュールとして使用
中であることを示す。

「ＡＯ」：交代モジュールとして使用中にエラーが発生
したことを示す。

「ＣＯ」：上記■におけるシステム・イニシャル時と同
様である。

「００」：上記■におけるシステム・イニシャル時と同
様である。

なお、モジュール制御テーブルにおけるモジュール番号
は、交代モジュールの交代関係を示しているものであっ
て、システム・イニシャル時にはｎモジュールにはｎが
セットされている。

しかしｉモジュールにおいてハード・エラーが発生した
場合に、このｎモジュールに上記ｉモジュールの正しい
内容をソース・データから転記したとき、これらのモジ
ュール番号は交代し、同時に制御フラグも上記■に示す
いずれかに訂正される。この結果、最初のｉモジュール
では、モジュール番号がｉからｎに変り、制御フラグは
「ＣＯ」から「ＥＯ」ブランチ・アドレス・テーブル１
７を簡単に得ることができる。勿論このモジュール相対
アドレス・テーブル１６やブランチ・アドレス・テーブ
ル１７は、第２図イに示すモジュール制御テーブル１５
とともにファイル１川こ記入されているものである。い
ま第１図において中央処理装置１の動作中にコントロー
ル・ストレイジ２から出力されたデータがパリティ検出
器６によりパリティ・チェックされた結果エラーが検出
されると、これがパリティ・検出器６からＳＶＰ−ＣＰ
Ｕインターフェス１１に伝達され、サービス・プロセッ
サ７にこのコントロール・ストレィジ２におけるエラー
報告が伝達される。

これりより制御プロセッサ８はバックアップ・レジスタ
４を読み出し、コントロール・ストレィジ２のエラー発
生アドレスを知る。このエラー発生アドレスに対し、フ
ァイル１０１こ格納されていたソ−ス・データからイニ
シャル・コントロール・ストレイジ・データを書込むた
めに、ＳＶＰ−ＣＰＵインタフェース１ １を介して、
アドレス・レジスタ３にエラー発生アドレスを伝達し、
かつ出力レジスタ５に上記イニシャル・コントロール・
ストレィジ・データを伝達し、それからライト・シグナ
ルを伝達して、エラー発生アドレスに対しデータの再書
込みを行なう。それから再書込みデータを議出し、これ
をファイル１０のソース・データと比較し、正しくデー
タが書込まれたか杏かをチェックする。この結果正しく
データが書込まれた場合にはマイクロプログラムの再起
勤アドレスをセットし、スタートをかける。しかしなが
ら上記の如き再書込みを行なってもエラーが修復できな
かった場合には、コントロール・ストレィジの当該エラ
ー発生アドレスはハード障害が発生したものであり、当
該アドレス領域は使用せず、空きモジュールを探してそ
の空きモジュールに上記エラー発生アドレスを含むモジ
ュールのデータをフアイル１０のソース・データから転
記するように制御する。このために、上記ファイルー０
‘こ記入された、第２図イに示すモジュール制御テーブ
ル１５を下に変る。

そして最初のｎモジュールでは、モジュール番号がｎか
らｉに変り、制御フラグは「００」から「８０」に変る
。交代制御テーブルは、第３図イに示すモジュ−ル相対
アドレス・テーブル１６及び第３図口に示すブランチ・
アドレス・テーブル１７により構成されている。

モジュール相対アドレス・テーブル１６は、各モジュー
ルをブランチ先アドレスとしているマイクロ命令の有無
及びそのマイクロ命令のリストが記入されている相対ア
ドレスが記入されている。

そしてブランチ先として使用されないモジュールにおい
ては１６隻表示で「ＦＦＦＦ」がその相対アドレスのと
ころに記入されている。例えば第２図イにおけるモジュ
ール０領域に格納されたマイクロプログラムをブランチ
先とするマイクロ命令のリストが相対アドレス「０００
０」に格納されている場合、モジュ−ル相対アドレス・
テーブル１６のモジュール０の部分にはｒｏｏｏｏ」と
記入されている。そしてその相対アドレスの部分に上記
モジュール０をブランチ先とするマイクロ命令の格納さ
れたコント。ール・ストレイジアドレス及びそのデータ
のリストが記入されている。勿論この交代制御テーブル
はシステムのィニシャラィズ時にサービス・プロセッサ
７のファイルー川こ格納されているソース・データを中
央処理装置１のコントロ−ル・ストレィジ２に書き込む
、いわゆるイニシャル・プログラム・ロード（ＩＰＬ）
のときに作られたものである。即ち、第４図に示す如く
、マイクロプログラムのブランチオーダー８は、通常の
ファンクションエリアＣＯ乃至Ｃ３の外にオベレ−ショ
ンコード（ＯＰＥＣＯＤＥ）部１８−１とそのブランチ
先のモジュールアドレス部１８−２等が設けられている
。

そしてこのプランンチオーダの場合には、例えばＯＰＥ
ＣＯＤＥの特定の２ビットが「１」となっているので、
これを検出して上記ＩＰＬのときにブランチオーダだけ
をアドレス順に検出し、次にそのブランチ先アドレス順
にデータを並べることにより上記モジュール相対アドレ
ス・テーブル１６及び位側から調査して空きモジュール
を探す。そして例えばモジュールｎが空いており、上記
ェラ−発生アドレスの含まれるモジュ−ルがモジュール
ｉである場合には、最初のモジュールｎではモジュール
番号がｎからｉに変り、制御フラグは「００」から「８
０」に変る。そして最初モジュールｉのところではモジ
ュール番号がｉからｎに変り、制御フラグは「ＣＯ」か
ら「ＥＯ」に変る。それから第３図イに示すモジュール
相対アドレス・テーブル１６のモジュールｉで相対アド
レスをよみ、これにもとづきブランチ・アドレス・テー
ブル１７よりモジュールｉをブランチ先としているブラ
ンチ・オーダを知り、そのブランチ先を最初モジュール
ｎのアドレスに訂正する。勿論、これに応じてモジュー
ル相対アドレス・テーフル１６及びブランチ・アドレス
・テーブル１７も訂正することも可能であり、これによ
りブランチ先の訂正を一層はやく行なうことができる。
結局本発明によれば、コントロール・ストレィジにエラ
ーが発生したとき、サービス・プロセッサにより保持し
ているソース・データにより再書込みを行ないこれを修
復する。

そしてこのときこのエラーが修復された場合には、その
エラーを間歌エラーと判断してそのまま処理を続行する
ことになる。しかしながら上記再書込みによるもはやり
エラーの存在する場合にはこれをハード・ェフーと判断
し、そのエラーの存在するコントロール・ストレィジ領
域を使用しないように構成したので、エラーが発生する
機会を非常に減少することができる。しかもこハード・
エラー存在領域から空きモジュール領域にデータを転記
する場合、モジュール制御テーブルをあらかじめファイ
ル中に用意してあるのでこの空きモジュールへの転記を
極めてスムースに行なうことができる。

その上、交代制御テーブルがファイル中に設けられてい
るので、そのブランチ・オーダのブランチ先の訂正等を
極めて短時間で行なうことも可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例回路構成を示し、第２図イは
モジュール制御テーブルを示し、第２図口はモジュール
制御テーブルの記入項目を示し、第２図ハはモジュール
制御テーブルに記入する制御フラグの詳細を示し、第３
図イはモジュール相対アドレス・テーフル、第３図口は
ブランチ・アドレス・テーブルを示し、第４図はマイク
ロプログラム・ブランチ・オーダを示す。 図中、１は中央処理装置、２はコントロール・ストレイ
ジ、３はコントロール・ストレイジ用のアドレス・レジ
スタ、４はコントロール・ストレイジ用のバックアップ
・レジスタ、５は出力レジス夕、６はパリティ検出器、
７はサービス・プロセッサ、８はサービス・プロセッサ
を制御する制御プロセッサ、９はサービス・プロセッサ
用の〆モリ、１０はフアイル、１１はサービス・プロセ
ッサに設けられたインターフェイス部、１５はモジュー
ル制御テーフル、１６はモジュール相対アドレス・テー
フル、１７はブランチ・アドレス・テーブルをそれぞれ
示す。 第１図 第２図 第３図 第４図

Claims (1)

【特許請求の範囲】
1. １ マイクロプログラムを格納するコントロール・スト
   レイジと該コントロール・ストレイジにソース・データ
   から上記マイクロプログラムを格納するマイクロプログ
   ラム格納手段と上記コントロール・ストレイジ出力のエ
   ラーの有無を検出するエラー検出手段を具備するコント
   ロール・ストレイジ制御方式において、コントロール・
   ストレイジの出力データと該コントロール・ストレイジ
   に記入すべきソース・データとを比較する比較手段と、
   上記マイクロプログラムの交替可能な単位のコントロー
   ル・ストレイジ内におけるデータ格納状態を示す制御テ
   ーブルを設け、上記エラー検出手段によりエラーを検出
   した場合当該エラー・データ格納部分を上記ソース・デ
   ータにより書替えるとともに、この書替えたデータを読
   出したときこれにもエラーが存在する場合には上記制御
   テーブルにもとづき上記エラー発生部分に格納されるデ
   ータを上記コントロール・ストレイジの他の部分に格納
   するように制御するとともに、さらに、上記制御テーブ
   ルはコントロール・ストレイジのモジユール番号及び制
   御フラグを記入したモジユール制御テーブル及び、その
   モジユール番号をブランチ先アドレスとするマイクロプ
   ログラムのブランチ・オーダのアドレスが記入された交
   代制御テーブルにより構成されてなり、エラー発生アド
   レスの含まれるモジユールをブランチ先としているブラ
   ンチ・オーダを上記交代制御テーブルにより検出し、当
   該ブランチ先を変更するよう制御することを特徴とする
   コントロール・ストレイジ・エラー回復処理方式。