JPS6041749B2 - 時刻補正機構 - Google Patents
時刻補正機構Info
- Publication number
- JPS6041749B2 JPS6041749B2 JP52112698A JP11269877A JPS6041749B2 JP S6041749 B2 JPS6041749 B2 JP S6041749B2 JP 52112698 A JP52112698 A JP 52112698A JP 11269877 A JP11269877 A JP 11269877A JP S6041749 B2 JPS6041749 B2 JP S6041749B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- frequency
- crystal oscillator
- counter
- correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G3/00—Producing timing pulses
- G04G3/02—Circuits for deriving low frequency timing pulses from pulses of higher frequency
- G04G3/022—Circuits for deriving low frequency timing pulses from pulses of higher frequency the desired number of pulses per unit of time being obtained by adding to or substracting from a pulse train one or more pulses
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Electric Clocks (AREA)
Description
【発明の詳細な説明】
本発明は水晶発振子を用いた時計等の時刻補正−機構
に関する。
に関する。
水晶発振子を利用した電子式の時計は、水晶発振子の
製造上のバラツキ等により、目標とする発振周波数を正
確に実現することはできないため、ある程度の誤差は避
けることができない。
製造上のバラツキ等により、目標とする発振周波数を正
確に実現することはできないため、ある程度の誤差は避
けることができない。
このた。め、例えは、月差５秒とか、２側′といつた誤
差を許容さざるを得ない。 ところで、水晶発振子を利
用した時計は上記のように誤差を避けることはできない
が、その誤差は製造された水晶発振子の振動周波数によ
つて規定される。
差を許容さざるを得ない。 ところで、水晶発振子を利
用した時計は上記のように誤差を避けることはできない
が、その誤差は製造された水晶発振子の振動周波数によ
つて規定される。
すなわち、一旦得られた水晶発振子の振動周波数は電源
の電圧が一定である限り当初の周波数を保つ。したがつ
て、設計周波数との誤差を測定しこれを規則的に修正す
れば正確な時刻を計時する時計が得られるものと思われ
る。 本発明は上記のような検討の結果生まれたもので
あり、その目的とするところは、水晶発振子の製造上の
バラツキを回路的に補正できる時刻補正機構を得ること
にある。
の電圧が一定である限り当初の周波数を保つ。したがつ
て、設計周波数との誤差を測定しこれを規則的に修正す
れば正確な時刻を計時する時計が得られるものと思われ
る。 本発明は上記のような検討の結果生まれたもので
あり、その目的とするところは、水晶発振子の製造上の
バラツキを回路的に補正できる時刻補正機構を得ること
にある。
上記目的を達成するための本発明の要旨は、水晶発振
子の振動周波数と設計周波数との比較において得られた
補正周波数を記憶回路に記憶しておき、水晶発振子の出
力に同期して演算を行う減算カウンタを上記記憶周波数
だけカウントさせ、カウント’’ｏ’’となつた時に基
本カウンタに加算又は減算を行わせることによつて時刻
を補正してなることを特徴とするものてある。
子の振動周波数と設計周波数との比較において得られた
補正周波数を記憶回路に記憶しておき、水晶発振子の出
力に同期して演算を行う減算カウンタを上記記憶周波数
だけカウントさせ、カウント’’ｏ’’となつた時に基
本カウンタに加算又は減算を行わせることによつて時刻
を補正してなることを特徴とするものてある。
以下実施例にそつて図面を参照し本発明を具体的に説
明する。
明する。
第１図は本発明に係る時刻補正機構の一実施例を示す
ブロック線図である。
ブロック線図である。
図中１は水晶発振子てあり、基本周波数Ｖ。
を出力する。２はＰＲＯＭ（プログラマブル・リードオ
ンリメモリ）であり、上記基本周波数Ｖ。
ンリメモリ）であり、上記基本周波数Ｖ。
と設計周波数との関係において求められた補正周波数が
書き込まれるとともに、後で説明する加算又は減算（“
゜１゛又は“０゛）の符号が書き込まれる。３は上記基
本周波数Ｖ。
書き込まれるとともに、後で説明する加算又は減算（“
゜１゛又は“０゛）の符号が書き込まれる。３は上記基
本周波数Ｖ。
が印加される減算カウンタであり、ＡＮＤゲート回路Ｇ
１を介して上記ＰＲＯＭ２の記憶周波数が印加される。
すられち、この減算カウンタ３では上記記憶周波数ＶＡ
がセットされ、上記基本周波数Ｖ。に基づいて減算がな
される。４は、上記減算カウンタ３が減算を行い゜“０
゛となつたことを検出する検出回路であり、上記ＡＮＤ
ゲート回路Ｇ１のゲートを制御する。
１を介して上記ＰＲＯＭ２の記憶周波数が印加される。
すられち、この減算カウンタ３では上記記憶周波数ＶＡ
がセットされ、上記基本周波数Ｖ。に基づいて減算がな
される。４は、上記減算カウンタ３が減算を行い゜“０
゛となつたことを検出する検出回路であり、上記ＡＮＤ
ゲート回路Ｇ１のゲートを制御する。
すなわち、減算カウンタ３が減算動作中はこの検出回路
４ば゜０゛を出力して，ＡＮＤゲート回路Ｇ１のゲート
を閉じているが、減算動作終了時ぱ゜０゛を検出して“
゜１゛を出力し、もつてＡＮＤゲート回路Ｇ１を開き、
ＰＲＯＭ２の記憶周波数を減算カウンタ３に再びセット
するものてある。図中５は時刻を計時するための基本カ
ウンタであり、入力側には水晶発振子１からの基本周波
数■。を受ける第１の加算用端子Ｐ１と、第２の加算用
端子Ｐ２及び、減算用端子Ｐ３を有するすなわち、加減
算可能な構成となつている。上記第２の加算用端子Ｐ２
にはＡＮＤゲート回路Ｇ２（以下遅れ用ゲートともいう
）の出力■。が印加され、減算用端子Ｐ３にはＡＮＤゲ
ート回路Ｇ３（以下進み用ゲートともいう）の出力ＶＦ
が印加される。上記Ｎ１ゲート回路Ｇ２は上記゜“０゛
検出回路４の出力■。と、ＰＲＯＭ２の符号信号■。の
反転出力（インバータＩＮｌにつて反転）を２入力とし
ており、ＡＮＤゲート回路Ｇ３は上記検出回路４の出力
■。とＰＲＯＭの符号信号Ｖｃを２入力としている。す
なわち、基本カウンタ５内の構成は図示しないが、ＡＮ
Ｄゲート回路Ｇ２の出力■。が“゜１゛となると基本カ
ウンタ５内で、゜“１゛が基本周波数に加算され、逆に
、ＡＮＤゲート回路Ｇ３の出力■Ｆが“１゛となると基
本周波数から“゜１゛が減算されるような構成になつて
いる。上記ブロック線図の動作説明に先立つて、先ず、
上記ＰＲＯＭに書き込む補正値の計算方法の一例を説明
する。
４ば゜０゛を出力して，ＡＮＤゲート回路Ｇ１のゲート
を閉じているが、減算動作終了時ぱ゜０゛を検出して“
゜１゛を出力し、もつてＡＮＤゲート回路Ｇ１を開き、
ＰＲＯＭ２の記憶周波数を減算カウンタ３に再びセット
するものてある。図中５は時刻を計時するための基本カ
ウンタであり、入力側には水晶発振子１からの基本周波
数■。を受ける第１の加算用端子Ｐ１と、第２の加算用
端子Ｐ２及び、減算用端子Ｐ３を有するすなわち、加減
算可能な構成となつている。上記第２の加算用端子Ｐ２
にはＡＮＤゲート回路Ｇ２（以下遅れ用ゲートともいう
）の出力■。が印加され、減算用端子Ｐ３にはＡＮＤゲ
ート回路Ｇ３（以下進み用ゲートともいう）の出力ＶＦ
が印加される。上記Ｎ１ゲート回路Ｇ２は上記゜“０゛
検出回路４の出力■。と、ＰＲＯＭ２の符号信号■。の
反転出力（インバータＩＮｌにつて反転）を２入力とし
ており、ＡＮＤゲート回路Ｇ３は上記検出回路４の出力
■。とＰＲＯＭの符号信号Ｖｃを２入力としている。す
なわち、基本カウンタ５内の構成は図示しないが、ＡＮ
Ｄゲート回路Ｇ２の出力■。が“゜１゛となると基本カ
ウンタ５内で、゜“１゛が基本周波数に加算され、逆に
、ＡＮＤゲート回路Ｇ３の出力■Ｆが“１゛となると基
本周波数から“゜１゛が減算されるような構成になつて
いる。上記ブロック線図の動作説明に先立つて、先ず、
上記ＰＲＯＭに書き込む補正値の計算方法の一例を説明
する。
ここで、水晶発振子の設計周波数をａとし、その実測周
波数をｂとし、さらに、上記発振周波数ｂの発振子を使
つた時計の１日に進む（又は遅れる）時間をｃとするこ
のとき、上記Ａ，ｂ，ｃの間には次式（１）の関係があ
る。
波数をｂとし、さらに、上記発振周波数ｂの発振子を使
つた時計の１日に進む（又は遅れる）時間をｃとするこ
のとき、上記Ａ，ｂ，ｃの間には次式（１）の関係があ
る。
ここで、この時計が進むとした場合には、ｂ〉ａの関係
となる。
となる。
したがつて、ＰＲＯＭにセットする数値ｎの計算式は次
式（２）となる。上記計算式に具体的数値を当てて説明
する。
式（２）となる。上記計算式に具体的数値を当てて説明
する。
この水晶発振子の振動周波数の設計値が４ＧＨｚであつ
たとする。そして、製造時の実測周波数が４００００１
５Ｈｚであつたとする。この周波数のまま補正せずに時
計を作ると、この時計は１日につき、０．３２４秒進む
。すなわち、１ケ月３０日として約９．７鍬進むことに
なる。これを補正するためには、ＰＲＯＭには上記（２
）式により補正値２６６６６７Ｈｚを書き込んでおく必
要がある。すなわち、基本周波数２６６６６７Ｈｚ毎に
１Ｈｚ減算して補正を行うようにするわけてある。上記
の結果により、ＰＲＯＭ２には２６６６６７Ｈｚを書き
込むとともに、進み符号である“１゛を書き込む。
たとする。そして、製造時の実測周波数が４００００１
５Ｈｚであつたとする。この周波数のまま補正せずに時
計を作ると、この時計は１日につき、０．３２４秒進む
。すなわち、１ケ月３０日として約９．７鍬進むことに
なる。これを補正するためには、ＰＲＯＭには上記（２
）式により補正値２６６６６７Ｈｚを書き込んでおく必
要がある。すなわち、基本周波数２６６６６７Ｈｚ毎に
１Ｈｚ減算して補正を行うようにするわけてある。上記
の結果により、ＰＲＯＭ２には２６６６６７Ｈｚを書き
込むとともに、進み符号である“１゛を書き込む。
したがつて、減算カウンタ３にはＡＮＤゲート回路Ｇ１
を介して２６６６６７Ｈｚがセットされる。そして、減
算カウンタ３は、上記セットされた瞬間から、水晶発振
子１の基本周波数■。に従つて減算を行う。次に上記セ
ットされた数（２６６６６７）だけ減算がなされると減
算カウンタ３の出力は゜“０゛となる。これを検出回路
４が検出し“１゛を出力する。この検出回路４の出力に
よつて減算カウンタセット用のＡＮＤゲート回路Ｇ１が
ゲートを開き、再びＰＲＯＭ２の書き込み値（２６６６
６７）を減算カウンタにセットする。これと同時に、上
記検出回路４の出力“１゛と、ＰＲＣＭの符号信号゜“
１゛を２入力とする減算用のＡＮＤゲート回路Ｇ３がゲ
ートを開き、出力ＶＦが“゜１゛となる。これにより、
基本カウンタ５は、基本周波数Ｖ。からは、１カウント
分減算されることになる。以下同様にして、２６６６６
７回毎に１回減算がなされ、時刻が自動的に補正される
。逆に、製造された水晶発振子が設計周波数より゛も少
なかつたときは、この発振子を使用した時計は遅れるこ
とになるが、この場合は、上記計算式（１），（２）に
よつて得られた補正周波数をＰＲＯＭ２にセットしてお
き、符号部には“゜０゛を書き込む。
を介して２６６６６７Ｈｚがセットされる。そして、減
算カウンタ３は、上記セットされた瞬間から、水晶発振
子１の基本周波数■。に従つて減算を行う。次に上記セ
ットされた数（２６６６６７）だけ減算がなされると減
算カウンタ３の出力は゜“０゛となる。これを検出回路
４が検出し“１゛を出力する。この検出回路４の出力に
よつて減算カウンタセット用のＡＮＤゲート回路Ｇ１が
ゲートを開き、再びＰＲＯＭ２の書き込み値（２６６６
６７）を減算カウンタにセットする。これと同時に、上
記検出回路４の出力“１゛と、ＰＲＣＭの符号信号゜“
１゛を２入力とする減算用のＡＮＤゲート回路Ｇ３がゲ
ートを開き、出力ＶＦが“゜１゛となる。これにより、
基本カウンタ５は、基本周波数Ｖ。からは、１カウント
分減算されることになる。以下同様にして、２６６６６
７回毎に１回減算がなされ、時刻が自動的に補正される
。逆に、製造された水晶発振子が設計周波数より゛も少
なかつたときは、この発振子を使用した時計は遅れるこ
とになるが、この場合は、上記計算式（１），（２）に
よつて得られた補正周波数をＰＲＯＭ２にセットしてお
き、符号部には“゜０゛を書き込む。
このようにすれば、減算カウンタ３の出力が゜“０゛と
なる度に遅れ用ＡＮＤゲート回路Ｇ２がゲートを開き、
基本周波数に゜“１゛を加算することとなり補正がなさ
れる。以上のように本発明によれば、水晶発振子の振動
周波数に製造上のバラツキがあつても、回路的に正確な
時刻を補正することができ、このような補正機構を使用
すれば誤差の少ない時計が得られる。
なる度に遅れ用ＡＮＤゲート回路Ｇ２がゲートを開き、
基本周波数に゜“１゛を加算することとなり補正がなさ
れる。以上のように本発明によれば、水晶発振子の振動
周波数に製造上のバラツキがあつても、回路的に正確な
時刻を補正することができ、このような補正機構を使用
すれば誤差の少ない時計が得られる。
本発明は上記実施例に限定されず、種々の変形を用いる
ことができる。
ことができる。
例えば、上記実施例においては、基本カウンタにおいて
は補正時毎に１カウント加減算を行うものとしたが、こ
れに限らず、一度に２カウント以上加減算を行うように
してもよい。かかる場合はＰＲＯＭ２の設定値をそれに
応じて減少させる必要がある。また、上記実施例では製
造時の補正値をＰＲＯＭに記憶するものであつたが、こ
れに限らず、ＲＡＭ（ランダムアクセスメモリ）を付加
し、使用時に任意に補正値を設定できるようにしてもよ
い。
は補正時毎に１カウント加減算を行うものとしたが、こ
れに限らず、一度に２カウント以上加減算を行うように
してもよい。かかる場合はＰＲＯＭ２の設定値をそれに
応じて減少させる必要がある。また、上記実施例では製
造時の補正値をＰＲＯＭに記憶するものであつたが、こ
れに限らず、ＲＡＭ（ランダムアクセスメモリ）を付加
し、使用時に任意に補正値を設定できるようにしてもよ
い。
すなわち、季節、地域差等に基づく使用条件（温度等）
が異なる場合に、予めＲＡＭに種々の条件を記憶させて
おき、使用者が適当に補正値を選び設定できるようにす
ればより有効なものとなる。本発明は水晶発振子を用い
た時刻補正機構として広く利用できる。
が異なる場合に、予めＲＡＭに種々の条件を記憶させて
おき、使用者が適当に補正値を選び設定できるようにす
ればより有効なものとなる。本発明は水晶発振子を用い
た時刻補正機構として広く利用できる。
第１図は本発明に係る時刻補正機構の一実施例を示すブ
ロック線図である。 １・・・・・・水晶発振子、２・・・・・・ＰＲＯＭ、
３・・・・・・減算カウンタ、４・・・・・・検出回路
、５・・・・・・基本カウンタ、ＩＮ・・・・・・イン
バータ、Ｇ１〜Ｇ３・・・・・・ゲート回路。
ロック線図である。 １・・・・・・水晶発振子、２・・・・・・ＰＲＯＭ、
３・・・・・・減算カウンタ、４・・・・・・検出回路
、５・・・・・・基本カウンタ、ＩＮ・・・・・・イン
バータ、Ｇ１〜Ｇ３・・・・・・ゲート回路。
Claims (1)
- １ 水晶発振子と、上記水晶発振子の出力を計数する基
本カウンタと、上記水晶発振子の振動周波数と基準周波
数との相違に基づいて求められた補正周波数データと符
号データとが記憶される記憶回路と、上記水晶発振子の
出力を計数する補正用カウンタと、上記補正用カウンタ
の出力が“０”となつたことを検出する検出回路と、上
記検出回路の出力と上記符号データとを受けとることに
よつて“１”加算又は“１”減算のための信号を出力す
るゲート回路とを備えてなり、上記検出回路から検出信
号が出力されたとき上記補正周波数データを上記補正用
カウンタにプリセットさせるようにしてなるとともに、
上記検出信号が出力されたときに上記ゲート回路から出
力される信号によつて上記基本カウンタの内容を“１”
だけ増加もしくは減小させるようにしてなることを特徴
とする時刻補正機構。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52112698A JPS6041749B2 (ja) | 1977-09-21 | 1977-09-21 | 時刻補正機構 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52112698A JPS6041749B2 (ja) | 1977-09-21 | 1977-09-21 | 時刻補正機構 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5446579A JPS5446579A (en) | 1979-04-12 |
| JPS6041749B2 true JPS6041749B2 (ja) | 1985-09-18 |
Family
ID=14593247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52112698A Expired JPS6041749B2 (ja) | 1977-09-21 | 1977-09-21 | 時刻補正機構 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6041749B2 (ja) |
-
1977
- 1977-09-21 JP JP52112698A patent/JPS6041749B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5446579A (en) | 1979-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4305041A (en) | Time compensated clock oscillator | |
| US10734947B2 (en) | Systems and methods for frequency compensation of real-time-clock systems | |
| JPH07311289A (ja) | 電子時計及び時刻補正方法 | |
| JPS6310370B2 (ja) | ||
| US4708491A (en) | Time of day clock | |
| US6590376B1 (en) | Method of deriving a frequency of a pulse signal from alternate sources and method of calibrating same | |
| US4114363A (en) | Electronic timepiece | |
| CN115085721A (zh) | 基于晶体振荡器的温度补偿方法、装置、设备及存储介质 | |
| JP2007078405A (ja) | ソフトウェア時計の計時プログラム | |
| JPS6041749B2 (ja) | 時刻補正機構 | |
| JPS62240824A (ja) | 温度計 | |
| JP4711546B2 (ja) | リアルタイムクロックの温度補正方法およびリアルタイムクロックを備えた処理装置 | |
| US4068463A (en) | Reference signal frequency correction in an electronic timepiece | |
| JP2896004B2 (ja) | カレンダｉＣ補正方法 | |
| JP2003240884A (ja) | 電子式時計装置，電子式時計装置の時刻補正方法および時刻補正プログラム | |
| JPS5632809A (en) | Correcting unit for frequency | |
| JPH1114775A (ja) | 電子時計の自動表示時刻補正方法 | |
| JPH0450793A (ja) | 時計精度調整装置 | |
| JPS62231196A (ja) | 誤差調整機能を有する時計装置 | |
| JPS5912381A (ja) | 電子時計 | |
| JPH0245837Y2 (ja) | ||
| JPH02227698A (ja) | 時計自動調整装置 | |
| US4173117A (en) | Electronic timepiece | |
| JPS58166285A (ja) | 温度補償付電子時計 | |
| JPH01216293A (ja) | 時刻誤差補正方法 |