JPS6041864B2 - Method for forming metallized layer on insulating substrate - Google Patents
Method for forming metallized layer on insulating substrateInfo
- Publication number
- JPS6041864B2 JPS6041864B2 JP55090905A JP9090580A JPS6041864B2 JP S6041864 B2 JPS6041864 B2 JP S6041864B2 JP 55090905 A JP55090905 A JP 55090905A JP 9090580 A JP9090580 A JP 9090580A JP S6041864 B2 JPS6041864 B2 JP S6041864B2
- Authority
- JP
- Japan
- Prior art keywords
- metallized
- metallization
- insulating substrate
- container
- cp2l
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W44/00—Electrical arrangements for controlling or matching impedance
- H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/737—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a laterally-adjacent lead frame, conducting package substrate or heat sink
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】
本発明はセラミック等の絶縁性基板で構成された半導
体容器において、その絶縁性基板に金属化膜(メタライ
ズ層)を形成する方法に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for forming a metallized film (metalized layer) on an insulating substrate of a semiconductor container made of an insulating substrate such as a ceramic.
砒化カリウム電界効果形トランジスタ(以下、G。A、
FETと呼ふ)は4GH2以上のマイクロ波帯において
も増幅、発振が可能なΞ端子素子であるので、従来、こ
の周波数帯で主に使用されていたダイオードにかわる主
要なマイクロ波帯デバイスとして実用化されている。
しかし、例えは10GH2以上と動作周波数が高くなる
と、これを封止する気密封止セラミック製容器の構造に
基づく寄生インダクタンスや寄生容量等により、G、A
、FET素子の本来もつている特性、例えば利得、雑音
指数およびそれらの帯域特。Potassium arsenide field effect transistor (hereinafter referred to as G.A.
FET (FET) is a Ξ terminal element that can amplify and oscillate even in the microwave band of 4GH2 or higher, so it is put into practical use as a main microwave band device instead of the diode that has been mainly used in this frequency band. has been made into
However, as the operating frequency becomes higher, for example 10GH2 or higher, the G, A
, the inherent characteristics of FET elements, such as gain, noise figure, and their band characteristics.
性がそこなわれる。このため、G、A、FET素子を直
接高周波回路に組込むことが行なわれている。ところが
、このような使用状態ではG、A、FET素子を周囲雰
囲気から完全に遮断することが困難なため、G、A、F
ET素子を直接に高周波回路に組込;んだマイクロ波半
導体装置の高い信頼性を保証することはむずかしい。そ
こで10GH2以上の周波数帯においてもG、A、FE
T素子の特性を余りそこなわないような容器が提案され
ている。この容器は、第1図に示すように、気密封止用
金属キャップ1を接地端子として用いて接地インダクタ
ンスを極力低減した構造を有している。即ち、容器3の
中にG、A、FET素子を収納し、金スズ等のろう材2
で気密封止用メタライズ層6に金属キャップ1を接着固
定して気密封止するものてある。尚、外部リード4、5
は入出力端子であり、例えば各々ゲート、ドレイン端子
として用いられる。 気密封止用メタライズ層6はセラ
ミック容器3の内壁に形成されたメタライズ部7により
接地用メタライズ部8と導通しているので、金属製キャ
ップ1は接地端子、例えばソース端子の役割をはたす。
また、リード4、5はセラミック容器3に形成された内
部入出力メタライズ部9、10と接続するメタライズ部
20、21に接続される。 かかる容器はセラミック容
器3の中を貫通して形成された入出力用メタライズ部9
、10のために、2枚のセラミックプレート (以下、
CPと略す)11と12とをはり合わせ高温焼成して製
造されている。これは一般にラミネート形パッケージと
呼ばれる。 このラミネート形パッケージの製造方法を
第2図を用いて説明する。Sexuality is damaged. For this reason, G, A, and FET elements are being directly incorporated into high-frequency circuits. However, under such conditions of use, it is difficult to completely isolate the G, A, and FET elements from the surrounding atmosphere;
It is difficult to guarantee high reliability of a microwave semiconductor device in which an ET element is directly incorporated into a high frequency circuit. Therefore, even in the frequency band of 10GH2 or higher, G, A, FE
A container that does not significantly impair the characteristics of the T element has been proposed. As shown in FIG. 1, this container has a structure in which a hermetic sealing metal cap 1 is used as a ground terminal to reduce ground inductance as much as possible. That is, G, A, and FET elements are stored in a container 3, and a brazing material 2 such as gold-tin is used.
The metal cap 1 is adhesively fixed to the metallized layer 6 for airtight sealing to achieve airtight sealing. In addition, external leads 4 and 5
are input/output terminals, and are used as gate and drain terminals, respectively. Since the hermetic sealing metallized layer 6 is electrically connected to the grounding metallized part 8 through the metallized part 7 formed on the inner wall of the ceramic container 3, the metal cap 1 serves as a ground terminal, for example, a source terminal.
Further, the leads 4 and 5 are connected to metallized parts 20 and 21 which are connected to internal input/output metallized parts 9 and 10 formed in the ceramic container 3. This container has an input/output metallized portion 9 formed by penetrating the inside of the ceramic container 3.
, 10, two ceramic plates (hereinafter,
(abbreviated as CP) 11 and 12 are bonded together and fired at high temperature. This is commonly referred to as a laminate package. A method of manufacturing this laminated package will be explained with reference to FIG.
まず、同図aのように、例えば5ヒ×印−の面積で厚さ
O、38rfr!nのアルミナでなるCPIIを用意し
、これにソース用メタライズ8、ドレインメタライズ1
0およびゲートメタライズ9を例えばタングステン等の
金属を薄く印刷して形成する。次に、同図bの如くCP
llと同一形状のCPl2を用意し、円形に打抜いて容
器の内容積となりうる部分13を形成する。First, as shown in figure a, for example, the area of 5 h x mark - has a thickness of O and 38 rfr! Prepare CPII made of n alumina, and add 8 source metallizations and 1 drain metallization layer to it.
0 and gate metallization 9 are formed by thinly printing a metal such as tungsten. Next, as shown in Figure b, CP
A CP12 having the same shape as 11 is prepared and punched out into a circular shape to form a portion 13 that can be the internal volume of the container.
この場合、打ち抜かれた円形部13はCPllに印刷さ
れたパターンすなわちソース、ドレイン、ゲート用メタ
ライズ部8,10,9と同一ピッチで形成される。次に
、同図cのように、気密封止用メタライズ6を印刷する
。次いで、CPllとCPl2とを同図dのように位置
を合わせし、高温ブレスを用いて両者を接着させる。In this case, the punched circular portions 13 are formed at the same pitch as the pattern printed on the CPll, that is, the source, drain, and gate metallized portions 8, 10, and 9. Next, as shown in FIG. 3c, metallization 6 for airtight sealing is printed. Next, CPll and CP12 are aligned as shown in d of the figure, and the two are bonded together using a high temperature press.
次に、同図eの如く、CPllのメタライズ部8とCP
l2のメタライズ部6とを導通させるために、例えばタ
ングステン等の金属をCPl2の内面でかつCPllの
メタライズ部8の上方の部分に、一般には細い筆等で付
着させメタライズ部7を形成する。この後、焼成してC
PllとCPl2とを一体化させ気密性を確実にする。
次にCPll,l2を切断して所定の大きさにし、外部
リード4,5を付けるためのメタライズ部20,21を
メタライズ部9,10と接触する様にCPllの外部側
面に形成する。そして、コバー等の外部リード4,5を
例えば銀銅ローを用いてメタライズ部20,21に付着
させるとラミネート形パッケージができあがる。この様
に、かかる製造方法において最も問題になるのは、内部
側面メタライズ7を形成する工程にある。Next, as shown in FIG.
In order to conduct the metallized portion 6 of the CP12, a metal such as tungsten is deposited on the inner surface of the CP12 and above the metallized portion 8 of the CP11, generally using a thin brush or the like, to form the metalized portion 7. After this, it is fired and C
Pll and CPl2 are integrated to ensure airtightness.
Next, CPll and l2 are cut to a predetermined size, and metallized parts 20 and 21 for attaching external leads 4 and 5 are formed on the outer side surface of CPll so as to be in contact with metallized parts 9 and 10. Then, a laminate type package is completed by attaching external leads 4 and 5 such as cover to the metallized parts 20 and 21 using, for example, a silver-copper solder. As described above, the most problematic aspect of this manufacturing method lies in the step of forming the inner side metallization 7.
すなわち、筆等により手でメタライズ部7を形成するた
めに、メタライズ7の幅1が個々のパッケージにおいて
異なる。この内部メタライズ7の幅1は接地インダクタ
ンスに大きく影響を与える。つまり、幅1が広けれは接
地インダクタンスは小さく、狭くなれば接地インダクタ
ンスは大きくなる。このため、個々のパッケージの接地
インダクタンスが大きくばらつく。このことは、この様
なケースを用いて作られたGaAsFETの接地インダ
クタンスは常に個々FETで異なる事を示している。従
つて、高周波回路にこのFETを入れて選別する場合に
、入出力高周波回路の整合回路は定まらずつねに個々の
FETで整合をとる必要がある。この整合をとる作業は
非常な時間と忍耐を要することになり、よつてFETの
製造原価が高くなると共に、正確な性能を評価しえない
ことが多い。本発明の目的は以上の様な欠点を除去し、
もつてGaAaFETの製造原価を下げ、また正確な評
価が可能になると共に一定の独特性を示しうるGaAs
FETを得るための容器の製法を提供することにある。That is, since the metallized portion 7 is formed manually with a brush or the like, the width 1 of the metallized portion 7 is different for each package. The width 1 of this internal metallization 7 greatly affects the grounding inductance. That is, if the width 1 is wide, the ground inductance is small, and if the width 1 is narrow, the ground inductance is large. For this reason, the grounding inductance of individual packages varies widely. This shows that the ground inductance of GaAs FETs made using such a case always differs from one FET to another. Therefore, when this FET is included in a high frequency circuit for selection, the matching circuit of the input/output high frequency circuit is not fixed and it is necessary to always match each FET. This matching process requires a great deal of time and patience, which increases the manufacturing cost of the FET and often makes it impossible to accurately evaluate performance. The purpose of the present invention is to eliminate the above-mentioned drawbacks,
GaAs FETs can reduce the manufacturing cost of GaAaFETs, enable accurate evaluation, and exhibit certain unique characteristics.
An object of the present invention is to provide a method for manufacturing a container for obtaining an FET.
本発明の方法は、絶縁性基板の一主面と交わる他の面に
吸気あるいは押圧により金属を付着させ、これによりそ
の他の面に金属化層を形成することを特徴とする。The method of the present invention is characterized in that metal is deposited on another surface of the insulating substrate that intersects with one principal surface by suction or pressing, thereby forming a metallized layer on the other surface.
以下図面より本発明の実施例を詳細に説明する。Embodiments of the present invention will be described in detail below with reference to the drawings.
第3図は本発明の一実施例を示す製造工程図である。FIG. 3 is a manufacturing process diagram showing an embodiment of the present invention.
まず、同図aのように厚さ0.387077!で5−×
5C#0nの面積をもつアルミナのCP2lを用意し一
辺の長さrへが例えば2悶の角の中にソース用メタライ
ズ22、ドレイン用メタライズ23、ゲート用メタライ
ズ24を例えばタングステン等の金属を薄く印刷して形
成する。ここで、メタライズ部22,23,24はそれ
ぞれ離れて独立したパ”ターンであり、ソース用メタラ
イズ部22の長さm1およびゲ−トードレインメタライ
ズ間の距離朋は各々1.5TnIn11rAと設計され
ている。一方、CP2Oと同一形状のCP2lを打抜き
加■してM3〉亀なる長方形部分を除去し、同図bのよ
うにパッケージの内容積の一部となる空間25を形成す
る。このとき、辺M3はM。>M3〉M4〉およびM3
くm1なる関係を満たすように設定され、m1=1.5
wunの場合例えばM3=1.2T!nのようにとる。
従つて、CP2OとCP2lを重ね合せたときCP2l
の空間25の短辺四はCP2Oのメタライズ部1の上に
位置する。又、辺亀はM2と同じ位の長さにするが、則
が主に接地インダクタンスの値を決めるので、可能なか
ぎり大きくとることが大切である。次に、同図cのよう
にCP2lに例えばタングステン等の金属を薄く印刷し
て接地用メタライズ部26および内面メタライズ部27
を形成する。この内面メタライズ部27の形成は本発明
による方法で形成され、これを第4図を参照して詳細に
説明する。第4図A,bは印刷時における平面図、断面
図をそれぞれ示している。First, as shown in figure a, the thickness is 0.387077! So 5−×
Prepare an alumina CP2l with an area of 5C#0n, and place metallization 22 for the source, metallization 23 for the drain, and metallization 24 for the gate in the corners with a side length r, for example 2, using a thin layer of metal such as tungsten. Print and form. Here, the metallized parts 22, 23, and 24 are separated and independent patterns, and the length m1 of the source metallized part 22 and the distance between the gate and drain metallized parts are each designed to be 1.5TnIn11rA. On the other hand, CP2l, which has the same shape as CP2O, is punched out to remove the rectangular part M3, forming a space 25 that becomes part of the internal volume of the package, as shown in Figure b.At this time, Side M3 is M.>M3>M4> and M3
m1=1.5
For example, in the case of wun, M3=1.2T! Take it like n.
Therefore, when CP2O and CP2l are superimposed, CP2l
The four short sides of the space 25 are located above the metallized portion 1 of CP2O. Also, the length of the side toe should be about the same as M2, but since the law mainly determines the value of grounding inductance, it is important to make it as large as possible. Next, as shown in FIG.
form. The inner surface metallized portion 27 is formed by a method according to the present invention, which will be described in detail with reference to FIG. FIGS. 4A and 4B show a plan view and a sectional view, respectively, during printing.
CP2lは例えばコム等のCP2lに密着しうる材質で
できた台座28の上に載せられる。この台座28にはC
P2lの長方形の穴25よりわずかに、例えば0.1〜
0.2順程度大きい穴29があいている。そして、CP
2lへ密着した面とは反対の面から、台座28の穴29
を通して、例えばロータリーポンプ等の排気装置を用い
て吸気する。吸気したままの状態で、タングステン等の
金属を所謂スクリーン印刷すると液体状のタングステン
は台座28の穴29の方に吸われるため、CP2lの表
面と共に内面にも流れてメタライズ部26,27が形成
される。このスクリーン印刷とは、所定形状のパターン
が描かられたマスクをCPの上に載せ、有機溶剤と混入
された液体上のタングステンをマスク上に流し込むもの
であり、その時パターン上のタングステンがCP上にに
じみ出てメタライズ層が形成される。よつて、排気装置
による吸気のためににじみ出るタングステンの量が多量
となりCP2lの内面にメタライズ層ができる。このと
き、台座28の穴29はCP2lの穴25よりも若干大
きいので、CP2lのメタライズ面とは反対の面には長
方形の穴25のごく周囲にメタライズが形成される。か
かる方法によつて形成されたCP2lに打抜き加工を施
して、第3図dのように長方形の穴25の短辺亀のメタ
ライズ部27は少なくとも残るように形成する。The CP2l is placed on a pedestal 28 made of a material that can be brought into close contact with the CP2l, such as a com. This pedestal 28 has C
Slightly smaller than the rectangular hole 25 of P2l, for example 0.1~
A hole 29 that is approximately 0.2 in size is formed. And C.P.
Hole 29 of pedestal 28 from the side opposite to the side that is in close contact with 2l.
Air is taken in using an evacuation device such as a rotary pump, for example. When so-called screen printing is performed on metal such as tungsten while the air is being sucked, the liquid tungsten is sucked into the hole 29 of the pedestal 28, and flows to the inner surface as well as the surface of the CP 2l, forming metallized portions 26 and 27. Ru. In this screen printing, a mask with a pattern of a predetermined shape is placed on the CP, and tungsten in a liquid mixed with an organic solvent is poured onto the mask. At that time, the tungsten on the pattern is transferred onto the CP. It oozes out and a metallized layer is formed. Therefore, a large amount of tungsten oozes out due to the intake air by the exhaust device, and a metallized layer is formed on the inner surface of the CP2l. At this time, since the hole 29 of the pedestal 28 is slightly larger than the hole 25 of the CP2l, metallization is formed immediately around the rectangular hole 25 on the surface of the CP2l opposite to the metallized surface. The CP 2l formed by this method is punched out so that at least the metallized portion 27 of the short side of the rectangular hole 25 remains as shown in FIG. 3d.
これは、ゲート・ドレインメタライズ部24,23とメ
タライズ部27とが接一触しないようにするためである
。かかる条件を満たすために、新たに打抜く長方形の辺
M5、M6は則〈M3、r〜〉輿、j>M2およびM。
>jとなるようにその大きさ設定すればよく、例えば亀
=1.1T!Rlrl..nl6=1.5順とする。こ
の打抜き加工によりCP2lの長方形の長い方の辺のほ
とんどは除去されるので、内面メタライズ27の残る部
分は長方形の短い方の2辺と長い方の辺のわずか、0.
05?程度となる。従つて、接地インダクタンスに影響
する内面メタライズ7の幅は長方形の穴25の.短辺M
6の長さでほとんど決まる。このようにして作られる接
地インダククンスは±5%内にその値を押えることがで
きる。次に、同図eのように、加工されたCP2Oと2
1とをソース用メタライズ22がCP2lの中・心にく
るように位置合せを行なつて重ね、高温ブレスでこれら
を密着させる。This is to prevent the gate/drain metallized parts 24, 23 and the metallized part 27 from coming into contact with each other. In order to satisfy this condition, the sides M5 and M6 of a newly punched rectangle have the following rules: <M3, r~> pallet, j>M2 and M.
Just set the size so that >j, for example, turtle = 1.1T! Rlrl. .. The order is nl6=1.5. This punching process removes most of the longer sides of the rectangle of CP2l, so the remaining portion of the inner surface metallization 27 is the two shorter sides of the rectangle and a small portion of the longer side.
05? It will be about. Therefore, the width of the inner metallization 7, which affects the grounding inductance, is the width of the rectangular hole 25. Short side M
It is mostly determined by the length of 6. The value of the grounding inductance created in this way can be suppressed to within ±5%. Next, as shown in figure e, the processed CP2O and 2
1 and 2 are aligned and overlapped so that the source metallization 22 is at the center of the CP 2l, and they are brought into close contact with each other using a high-temperature press.
この後、気密性を完全にするための焼成を行なつて一体
化し、そして、所定の大きさつまり亀の大きさにカッタ
ー等を用いて個々の容器に分割する。次に、同図F,f
″に平面図および断面図を示すように、ドレイン、ゲー
ト用メタライズ部23,24と導通するようにCP2O
の外部側面にメタライズ30,31を施す。Thereafter, the container is baked to make it completely airtight, and then it is divided into individual containers using a cutter or the like into a predetermined size, that is, the size of a tortoise. Next, F, f in the same figure
As shown in the plan view and cross-sectional view in ``, CP2O is connected to the drain and gate metallized parts 23 and 24.
Metallization 30, 31 is applied to the external side surface of the
この後、同図G,g′に平面および断面図を示すように
、外部メタライズ部30,31に例えばコバー等の外部
リード32,33を例えば銀銅ロー等を用いて固着させ
る。次にNiおよびAuメッキを順次施行し、シンζタ
ーしてパッケージは出来上がる。このように、かかる方
法によればCP2lの内面メタライズ部27を施すにC
P2lの片面にメタライズ部26を形成するときと同時
に行なうので、手ぬり等による作業を除きパッケージの
製造原価を下げることができる。さらにCP2lの2度
の打抜加工により内面メタライズ部27の幅を一定に形
成できるので、接地インダクタンスの大きさを非常に均
一にすることができ、パッケージの高周波特性を均一に
することができる。第5図A,bおよびcは本発明によ
つて形成された他の半導体容器を示す平面図、X−X″
断面およびY−Y″断面図である。Thereafter, as shown in plan and cross-sectional views in FIGS. G and G', external leads 32 and 33 made of, for example, a cover are fixed to the external metallized portions 30 and 31 using, for example, silver-copper brazing or the like. Next, Ni and Au plating are performed in sequence, followed by sintering to complete the package. In this way, according to this method, when the inner surface metallized portion 27 of CP2l is applied, C.
Since this is done at the same time as forming the metallized portion 26 on one side of P2l, the manufacturing cost of the package can be reduced by eliminating work such as hand-painting. Furthermore, by punching the CP2l twice, the inner metallized portion 27 can be formed to have a constant width, so the ground inductance can be made very uniform, and the high frequency characteristics of the package can be made uniform. 5A, b and c are plan views showing other semiconductor containers formed according to the present invention, X-X''
FIG.
この容器は、ソース端子が銅でできた銅スタット51に
接続されたものであり、さらに接地用メタライズ部52
に金属キャップ(図示せず)を接続してこれを接地する
ものである。この金属キャップと銅スタット51とを接
続するために内面メタライズ部53が必要となり、これ
を第4図および第2図C,dで示した方法により形成す
れば、接地インダクタンスのバラツキは非常に小さくな
る。又、かかる容器も2枚のCP54,55で構成され
ている。尚、メタライズ部56,57は各々ゲートおよ
びドレイン用で、これにリード58,59が接続されて
いる。以上のように本発明によれば、製造原価を低減し
かつ素子の特性を充分に得ると共にそのバラツキも極め
て少なくなつた容器を製造できる。This container has a source terminal connected to a copper stud 51 made of copper, and a grounding metallized part 52.
A metal cap (not shown) is connected to the terminal to ground it. An inner metallized portion 53 is required to connect this metal cap and the copper stud 51, and if this is formed by the method shown in FIG. 4 and FIG. Become. Further, this container is also composed of two CPs 54 and 55. Note that the metallized parts 56 and 57 are for a gate and a drain, respectively, and leads 58 and 59 are connected to them. As described above, according to the present invention, it is possible to manufacture a container in which manufacturing costs are reduced, the characteristics of the element are sufficiently obtained, and the variation thereof is extremely reduced.
尚、本発明は上記実施例に限定されないこと無論である
。即ち、CPの材質や厚さ大きさおよび接着ロー材の材
質は何らこれに限定されない。又、CPの打抜き形状も
任意に、例えば従来の如く円形にしても同様に適当でき
る。さらにまた、3枚以上のCPによる容器や、あるい
は一枚の絶縁性基板の内面にメタライズを形成するとき
も同様にできる。また、第4図の内面メタライズ形成は
吸気して行なつたが、これをマスク上からの押圧形成で
もよい。It goes without saying that the present invention is not limited to the above embodiments. That is, the material, thickness, and size of the CP and the material of the soldering material are not limited to these. Further, the punched shape of the CP can be arbitrarily selected, for example, circular as in the conventional case. Furthermore, the same method can be used when forming metallization on a container made of three or more CP sheets or on the inner surface of a single insulating substrate. Further, although the inner surface metallization in FIG. 4 was performed by suction, it may also be formed by pressing from above a mask.
さらに基台28の穴29の大きさをCP2lの穴25よ
りも大きくしたが、これはCP2Oのメタライズ部22
との接続をなすためであり、よつて、裏面の端部にまで
形成する必要がないならば同じ大きさでよい。Furthermore, the size of the hole 29 in the base 28 is made larger than the hole 25 in the CP2l, but this is because the metallized portion 22 of the CP2O
Therefore, if it is not necessary to form it all the way to the end of the back surface, the same size may be used.
第1図は従来のGaAsFETの容器を示し、特にaは
斜視図、bはキャップ1を取り除いたものの平面図、c
はbのX−X″断面図である。Figure 1 shows a conventional GaAsFET container, in particular, a is a perspective view, b is a plan view with the cap 1 removed, and c
is a sectional view taken along line X-X'' of b.
Claims (1)
押圧することにより金属を付着し、もつて該他の面に金
属化層を形成することを特徴とする絶縁性基板への金属
化層形成方法。1. Metallization of an insulating substrate, characterized by attaching metal to another surface intersecting with one main surface of the insulating substrate by suction or pressing, thereby forming a metalized layer on the other surface. Layer formation method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55090905A JPS6041864B2 (en) | 1980-07-03 | 1980-07-03 | Method for forming metallized layer on insulating substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55090905A JPS6041864B2 (en) | 1980-07-03 | 1980-07-03 | Method for forming metallized layer on insulating substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5717151A JPS5717151A (en) | 1982-01-28 |
| JPS6041864B2 true JPS6041864B2 (en) | 1985-09-19 |
Family
ID=14011412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55090905A Expired JPS6041864B2 (en) | 1980-07-03 | 1980-07-03 | Method for forming metallized layer on insulating substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6041864B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58189443A (en) * | 1982-04-27 | 1983-11-05 | 小湊 照雄 | Assembling of reinforcing steel wire |
-
1980
- 1980-07-03 JP JP55090905A patent/JPS6041864B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5717151A (en) | 1982-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6456172B1 (en) | Multilayered ceramic RF device | |
| EP1094538A2 (en) | Multilayered ceramic RF device | |
| US6570469B2 (en) | Multilayer ceramic device including two ceramic layers with multilayer circuit patterns that can support semiconductor and saw chips | |
| US3996603A (en) | RF power semiconductor package and method of manufacture | |
| JPWO2002063688A1 (en) | Hybrid integrated circuit device, method of manufacturing the same, and electronic device | |
| JP2001237316A (en) | Wireless communication device | |
| US4246697A (en) | Method of manufacturing RF power semiconductor package | |
| JP2002232253A (en) | Microwave package device including thin film bulk acoustic resonator mounted using flip chip bonding technology and method of manufacturing the same | |
| JPS6041864B2 (en) | Method for forming metallized layer on insulating substrate | |
| JP3940026B2 (en) | Manufacturing method of electronic circuit unit | |
| JPH06181119A (en) | LC composite parts | |
| JPH0661058A (en) | Semiconductor integrated circuit device | |
| JPH0348436A (en) | High frequency semiconductor device | |
| JPS6255721B2 (en) | ||
| JPH0228335A (en) | Manufacture of monolithic integrated circuit element | |
| JPS6218747A (en) | Microwave semiconductor device | |
| JPS6056306B2 (en) | Microwave IC device and its manufacturing method | |
| US20250175161A1 (en) | Resin-sealed component and high frequency module | |
| JPH083011Y2 (en) | Package for semiconductor device | |
| JPH04260363A (en) | Integrated circuit component and manufacture thereof | |
| JP2658376B2 (en) | Semiconductor device | |
| JPH04363901A (en) | Hybrid integrated circuit for high frequency microwave and its manufacture | |
| JPH02276269A (en) | Semiconductor device | |
| JPH0223008Y2 (en) | ||
| JPH02140969A (en) | Semiconductor integrated circuit device |