Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6042651B2 - Phase fluctuation compensator - Google Patents
[go: Go Back, main page]

JPS6042651B2 - Phase fluctuation compensator - Google Patents

Phase fluctuation compensator

Info

Publication number
JPS6042651B2
JPS6042651B2 JP5047577A JP5047577A JPS6042651B2 JP S6042651 B2 JPS6042651 B2 JP S6042651B2 JP 5047577 A JP5047577 A JP 5047577A JP 5047577 A JP5047577 A JP 5047577A JP S6042651 B2 JPS6042651 B2 JP S6042651B2
Authority
JP
Japan
Prior art keywords
signal
phase
circuit
phase rotation
automatic equalizer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP5047577A
Other languages
Japanese (ja)
Other versions
JPS53135549A (en
Inventor
秀夫 鈴木
純造 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP5047577A priority Critical patent/JPS6042651B2/en
Publication of JPS53135549A publication Critical patent/JPS53135549A/en
Publication of JPS6042651B2 publication Critical patent/JPS6042651B2/en
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L25/03012Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03038Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Filters And Equalizers (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Description

【発明の詳細な説明】 本発明は、伝送された信号の位相ジッタ等の位相変動
を効果的に補償することのできる位相変動補償装置に関
する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a phase fluctuation compensation device that can effectively compensate for phase fluctuations such as phase jitter of a transmitted signal.

音声帯域電話回線等の限られた周波数帯域の伝送線路
を介して信号を高速度に伝送する場合、一般に回線の振
幅や位相歪によつて伝送波形に大きな符号間干渉が生じ
る。
When transmitting signals at high speed through a limited frequency band transmission line such as a voice band telephone line, large intersymbol interference generally occurs in the transmitted waveform due to the amplitude and phase distortion of the line.

更に伝送された信号には回線による位相ジッタ等の時間
的に変化する位相変動が存在し、伝送信号の符号誤りを
招いている。 しかして従来装置にあつては、自動等化
器を備え、上記符号間干渉を補償するようにしている。
Furthermore, the transmitted signal has phase fluctuations that change over time, such as phase jitter due to the line, leading to code errors in the transmitted signal. However, conventional devices are equipped with an automatic equalizer to compensate for the intersymbol interference.

しカルこの自動等化器では前記位相ジッタによる信号の
速い位相変動までも補償することができない。そこて従
来装置では自動等化器のあとに位相回転回路を設け、上
記位相ジッタ等による位相回転(変動)を補償するよう
にしている。然しながら、一般に、自動等化器のタップ
利得を制御する等化器信号中には位相ジッタによる位相
変動成分が含まれている為に、前記符号間干渉に対して
良好に補償することができない。またこのように精度良
く補償されなかつた信号に対し、前記位相回転回路によ
つて位相ジッタの補償をしても、やはり良好な補償を行
うことができないという欠点があつた。そこで、自動等
化器と位相回転回路を一体的に構成し、上記各回路を相
互作用させて良好な位相変動補償を行うことが考えられ
た。しかしながら、動作初期時点に於ては自動等化器の
タップ利得が未だ収束しておらず、最適値から大きくず
れている。この為、自動等化器の出力には大きな位相変
動と符号間干渉が含まれる。このような信号を前記位相
回転回路に入力しても、この位相回転回路によつて正し
い位相変動検出がなされない。従つて信号が大きく劣化
し、上記タップ利得が良好に収束しないという問題があ
つた。つまり従来装置では回線に位相変動がある場合伝
送された信号の符号間干渉及び位相変動を効果的に補償
することができないという問題を有していた。本発はこ
のような事情を考慮してなされたもので、その目的とす
るところは、伝送された信号の回線による符号間干渉や
位相ジッタ等の位相変動を効果的に補償することのでき
る位相変動補償装置を提供することにある。本発明の慨
要は、情報信号の伝送に先立つて伝送される、例えばM
系列擬似ランダムパターン信号等の特定されたパターン
信号を用いて位相補正回路を殆んど動作させずに自動等
化器のみで、自動等化器のタップ利得を収束せしめ、し
かるのちに位相回転回路による位相ジッタ等による位相
変.動を補償した信号に基づいて生成される等化残信号
を以つて上記自動等化器のタップ利得を制御する。
However, this automatic equalizer cannot even compensate for the fast phase fluctuations of the signal due to the phase jitter. Therefore, in the conventional device, a phase rotation circuit is provided after the automatic equalizer to compensate for the phase rotation (variation) due to the above-mentioned phase jitter and the like. However, since the equalizer signal that controls the tap gain of the automatic equalizer generally contains a phase fluctuation component due to phase jitter, it is not possible to satisfactorily compensate for the intersymbol interference. Furthermore, even if the phase rotation circuit compensates for the phase jitter of a signal that has not been accurately compensated in this way, there is still a drawback that good compensation cannot be achieved. Therefore, it has been considered to integrally configure the automatic equalizer and the phase rotation circuit, and to make the above-mentioned circuits interact with each other to perform good phase fluctuation compensation. However, at the initial stage of operation, the tap gain of the automatic equalizer has not yet converged and deviates significantly from the optimum value. Therefore, the output of the automatic equalizer contains large phase fluctuations and intersymbol interference. Even if such a signal is input to the phase rotation circuit, the phase rotation circuit will not correctly detect the phase fluctuation. Therefore, there was a problem that the signal deteriorated significantly and the tap gain did not converge satisfactorily. In other words, the conventional device has a problem in that it cannot effectively compensate for intersymbol interference and phase fluctuations of the transmitted signal when there is phase fluctuation in the line. This system was developed with these circumstances in mind, and its purpose is to develop a phase that can effectively compensate for phase fluctuations such as intersymbol interference and phase jitter due to the transmitted signal line. An object of the present invention is to provide a fluctuation compensation device. The gist of the present invention is that, for example, an M
Using a specified pattern signal such as a sequence pseudo-random pattern signal, the tap gain of the automatic equalizer is converged using only the automatic equalizer without operating the phase correction circuit, and then the phase rotation circuit is used. Phase changes due to phase jitter, etc. The tap gain of the automatic equalizer is controlled using the equalized residual signal generated based on the motion-compensated signal.

つまり、上記タップ利得の収束時には上記位相回転回路
による位相変動補償効果を低くすることによつて、位相
回転回路と自動等化器の結合度.を低くし、タップ利得
の収束を効果的に行わせしめたのち、上記位相回転回路
と自動等化の結合度を高くして、上記各回路の相乗効果
により伝送された信号の位相変動を精度良く効果的に補
償するようにしたものである。以下、本発明の一実施例
を面を参照して設明する。
In other words, when the tap gain converges, the degree of coupling between the phase rotation circuit and the automatic equalizer is improved by lowering the phase fluctuation compensation effect of the phase rotation circuit. After that, the degree of coupling between the above-mentioned phase rotation circuit and automatic equalization is increased, and the synergistic effect of each of the above-mentioned circuits allows the phase fluctuations of the transmitted signal to be accurately controlled. This is an effective way to compensate. Hereinafter, one embodiment of the present invention will be explained with reference to the aspects.

第1図は本発明装置の概略構成図である。図中1は自動
等化器で、伝送された信号が入力している。この自動等
化器1を介して自動等化された信号は位相回転回路2に
供給され、後述する所定の位相角を以つて位相回転制御
されている。この位相回転回路2から出力される信号は
判定回路3に供給されて符号判定されると共に、位相検
出制御回路4及び差演算回路5に供給されている。そし
て前記判定回路3の判定出力はスイッチ回路6に供給さ
れ、パターン信号発生器7からの例えばM系列擬似ラン
ダムパターン信号と選択的に抽出されて、前記位相検出
回路4及び差演算回路5にノ供給されている。前記位相
検出制御回路4は一方の信号入力とする位相回転回路2
からの出力と、他方の信号入力とする前記スイッチ回路
6によつて選択された判定出力またはパターン信号とか
ら前記伝送された信号の位相誤差を検出し、位相回・転
回路用の制御信号を出力している。また差演算回路5も
上記位相検出制御回路4と同様に、入力する信号から前
記伝送された信号の等化残信号を検出している。この等
化残信号はタップ利得補正信号として前記自動等化器に
帰還されている。また前記位相検出制御回路4の出力と
しての位相制御信号は係数回路8を介して係数制御され
たのち、位相補正信号として前記位相回転回路2に帰還
されている。一方、前記自動等化器1の信号入力側には
信号検出器9が接続されており、情報信号の伝送に先立
つて伝送される例えばM系列擬似ランダムパターン信号
の伝送開始を検出している。
FIG. 1 is a schematic diagram of the apparatus of the present invention. In the figure, 1 is an automatic equalizer, into which the transmitted signal is input. The signal automatically equalized via the automatic equalizer 1 is supplied to a phase rotation circuit 2, where the phase rotation is controlled to have a predetermined phase angle, which will be described later. The signal output from the phase rotation circuit 2 is supplied to a determination circuit 3 for sign determination, and is also supplied to a phase detection control circuit 4 and a difference calculation circuit 5. The judgment output of the judgment circuit 3 is supplied to a switch circuit 6, where it is selectively extracted with, for example, an M-sequence pseudo-random pattern signal from a pattern signal generator 7, and is output to the phase detection circuit 4 and difference calculation circuit 5. Supplied. The phase detection control circuit 4 has a phase rotation circuit 2 which receives one signal input.
and the judgment output or pattern signal selected by the switch circuit 6 which is the other signal input, detect the phase error of the transmitted signal, and generate a control signal for the phase rotation/rotation circuit. It is outputting. Similarly to the phase detection control circuit 4, the difference calculation circuit 5 also detects the equalization residual signal of the transmitted signal from the input signal. This equalized residual signal is fed back to the automatic equalizer as a tap gain correction signal. Further, the phase control signal as the output of the phase detection control circuit 4 is subjected to coefficient control via the coefficient circuit 8, and then fed back to the phase rotation circuit 2 as a phase correction signal. On the other hand, a signal detector 9 is connected to the signal input side of the automatic equalizer 1, and detects the start of transmission of, for example, an M-sequence pseudo-random pattern signal, which is transmitted prior to transmission of an information signal.

そしてこの信号伝送開始時を検出して時間制御回路10
を作動させる。この時間制御回路10は例えばクロック
パルスのカウンタ等からなるタイマー回路で、上記信号
の伝送開始時から所定時間を経て、前記スイッチ回路6
に切換制御信号を、また前記係数回路8に係数制御信号
を夫々供給している。しかして、時間制御回路10から
の制御信号によつて、上記所定時間、前記スイッチ回路
6はパターーン信号発生器7からのパターン信号を選択
的に出力し、また係数回路8は位相誤差が略零の位相補
正信号を前記位相回転回路2に印加している。ところで
、前記自動等化器1は例えば第2図に示すように構成さ
れたものである。即ち、直列に接続された複数の遅延回
路11と、これらの各遅延回路11の出力を夫々タップ
利得制御するタップ利得回路12と、これらの各タップ
利得回路12を介した信号を合成する合成器13とを有
している。そして前記差演算回路5から出力された信号
を入力し、それに所定の係数を乗じる係数回路14と、
この係数回路14を介した信号と前記各遅延回路11の
出力とを乗じる乗算回路15と、これらの乗算回路15
の出力を積分して前記タップ利得回路12にタップ利得
制御信号を供給する積分回路16とからなつている。こ
のように構成された自動等化器1によれば、係数回路1
4に入力する等化残信号によつて前記タップ利得回路1
2のタップ利得が調整され、前記遅延回路11に入力す
る伝送された信号の自動等化がなされる。
Then, the time control circuit 10 detects the start time of this signal transmission.
Activate. This time control circuit 10 is a timer circuit consisting of, for example, a clock pulse counter, etc., and after a predetermined period of time has elapsed from the start of transmission of the signal, the switch circuit 6
A switching control signal is supplied to the coefficient circuit 8, and a coefficient control signal is supplied to the coefficient circuit 8. According to the control signal from the time control circuit 10, the switch circuit 6 selectively outputs the pattern signal from the pattern signal generator 7 for the predetermined time, and the coefficient circuit 8 has a phase error of approximately zero. A phase correction signal is applied to the phase rotation circuit 2. By the way, the automatic equalizer 1 is configured as shown in FIG. 2, for example. That is, a plurality of delay circuits 11 connected in series, a tap gain circuit 12 that controls the tap gain of the output of each of these delay circuits 11, and a synthesizer that combines the signals passed through each of these tap gain circuits 12. 13. and a coefficient circuit 14 that inputs the signal output from the difference calculation circuit 5 and multiplies it by a predetermined coefficient;
a multiplication circuit 15 that multiplies the signal passed through this coefficient circuit 14 by the output of each of the delay circuits 11;
and an integrating circuit 16 that integrates the output of the circuit and supplies a tap gain control signal to the tap gain circuit 12. According to the automatic equalizer 1 configured in this way, the coefficient circuit 1
4 by the equalized residual signal input to the tap gain circuit 1.
The tap gain of 2 is adjusted, and the transmitted signal input to the delay circuit 11 is automatically equalized.

かくして本装置によれば、情報信号の伝送に先立つてパ
ターン信号が伝送されることにより、このパターン信号
の伝送を検出してスイッチ回路6はパターン発生器7か
らの信号が選択されまた係数回路8の作用によつて位相
回転回路2には略零の位相回転制御信号が印加される。
Thus, according to the present device, the pattern signal is transmitted prior to the transmission of the information signal, and upon detecting the transmission of the pattern signal, the switch circuit 6 selects the signal from the pattern generator 7 and selects the signal from the coefficient circuit 8. Due to this action, a substantially zero phase rotation control signal is applied to the phase rotation circuit 2.

従つてこのときには、自動等化器1を介して自動等化さ
れた信号は位相回転回路2によつて位相回転されること
なく出力される。そして、この信号と前記パターン信号
発生器7からのパターン信号とに基づいて、前記差演算
回路5により前記自動等化器1のタップ利得制御がなさ
れる。このタップ利得制御によつて自動等化器1のタッ
プ利得が収束し、略安定な状態へのタップ利得設定が行
われる。以下、上記の如き前もつてきめられた固定パタ
ーンにもとずくタップ利得制御を自動等化器のプリセッ
トモードと称する。しかるのち、先に説明したように時
間制御回路10によつてスイッチ回路6は判定回路3か
らの判定出力を選択すると共に、係数回路8の略零なる
係数設定を解除し、所定の係数値を以つて前記位相誤差
を位相補正信号として位相回転回路2に印加する。
Therefore, at this time, the signal automatically equalized via the automatic equalizer 1 is outputted without undergoing phase rotation by the phase rotation circuit 2. Then, based on this signal and the pattern signal from the pattern signal generator 7, the tap gain control of the automatic equalizer 1 is performed by the difference calculation circuit 5. Through this tap gain control, the tap gain of the automatic equalizer 1 is converged, and the tap gain is set to a substantially stable state. Hereinafter, tap gain control based on a previously determined fixed pattern as described above will be referred to as a preset mode of the automatic equalizer. Thereafter, as explained above, the time control circuit 10 causes the switch circuit 6 to select the judgment output from the judgment circuit 3, cancel the substantially zero coefficient setting of the coefficient circuit 8, and set a predetermined coefficient value. The phase error is then applied to the phase rotation circuit 2 as a phase correction signal.

以下、上記の如くあらかじめ決められた固定パターンに
よらず、伝送された信号の判定値を用いて動作させる作
動状態をアダプテイブモードと称する。このアダプテイ
ブ時によれば、伝送された信号(情報信号)は自動等化
器1を介して、回線による符号間干渉が補償され、また
位相回転回路2を介して、位相ジッタ等の位相変動を補
償されて出力されることになる。このアダプティブモー
ドでは、プリセット●モードによつて自動等化器のタッ
プ利得がほぼ最適値に近い値に収束しているため、判定
回路3の入力及び出力の各信号を以つて自動等化器と位
相変動補正回路を動作させると、前述の如く自動等化器
1は符号間干渉に対して、また位相回転回路2は、位相
変動に対して、それぞれ良好に精度良く行われるように
なる。即ち、自動等化器1のタップ利得は、ほぼ最適値
に近づいている。そこで自動等化器1の出力信号に対し
て位相変動補正回路を作動させると、その位相変動量は
ほぼ正しい値として検出される。従つて位相変動補正回
路の出力は位相補償された位相変動分の少ない信号とな
る。この結果、自動等化器1も符号間干渉に対して効果
的に作用し、自動等化器1の出力に現われる符号間干渉
量が減少する。かくして効果的な補償がなされ、精度の
良い動作状態に早く達することができる。従つて本発明
装置によれば、プリセットモード時には、信号に位相回
転を与えずにタップ利得の収束を良好に行い、上記タッ
プ利得の収束がなされたのちはアダプテイブモードに於
て、位相変動に追従した位相変動補償を行うことができ
る。
Hereinafter, the operating state in which the device operates using the determination value of the transmitted signal without depending on the predetermined fixed pattern as described above will be referred to as an adaptive mode. According to this adaptive mode, the transmitted signal (information signal) is passed through the automatic equalizer 1 to compensate for inter-symbol interference caused by the line, and is also passed to the phase rotation circuit 2 to compensate for phase fluctuations such as phase jitter. will be output. In this adaptive mode, the tap gain of the automatic equalizer has converged to a value close to the optimum value due to the preset ● mode, so each signal of the input and output of the judgment circuit 3 is used as the automatic equalizer. When the phase variation correction circuit is operated, as described above, the automatic equalizer 1 is able to perform the correction against intersymbol interference, and the phase rotation circuit 2 is able to perform the correction against the phase fluctuation with good accuracy. That is, the tap gain of the automatic equalizer 1 is almost close to the optimum value. Therefore, when the phase fluctuation correction circuit is operated on the output signal of the automatic equalizer 1, the amount of phase fluctuation is detected as a substantially correct value. Therefore, the output of the phase fluctuation correction circuit becomes a phase compensated signal with a small amount of phase fluctuation. As a result, the automatic equalizer 1 also acts effectively against intersymbol interference, and the amount of intersymbol interference appearing at the output of the automatic equalizer 1 is reduced. Effective compensation is thus achieved and accurate operating conditions can be reached quickly. Therefore, according to the device of the present invention, in the preset mode, the tap gain is well converged without imparting phase rotation to the signal, and after the tap gain has been converged, in the adaptive mode, the phase fluctuation is It is possible to perform phase fluctuation compensation that follows.

以上、本発明装置の構成、及びその作用の概略を説明し
たが、本発明装置の効果を(1,0,−1)形のパーシ
ャルレスポンスを用いたSS司辰幅変調されて伝送され
た信号を例として更に説明すると次のようになる。ナイ
キスト帯域幅の理想伝送路に於るインパルス応答波形w
(t)は次式で示される。
The configuration of the device of the present invention and the outline of its operation have been explained above. The following is a further explanation using an example. Impulse response waveform in an ideal transmission path with Nyquist bandwidth w
(t) is expressed by the following formula.

ここでw(t)の実数成分Re(w(t))は信号の伝
送を直接担う波形であり、虚数成分1m(w(t))は
SS司辰幅変調によつて生じる波形である。
Here, the real component Re(w(t)) of w(t) is a waveform directly responsible for signal transmission, and the imaginary component 1m(w(t)) is a waveform generated by SS width modulation.

第3図A,bは夫々上記信号Re(Wj(t)),Im
(w(t))の信号波形を示したものである。第3図に
示されるように、Im(w(t))はサンプリング点t
=IT(但し、i=・・,−1,0,1,2・・・)で
それぞれ無限個の符号間干渉を発生する。従つて前記(
1,0,一)1)形の3値パーシャルレスポンスに於る
符号伝送時の応答をXyの2次元直交平面で表現すると
第4図に示すようになる。
FIGS. 3A and 3B show the above-mentioned signals Re(Wj(t)) and Im, respectively.
This shows the signal waveform of (w(t)). As shown in FIG. 3, Im(w(t)) is the sampling point t
=IT (where i=..., -1, 0, 1, 2...), each generates an infinite number of intersymbol interferences. Therefore, the above (
When the response during code transmission in the ternary partial response of the form 1, 0, 1) is expressed on a two-dimensional orthogonal plane of Xy, it becomes as shown in FIG.

即ち、この第4図の信号点分布(太線)はUiの集合で
あり、伝送符号は閾値±0.5で判定され領域1,■,
■のいずれに含まれるかによつて判定される。なお信号
点分布のy軸方向への連続的な拡がりはSSBまたはV
SB振幅変調によつて生じたものであり、パーシャルレ
スポンスとは直接的な関係を有しない。さて、回線に位
相変動θが存在する場合の信号点分布は、第5図に示す
ように原点0を中心として角度0回転することになる。
That is, the signal point distribution (thick line) in FIG.
Judgment is made depending on which of (2) it is included in. The continuous spread of the signal point distribution in the y-axis direction is SSB or V.
This is caused by SB amplitude modulation and has no direct relationship with partial response. Now, when a phase fluctuation θ exists in the line, the signal point distribution rotates by 0 angle around the origin 0, as shown in FIG.

更に回線の振幅歪や位相歪等による符号間干渉が存在す
る場合、このときの信号点分布は第6図に模擬的に示す
ように2次元的な拡がりが生じる。この第6図にみられ
る信号点分布の拡がりは実数成分Re(zl−Nejθ
1−1)のX軸への写影成分の拡がりとして現われる。
このような符号間干渉、及び位相変動が生じている伝送
信号を最初から自動等化器と位相変動補正回路の強く結
合した構成で補しようとする場合、自動等化器1のタッ
プ利得が最適値に収束していない為に、自動等化器1を
介して出力された信号は位相回転回路2の作動に悪影響
を及ぼす。
Furthermore, if there is intersymbol interference due to amplitude distortion, phase distortion, etc. of the line, the signal point distribution at this time will expand two-dimensionally as shown schematically in FIG. The spread of the signal point distribution seen in FIG. 6 is expressed by the real component Re(zl−Nejθ
1-1) appears as an expansion of the projection component toward the X axis.
When attempting to compensate for transmission signals with such intersymbol interference and phase fluctuations using a strongly coupled configuration of an automatic equalizer and a phase fluctuation correction circuit, the tap gain of automatic equalizer 1 is optimal. Since the signal is not converged to the value, the signal outputted through the automatic equalizer 1 has a negative effect on the operation of the phase rotation circuit 2.

またこの位相回転回路2によつて正しく位相変動補償が
なされなかつた信号に基づいて自動等化器.1のタップ
利得調整がなされる為に、上記自動等化器1による自動
等化作用も劣化することになる。例えば符号間干渉がな
く、位相変動θのみが存在している場合を考えると、伝
送された信号の復調ベースバンド信号の分布は、先に説
明したよ町うに前記第5図に示す太線部A,b,cとな
る。しかし、自動等化器1のタップ利得が収束していな
い為に符号間干渉が補償されておらず、結局上記復調ベ
ースバンド信号の分布は前記第6図の斜線部に示すよう
に広く分布することになる。従つ5て、符号間干渉等化
後、線分a上に存在するべき信号が上記残留符号間干渉
の為に、例えば図中P点に存在したとすると、位相誤差
θは、値及び符号の異なる0として検出されることにな
る。そしてこの検出された位相誤差0に基づいて位相変
動4補償が行なわれることになる。つまり、位相変動補
償が逆に作用してしまい、かえつて位相変動を大きくす
るように作用する。そこで、本発明装置においては、自
動等化器1のタップ利得が収束し、精度良く符号間干渉
を等化するようになつたのちに、上記位相回転回路2に
よる位相変動補償を行なうようにすることにより、上記
欠点を除去するようにしたものである。
Furthermore, an automatic equalizer is applied based on the signal for which phase fluctuation compensation has not been correctly performed by the phase rotation circuit 2. Since the tap gain is adjusted by 1, the automatic equalization effect of the automatic equalizer 1 is also degraded. For example, if we consider the case where there is no intersymbol interference and only phase fluctuation θ exists, the distribution of the demodulated baseband signal of the transmitted signal will be in the thick line A shown in FIG. , b, c. However, since the tap gain of automatic equalizer 1 has not converged, inter-symbol interference is not compensated for, and the distribution of the demodulated baseband signal ends up being widely distributed as shown in the shaded area in FIG. It turns out. Therefore, after intersymbol interference equalization, if a signal that should exist on line segment a exists at point P in the figure due to the residual intersymbol interference, the phase error θ will have a value and a sign. It will be detected as a different 0. Then, phase fluctuation 4 compensation is performed based on this detected phase error 0. In other words, the phase fluctuation compensation acts in the opposite direction, and instead acts to increase the phase fluctuation. Therefore, in the device of the present invention, after the tap gain of the automatic equalizer 1 has converged and the intersymbol interference has been equalized with high accuracy, the phase fluctuation compensation is performed by the phase rotation circuit 2. This eliminates the above drawbacks.

即ち、プリセットモードに於ては、前記時間制御回路1
0の作用によつて位相回転回路2へ位相回転制御信号を
与えない。(制御信号レベルを略零とする。)この為、
位相回転回路2は実質的に自動等化器1から分離され、
自動等化器1のみがプjリセットモードで安定に動作す
る。このプリセットモードによつて自動等化器1のタッ
プ利得が収束し、符号間干渉はかなりの精度で補償され
ることになる。この為、自動等化器1の出力信号は前記
第5図に示す線分A,b,cの近傍にわずかに・拡がつ
て分布するだけとなる。しかるのち、アダプテイブモー
ドに於て、上記の如く補償された信号からほぼ正しい位
相誤差が検出され、前記位相回転回路2による効果的な
位相変動補償が行われる。この位相変動補償によつて前
記自動等化器1に帰還されるタップ利得制御信号内には
位相ジッタ等による位相変動による誤差成分が減少し、
逆に符号間干渉に基づく誤差信号が支配的になつて上記
タップ利得を制御しはじめる。従つて最後的には符号間
干渉による歪は自動等化器1によつて、また回線の位相
変動による歪は位相回転回路2によつて精度良く補償さ
れる。なお、プリセットモードにおいて用いられるパタ
ーン信号発生器7からのパターン信号は、情報信号の伝
送に先立つて伝送される特定パターン信号と同じパター
ンのもので、このパターン信号を用いて前記自動等化器
1のタップ利得の収束を行う。
That is, in the preset mode, the time control circuit 1
No phase rotation control signal is given to the phase rotation circuit 2 due to the action of 0. (The control signal level is set to approximately zero.) For this reason,
The phase rotation circuit 2 is substantially separated from the automatic equalizer 1,
Only automatic equalizer 1 operates stably in the Pj reset mode. With this preset mode, the tap gain of the automatic equalizer 1 converges, and intersymbol interference is compensated with considerable accuracy. Therefore, the output signal of the automatic equalizer 1 is distributed only slightly in the vicinity of the line segments A, b, and c shown in FIG. 5. Thereafter, in the adaptive mode, a substantially correct phase error is detected from the signal compensated as described above, and the phase rotation circuit 2 performs effective phase fluctuation compensation. By this phase fluctuation compensation, error components due to phase fluctuations due to phase jitter etc. are reduced in the tap gain control signal fed back to the automatic equalizer 1,
Conversely, the error signal based on intersymbol interference becomes dominant and begins to control the tap gain. Therefore, in the end, the distortion due to intersymbol interference is compensated with high accuracy by the automatic equalizer 1, and the distortion due to phase fluctuation of the line is compensated with high accuracy by the phase rotation circuit 2. The pattern signal from the pattern signal generator 7 used in the preset mode has the same pattern as the specific pattern signal transmitted prior to the transmission of the information signal, and this pattern signal is used to generate the automatic equalizer 1. Convergence of tap gain is performed.

従つて情報信号の伝送が行われるときには自動等化器1
のタップ利得の収束がなされており、上記情報信号に対
してはアダプテイブモードによる位相変動補償が行われ
ることになる。このように本発明装置によれば、上述し
たように、信号の伝送開始初期に於ては自動等化器1と
位相回転回路2の結合を粗にして、上記自動等化器1の
タップ利得の収束を良好に行い、上記タップ利得が収束
したのちは自動等化器1と位相回転回路2との結合を密
にして高精度に位相変動補償を行うことができる。
Therefore, when transmitting information signals, the automatic equalizer 1
The tap gain has been converged, and phase fluctuation compensation is performed on the information signal using the adaptive mode. According to the device of the present invention, as described above, at the initial stage of signal transmission, the coupling between the automatic equalizer 1 and the phase rotation circuit 2 is made coarse, and the tap gain of the automatic equalizer 1 is adjusted. After the above-mentioned tap gain has converged, the automatic equalizer 1 and the phase rotation circuit 2 are tightly coupled, and phase fluctuation compensation can be performed with high precision.

従つて伝送によつて生じた回線の符号間干渉及び位相ジ
ッタ等の位相変動を効率良く補償することができ、従来
装置のように自動等化器と位相回転回路とが互いに悪影
響を及ぼす等の欠点がない。なお本発明は上記実施例に
限定されるものではない。
Therefore, it is possible to efficiently compensate for phase fluctuations such as inter-symbol interference and phase jitter in the line caused by transmission, and it is possible to eliminate the problem of the automatic equalizer and phase rotation circuit adversely affecting each other as in conventional devices. There are no shortcomings. Note that the present invention is not limited to the above embodiments.

例えば係数回路8による検出位相誤差0への係数はプリ
セットモードに於て略零、つまり位相回転による自動等
化器1の作用に悪影響を及ぼさない値であればよい。ま
た上記プリセットモードに於て自動等化器1の出力が位
相回転回路2をバイパスするようにしてもよい。更に上
記説明ではプリセットモード及びアダプテイブモードの
2段階に分けて位相変動補償を切換えるようにしたが、
プリセットモード中にこれを行つてもよく、更に段階的
に自動等化器と位相変動補償回路との結合を制御するよ
うにしてもよい。また時間制御回路10の作動時間は自
動等化器1のタップ利得の変化や、出力から制御信号を
抽出して制御するようにしてもよい。更に適用される信
号伝送方式はSSBに限らず、VSB方式、DSB方式
であってもよい。このように本発明は、、その要旨を逸
脱しない範囲で種々変形して実施することができる。以
上詳述したように本発明によれば高精度に効果的に位相
変動を補償することができる等の種々格別の利点を有す
る位相変動補償装置を提供することができる。
For example, the coefficient for the detected phase error 0 by the coefficient circuit 8 may be substantially zero in the preset mode, that is, a value that does not adversely affect the operation of the automatic equalizer 1 due to phase rotation. Further, the output of the automatic equalizer 1 may bypass the phase rotation circuit 2 in the preset mode. Furthermore, in the above explanation, phase fluctuation compensation is switched in two stages: preset mode and adaptive mode.
This may be done during the preset mode, or the coupling between the automatic equalizer and the phase variation compensation circuit may be controlled in stages. Further, the operating time of the time control circuit 10 may be controlled by changing the tap gain of the automatic equalizer 1 or by extracting a control signal from the output. Furthermore, the applied signal transmission method is not limited to SSB, but may be VSB or DSB. As described above, the present invention can be implemented with various modifications without departing from the gist thereof. As described in detail above, according to the present invention, it is possible to provide a phase fluctuation compensating device that has various special advantages such as being able to effectively compensate for phase fluctuations with high accuracy.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明装置の一実施例を示す概略構成図、第2
図は同実施例の自動等化器の概略図、第3図から第6図
はそれぞれ本発明装置の作用を説明する為の図である。
FIG. 1 is a schematic configuration diagram showing one embodiment of the device of the present invention, and FIG.
The figure is a schematic diagram of the automatic equalizer of the same embodiment, and FIGS. 3 to 6 are diagrams for explaining the operation of the apparatus of the present invention, respectively.

Claims (1)

【特許請求の範囲】 1 伝送された信号をタップ利得補正信号に基づいて等
化する自動等化器と、この自動等化器を介して出力され
た信号を位相補正信号に基づいて位相回転する位相回転
回路と、この位相回転回路から出力される信号を判定す
る判定回路と、前記伝送される信号に先立つて伝送され
る特定されたパターン信号と同じパターン信号を発生す
るパターン信号発生器と、このパターン信号発生器から
出力されるパターン信号と前記判定回路から出力される
判定出力とを切換信号に基づいて択一的に出力するスイ
ッチ回路と、このスイッチ回路及び前記位相回転回路の
各出力信号に基づいて前記タップ利得信号を生成し、前
記自動等化器に供給する手段と、前記スイッチ回路及び
位相回転回路の各出力信号から位相補正信号を生成する
手段と、この手段によつて生成された位相補正信号を前
記位相回転回路に供給する手段と、前記パターン信号の
伝送開始を検出し、この検出時から所定の時間、前記ス
イッチ回路を駆動してパターン信号発生器から出力信号
を抽出すると共に、前記位相回転回路による位相回転を
停止させる時間制御回路とを具備したことを特徴とする
位相変動補償装置。 2 上記時間制御回路は、前記特定の時間、位相補正信
号のレベルを略零レベルに設定して位相回転を停止させ
るものである特許請求の範囲第1項記載の位相変動補償
装置。 3 上記時間制御回路は、前記特定の時間だけ位相回転
回路をバイパスして信号の位相回転を停止させるもので
ある特許請求の範囲第1項記載の位相変動補償装置。
[Claims] 1. An automatic equalizer that equalizes a transmitted signal based on a tap gain correction signal, and a phase rotation of a signal outputted via this automatic equalizer based on a phase correction signal. a phase rotation circuit; a determination circuit that determines a signal output from the phase rotation circuit; and a pattern signal generator that generates a pattern signal that is the same as a specified pattern signal that is transmitted prior to the transmitted signal; a switch circuit that selectively outputs the pattern signal output from the pattern signal generator and the determination output output from the determination circuit based on a switching signal, and each output signal of the switch circuit and the phase rotation circuit; means for generating the tap gain signal based on and supplying it to the automatic equalizer; means for generating a phase correction signal from each output signal of the switch circuit and the phase rotation circuit; means for supplying a phase correction signal to the phase rotation circuit; and means for detecting the start of transmission of the pattern signal, and driving the switch circuit for a predetermined time from the time of detection to extract an output signal from the pattern signal generator. A phase fluctuation compensating device comprising: a time control circuit for stopping phase rotation by the phase rotation circuit; 2. The phase fluctuation compensation device according to claim 1, wherein the time control circuit sets the level of the phase correction signal to approximately zero level at the specific time to stop phase rotation. 3. The phase fluctuation compensator according to claim 1, wherein the time control circuit bypasses the phase rotation circuit for the specific time to stop phase rotation of the signal.
JP5047577A 1977-04-30 1977-04-30 Phase fluctuation compensator Expired JPS6042651B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5047577A JPS6042651B2 (en) 1977-04-30 1977-04-30 Phase fluctuation compensator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5047577A JPS6042651B2 (en) 1977-04-30 1977-04-30 Phase fluctuation compensator

Publications (2)

Publication Number Publication Date
JPS53135549A JPS53135549A (en) 1978-11-27
JPS6042651B2 true JPS6042651B2 (en) 1985-09-24

Family

ID=12859913

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5047577A Expired JPS6042651B2 (en) 1977-04-30 1977-04-30 Phase fluctuation compensator

Country Status (1)

Country Link
JP (1) JPS6042651B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63201753U (en) * 1987-06-18 1988-12-26

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS572136A (en) * 1980-06-04 1982-01-07 Toshiba Corp Demodulating device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63201753U (en) * 1987-06-18 1988-12-26

Also Published As

Publication number Publication date
JPS53135549A (en) 1978-11-27

Similar Documents

Publication Publication Date Title
US5353279A (en) Echo canceler
US5369668A (en) Fast response matched filter receiver with decision feedback equalizer
US4980767A (en) Technique for determining signal dispersion characteristics in communications systems
US4290139A (en) Synchronization of a data communication receiver with a received signal
EP0105503A2 (en) Automatic adaptive equalizer having improved reset function
TW384574B (en) Impulse noise effect reduction
JPH0614627B2 (en) Modem training methods
EP0055922B1 (en) Adaptive equalizer for quadrature amplitude modulation
US5173925A (en) Demodulating system capable of accurately equalizing received signals using error correction codes
US7142618B2 (en) Receiver having decisional feedback equalizer with remodulation and related methods
US4638495A (en) Automatic adaptive equalizer
US20260005827A1 (en) Data and clock recovery circuit, receiving apparatus, vehicle-mounted device, and vehicle
KR100338755B1 (en) Digital signal receiver and method therefor
US4250472A (en) Undesired signal canceller
US5084902A (en) Jitter canceller with an initial value setting circuit for an adaptive filter
JPS6042651B2 (en) Phase fluctuation compensator
JP3789275B2 (en) Subcarrier frequency signal demodulator
US4263671A (en) Sampling clock correction circuit
KR20070009685A (en) Improved Acquisition Carrier Recovery Architecture
JP2827875B2 (en) Microwave band signal generator
JPH0611120B2 (en) Equalization mode control method for automatic equalizer
JP2605628B2 (en) Spatial diversity delay time difference correction device
KR0149769B1 (en) Crystal feedback equalizer and phase tracking loop device with coupling structure and its implementation method
JPH0260249A (en) Reference oscillator correcting circuit for phase demodulation system
JPS637686B2 (en)