JPS6042666B2 - 固体撮像装置 - Google Patents

Description

【発明の詳細な説明】 本発明は固体撮像装置に関し、光電変換層に正孔阻止層
と（Ｚｎｌ−ＸＣｄＪｅ）１−ｙ（Ｉｎ２Ｔｅ３）ｙと
よりなる可視光全域に高感度を有するヘテロ接合を用い
、この光電変換機能を有する固体素子を一絵素の単位と
して、これを複数個配列し、さらに光電変換信号を前記
単位間で転送する機能を有する自己走査型の固体撮像装
置及びＸＹマトリックス型固体撮像装置を提供するもの
である。

従来、ホトダイオードを光検知部とし、これをマトリッ
クス状に配置しさらにＸＹ走査のための電界効果トラン
ジスタ回路を組合せたものや（以下これをＸＹマトリッ
クス型という）、光検知部の受光面の面積を拡大するた
めにホトダイオードの代りに光導電体膜を組合せた固体
撮像装置等が提案されている。

ところで固体撮像装置としては、マトリックス状に配置
された光検出部による光電変換信号を外部走査回路によ
らす、自己走査機能を有していることが望ましい時もあ
る。

自己走査型撮像装置としてはＢＢＤ，ＣＣＤ等によるも
のがあるが、いずれも光検知部と信号電荷転送部とを共
用しているために光電変換出力信号のＳＮ比が悪いうえ
に、入射光がポリシリコン等の電極部に吸収されて青感
度の低下が著しく、カラー用の固体撮像装置としては大
きな欠点であつた。最近、これらの欠点を除去すべく光
導電体膜と自己走査機能を有する素子とを組合わせた固
体撮像装置が提案されているが、この場合の光感度等の
諸特性は光導電体膜で決定されることになり、したがつ
てすぐれた光導電体膜を開発することが重要となる。

本発明者らは、先にＺｎＳｅとＺｎｌ−０ＣｄＪｅとの
ヘテロ接合により可視光全域にわたり高感度で諸特性が
すぐれた光導電体を開発し、特に撮像管ターゲットへの
応用を試みてきた（商標ニユービコン）。

この場合に、入射光はＺｎＳｅ側の高エネルギーギャッ
プ側から入つてくるが、ｐ型半導体基板を用いるとその
構成上、Ｚｎｌ−ＸＣｄＯＴｅ側から光を入射する必要
があり、Ｚｎｌ−ＸＣｄＪｄ側から光が入射したときに
は、特に青色感度の低下が著しく、カラー用の固体撮像
装置には不適であつた。本発明は、青色感度を向上せし
め、かつれを自己走査機能を有する素子及びＸＹマトリ
ックス型素子と組合わせることにより、可視光全域に高
感度でかつＳＮ比のすぐれた固体撮像装置を提供するも
のである。以下図面に従つて本発明の一実施例にかかる
固体撮像装置を説明する。

第１図はＳｉ基板に形成した回路素子が電荷転送型の場
合の光電変換装置の一単位の断面構造を示した例である
。

ｐ型半導体基板１０に酎型領域１１を形成することによ
りダイオードを設ける。１２はｐ＋型領域でＣＣＤ動作
の場合に酎領域１１からの電子の注入を阻止するための
電位障壁である。

１３は酎領域でＢＢＤ動作の場合の電位の井戸であり、
それぞれＣＣＤ，ＢＢＤの時のみ設置すればよい。

ＣＣＤ動作、ＢＢＤ動作は基本的に同じ電荷転送である
が、以下はｎ＋型領域１３のあるＢＢＤ動作について説
明を行なう。１４は第１ゲートであり、ｎ＋型領域１１
と重なり合う部分を有している。

１５は半導体基板１０と第１ゲート電極１４との間に設
けられたた絶縁体膜である。

１６，１７はそれぞれ第１電極１８と半導体基板１０及
び第１電極１８と第１ゲート電極１４を分離するための
絶縁体膜である。

第４電極１８はｎ＋型領域１１と電気的に接続されてお
り、正孔阻止層１９の電極にもなつている。２０は （Ｚｎｌ−ＸＣｄＯＴｅ）１−ｙ（Ｉｒ）２Ｔｅ３）ｙ
よりなる光導電体であり、その上の光入射側には第２電
極２１が形成され、半導体基板１０と同電位に保たれて
いる。

なお、この電極には点線で示したように電圧■φｌを印
加してもよい。ここで、絶縁体膜１５を介して半導体基
板１０と第１ゲート電極１４とより形成される結合容量
ＣＢは、ｎ＋領域１１と半導体基板１０とより形成され
る結合容量ＣＤと正孔阻止層１９、光導電体２０よりな
るヘテロ接合を介し・て第１電極１８、第２電極２１に
より形成される結合容量Ｃ，との和より充分大となるよ
う形成する。２２は入射光である。

次に、この第１図の構造の光情報読み込み動作を説明す
る。

第２図にこの素子を駆動するパルスノパターンと第１電
極１８における電位変化を示す。時間ちにおいて第１ゲ
ート電極１４に■ＣＨなる読み込みパルスを印加すると
、第１電極１８における電位は第２図ｂに示した如く（
■。Ｈ−■Ｔ）にチャージされる。ここで■Ｔは、酎領
域１１，１３および第１ゲート電極１４より構成される
ＦＥＴの閾値電圧である。今、電極２１より光が入射さ
れると、（Ｚｎｌ−０ＣｄＪｅ）１−，（Ｉｎ２Ｔｅ３
），からなる光導電体１９において電子正孔対が生成さ
れ、それぞれが電極１８，２１に到達して電極１８の電
位が低下する。この電位低下は入射光量に比例し、１フ
ィールド期間蓄積されるので■まで低下する。さらに時
Ｉｌｌｌｔ２において、第１ゲート電極１４にＶＣＨを
印加すると、その下の半導体の表面電位は上昇し、その
結果ｎ＋型領域１１からｎ＋型領域１３に電子の注入が
起こりＣＩ３に移される。その結果、酎型領域１１の電
圧は再び上昇し注入は停止する。この時ギ型領域１１の
電圧は（ＶＣＨ−ＶＴ）となる。したがつて前記蓄積容
量に放電により失われた電荷と等価の電子が移動した時
点で注入は停止するので、蓄積容量ＣＢに移動した電荷
の総量は入射光の照度に対応する。ここで、電極２１の
電位を第１図の点線に示した如く、Ｖφにバイアスする
と、強い入射光がある場合でも、ダイオードの電位低下
は■φ以下にならないので、ブルミングを避けることが
出来る。以上は、光検知部と第１ゲート電極１４による
固体素子の一単位についての説明であるが、耐型領域１
３に読込まれた光電変換信号を自己走査によつて出力部
に送り出す手段について以下に説明する。第３図は第１
図に示した固体素子の一単位を一次元に配置した場合の
平面図であり点線でかこまれた部分２３は上記一単位を
示している。その他の図番に対応し、同一図面のものは
同一機能をする。隣り合う単位に含まれる第１ゲート電
極１４，２５との間に第２ゲート電極２４，２６が付設
されている。前述した一連の操作で第１ゲート電極１４
で読み込まれた電荷は第２のゲート電極２４に、第２図
に示した正の転送パルスを加える々ことにより、電荷転
送の形で第２のゲート電極２４の下に移動する。さらに
第２ゲート電極２４の下に移動した電荷は、同様の原理
に基づいて２５，２６と次々に転送され出力段まで転送
される。すなわち、光検出部で光電変換された信号を２
相のブロック信号で出力段に送り出すことができる。さ
らに本発明の特徴は光検出部の構造にある。

すなわち、その構造は、第１図に示した如くｎ＋型領域
１１に電気的に接続した第１電極１８と、その上の正孔
阻止層１９と光導電体２０とのヘテロ接合及びその上の
第２電極２１とよりなる。次にこの光検知部の製造法の
一例を示す。前述したような転送機能を有する半導体基
板１０はｎ＋型領域１１に一部穴があいており、その他
の部分は絶縁体層１６，１７にて覆われている。その上
に、電子ビーム蒸着法あるいはスパッタリング法等によ
り例えばＭＯ，Ｔａ等の第１電極１５を形成する。この
第１電極１８は、少くとも隣接単位素子と接触しないよ
うに形成する。さらにその上に正孔の阻止層１９、例え
ばＺｎＯ，ＺｎＳ，ＺｎＳｅ，ＣｄＳ，ＣｄＳｅ等を真
空蒸着法やスパッタリング法で基板温度１５０〜３５０
℃にて０．１〜１．０ｐｍに形成する。その上に（Ｚｎ
Ｏ．７ＣｄＯ．３Ｔｅ）。．９５（Ｉｒ］２Ｔｅ３）。
．０５を真空蒸着法により基板温度１００〜３５０℃に
て０．５〜４μｍ形成する。この光導電体はまた、前半
にＣｄＴｅを前記条件と同様に０．３〜３．０μｍ形成
し、さらに後半に（ＺｎＴｅ）。．９９（Ｉｎ２Ｔｅ３
）。．０１を０．２〜２．０μｍ形成してもよい。この
ようにして得られた光導電膜を真空中にて５５０℃６〜
１紛の熱処理を加えることにより所望の光導電体膜２０
が得られる。その上に透明電極２１を形成することによ
り、本発明の単位素子が得られる。次に、この光検知部
の動作を説明する。

ｎ＋型領域１１は読ひ込みパルスにより正の電圧（■。
ｏ−■Ｔ）に印加され、かつ第２電極２１は零電位であ
るから、ヘテロ接合は逆バイアスされている。今、Ｚｎ
Ｏ，ＺｎＳ，ＺｎＳｅ，ＣｄＳｅ等は正孔阻止層１９で
あり、この正孔阻止層１９の有無による暗電流の違いを
第７図に示す。Ａが正孔阻止層１９の有る場合で、Ｂが
無い場合であり、明らかに暗電流の減少がみられる。一
抱、電極２１側から光入射を行なつた時の青色の感度と
膜厚方向の組成分布の関係を第８図に示した。第８図ａ
はオージエ分析法により、膜厚方向における組成分布を
求めたもので、光入射側からの組成分布を示している。
ＣからＧにいくにしたがいＣｄＴｅの平均組成が増加す
ると共に膜厚方向の組成の傾斜も増加している。第８図
ｂはａ（７）Ｃ−Ｇに対応した試料・の青色感度を測定
したもので、例えは印加電圧５Ｖでみると青色感度はＣ
からＧにいくにしたがい増加していることがわかる。Ｃ
においても電圧と共に青色感度は上昇するが、それにつ
れて暗電流が増加するのでＳ／Ｎ上好ましくない。青色
光は吸収係数が大きいこと、及び第８図の試料Ｅ・Ｆ（
７）０．３μｍ以下の組成分布は近似しており、０．３
μｍ以上の組成分布は大きく異なつているが青色感度に
おいては、Ｅ，Ｆはほぼ同等であることから、０．３μ
ｍ以下の組成分布が重要であることがわかる。青色感度
としては試料Ｄ以上であればＳｉホトダイオードのみの
場合より充分まさるのでＤ試料の青感度を下限とすると
高い青感度を得る組成分布の条件は、０．３μｍまでの
平均組成がｘ≧０．０５でかつＸが光入射方向に漸減し
ている構造となる。またｘ＝１の場合には青色感度とし
ては上記条件のものより少なくなり、暗電流も増加する
ので除去した。しかし、上記条件以外の組成においても
特にカラー用を目的としなければ、白色光には充分な感
度を有し、かつ、従来の電荷転送型における光検知部の
面積割合が転送段を形成する必要から、イメージ部全体
の１１４〜１１５となり、光利用効率が低下する等の欠
点が除去出来るので、特に低照度の撮像等には有利であ
る。次に本発明にかかる光導電体膜の特性とその他の光
導電体膜の特性を第１表にまとめて示す。

本発明は、青感度においては他の光導電体膜にまさり白
色光感度暗電流においてもニユービコンと同様のものが
得られる。さらに、この光導電体膜は従来の電荷転送電
極部上にも形成できるため、面積的な光利用効率も高く
きわめて高感度な固体撮像装置が得られる。第４図は本
発明の他の実施例を示すもので、Ｓｉ基板上に形成した
回路素子がＸＹマトリックス型の場合の光電変換固体装
置の一単位の断面構造を示した例である。

ｐ型半導体基板２７上にｎ＋領域２８，２９を設け絶縁
層３０を介してゲート電極３４を設けＦＥＴを形成する
。ここで２８はドレインで電極３３により隣接素子ＦＥ
Ｔのドレインと共通接続されており行選択線となつてい
る。またゲート電極３４は隣接素子ＦＥＴのゲート電極
と共通接続されており列選択線となつている。２９はソ
ースとなる。

３１，３２は絶縁層である。

３５はソース２９と電気的に接続した電極で絶縁層３１
，３２上にも形成されている。

３６は正孔阻止層で３７は（Ｚｎｌ−０Ｃｄ０Ｔｅ）１
−９（Ｉｒｌ２Ｔｅ３）ｙよりなる光導電体であり、そ
の上に透明電極３８を形成し、半導体基板２７と同電位
に保つ。

３９は入射光である。

次にこの第４図の光情報読み込み動作を第５図、第６図
を用いて説明する。第５図は第４図の単位素子をＸＹ方
向に各２個ずつ形成した場合の回路構成を示している。
４０から４５まではＦＥＴで４６は出力端子である。

第６図はＸＹ走査回路から印加されるパルスの時間変化
を示したものである。第５図に示したラインＹｌ，Ｙ２
，Ｘｌ，Ｘ２に対応して記述してある。今、ラインＹ１
に第６図に示したパルスが印加されるとＴＯにてＦＥＴ
４２，４３はオンとなる。さらにＸ１にもパルスが印加
されるので、ＦＥＴ４Ｏが０ｎとなり負荷抵抗ＲＬを通
して電源■１よりＱｌｌ，Ｑ″１１が逆バイアスされる
。ここでＱｌｌはソース２９と半導体基板２７とで形成
されるダイオードでＱ″１１は正孔阻止層３６と（Ｚｎ
ｌ−０Ｃｄ０Ｔｅ）１−ｙ（Ｉｒｌ２Ｔｅ３）Ｙ３７と
によつて形成されるダイオードである。

次に時間Ｔ１にては、ＦＥＴ４ＯはオフとなりＦＥＴ４
ｌが０ｎとなる。従つてＴ１からＴ２の期間は同様にＱ
ｌ２，Ｑ″１。が逆バイアスされる。同様にＴ２からＴ
３の間にはＱ２ｌ，Ｑ″４、Ｔ３からＴ４の間にはＱ２
２，Ｑ″２２が逆バイアスされれる。一方、例えば第４
図に示したようにダイオードＱ″１１に光入射があると
ダイオードＱ″１１及びＱｌｌのアノード電位は光量に
応じてＴ。かＴ１にてバイアスされた電位より低下する
。この低下量は光量に比例しかつ１フィールド期間蓄積
される。Ｔ４からＴ５の期間においてはＴ。からＴ１の
期間と同様ＦＥＴ４Ｏ，４２がオンとなるから光量に比
例して低下した電荷分が電源■ェより負荷抵抗ＲＬを通
して供給される。従つて出力端子４６には光量に比例し
た電位変化が出力される。同様にして、順次パルスを印
加することによりＱ″１。，Ｑ１２，Ｑ″２１，Ｑ２１
，Ｑ″２２，Ｑ２２の各絵素に対応した出力が時係列に
取り出すことが出来る。以上述べた如く、本発明は半導
体基板上に電荷転送型固体素子及びＸＹマトリックス型
固体素子上にきわめて高感度で暗電流の少ないヘテロ接
合を形成した装置で、高ＳＮ比、高感度で、かつブルー
ミングの少ない固体撮像装置を提供することができる。

また本発明の固体撮像装置は、１次元および２次元の形
成が可能であり、１次元の場合にはファクシミリ等のセ
ンサーとして応用でき、その高感度の特徴から光源の寿
命の延長ができ、一方２次元の場合には固体撮像装置と
して低照度まで撮像できる上に、特に青感度が高いこと
から固体カラーカメラとして用いた際に照明の低減がで
きる等、多くの利点を有する。

【図面の簡単な説明】

第１図は本発明の一実施例の電荷転送型光電変換固体素
子の一単位の断面構造図、第２図Ａ，ｂは第１図の一実
施例についての動作を説明するための図でクロックパル
スの時間関係及び光導電体膜の電位変化を示す図、第３
図は第１図の光電変換固体素子の一単位を一次元に配置
し電荷転送をもたせた構造の平面図、第４図はＸＹマト
リックス型光電変換固体素子の一単位の断面図、第５図
は同回路図、第６図は第５図の動作を説明するためのパ
ルスの時間関係を示す図、第７図はヘテロ接合よりなる
光導電体膜の正孔阻止層に有無による暗電流の違いを示
す特性図、第８図Ａ，ｂは本発明による光導電体膜のオ
ージエ分析法による組成分布図及び青感度の電圧依存性
を示す特性図である。 １０・・・・・・ｐ型半導体基板、１１，１３・・・・
・・耐型領域、１４・・・・・・第１ゲート電極、１８
・・・・・・第１電極、１９・・・・・正孔阻止層、２
０・・・・・・光導電体、２１・・・・・・第２電極。

Claims (1)

1. 【特許請求の範囲】 １ 半導体基板に不純物領域を形成し、前記不純物領域
   に蓄積された映像信号を出力する走査回路を形成し、前
   記不純物領域の一部に絶縁層を設け、かつ前記不純物領
   域の他の一部と、正孔阻止層および（Ｚｎ＿１＿−＿ｘ
   Ｃｄ＿ｘＴｅ）＿１＿−＿ｙ（Ｉｎ＿２Ｔｅ＿３）＿ｙ
   よりなるヘテロ接合とが電気的に接合されてなることを
   特徴とする固体撮像装置。 ２ ｐ型半導体基板に、ｎ型ダイオード領域を形成し、
   前記半導体基板上に第１の絶縁体層を介して前記ダイオ
   ード領域に重なり合う部分を有すように第１のゲート電
   極を設け、さらに前記第１ゲート電極を覆うように第２
   の絶縁体層を設け、この第２の絶縁体層およびその他の
   表面部を覆いかつ前記ダイオード領域と電気的に結合し
   た第１の電極を形成し、前記第１の電極上に正孔阻止層
   と（Ｚｎ＿１＿−＿ｘＣｄ＿ｘＴｅ）＿１＿−＿ｙ（Ｉ
   ｎ＿２Ｔｅ＿３）＿ｙとのヘテロ接合よりなる光導電体
   層を設け、更にこの光導電体層上に第２の電極を形成し
   てこの第２の電極と前記ｐ型半導体基板とを電気的に接
   続し、前記ダイオード領域と第１のゲート電極と光導電
   体層とよりなる固体素子を一単位として、この一単位を
   複数個配列し、相隣り合う前記各単位の第１ゲート電極
   間に、第２のゲート電極を備えたことを特徴とする固体
   撮像装置。 ３ ｐ型半導体基板にｎ型ソース・ドレイン領域を形成
   し、前記半導体基板に絶縁体層を介してソース・ドレイ
   ン領域に重なり合う部分を有するようにゲート電極を配
   置して、電界効果トランジスタを形成し、前記ソース部
   を除いた部分に絶縁体層を設け、この絶縁体層を覆うよ
   うにソース領域と電気的に結合した第１の電極を形成し
   、前記電極上に正孔阻止層と（Ｚｎ＿１＿−＿ｘＣｄ＿
   ｘＴｅ）＿１＿−＿ｙ（Ｉｎ＿２Ｔｅ＿３）＿ｙとのヘ
   テロ接合よりなる光導電体層を設け、更に上記光導電体
   層上に第２の電極を形成してこの第２の電極と前記ｐ型
   半導体基板とを電気的に接続し、前記電界効果トランジ
   スタと光導電体層とよりなる固体素子を一単位としてこ
   の一単位を複数個配列し、列ごとに前記固体素子のゲー
   ト電極を共通接続して列選択線を得、行ごとに上記固体
   素子のドレイン領域を共通接続して行選択線を得、前記
   列選択線および行選択線に所定の走査パルスを印加する
   ことにより各絵素における映像信号を取り出すようにし
   たことを特徴とする固体撮像装置。 ４ 特許請求の範囲第１項記載において、正孔阻止層と
   して少なくともＺｎＯ、ＺｎＳ、ＺｎＳｅ、ＣｄＳ、Ｃ
   ｄＳｅを用いた固体撮像装置。 ５ 特許請求の範囲第１項記載において、（Ｚｎ＿１＿
   −＿ｘＣｄ＿ｘＴｅ）＿１＿−＿ｙ（Ｉｎ＿２Ｔｅ＿３
   ）＿ｙの第２電極側からの膜厚０．３μｍ以下の平均組
   成が１．０＞ｘ≧０．０５でかつ第２電極側に向いｘの
   漸減する構造を有する固体撮像装置。