JPS6042969B2 - Memory management method - Google Patents
Memory management methodInfo
- Publication number
- JPS6042969B2 JPS6042969B2 JP53052136A JP5213678A JPS6042969B2 JP S6042969 B2 JPS6042969 B2 JP S6042969B2 JP 53052136 A JP53052136 A JP 53052136A JP 5213678 A JP5213678 A JP 5213678A JP S6042969 B2 JPS6042969 B2 JP S6042969B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- fixed data
- data
- memories
- fixed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Meter Arrangements (AREA)
- Exchange Systems With Centralized Control (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Description
【発明の詳細な説明】
本発明は電子交換機等に使用するメモリ装置の制御に
関し、特に固定データを修正する必要のあるメモリ制御
方式に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to the control of memory devices used in electronic exchanges and the like, and particularly to a memory control method that requires modification of fixed data.
従来メモリ管理方式として、例えば電話交換網におけ
る課金情報を作成する周知のに方式があるが、これらの
課金は通話距離により時間の異なるパルスを計数するこ
とにより行われ、これらのパルスを作成する情報データ
は固定データとしてパルス作成回路に記憶されている。As a conventional memory management method, there is a well-known method for creating billing information in a telephone exchange network, for example, but these billings are performed by counting pulses with different times depending on the distance of the call, and the information used to create these pulses is The data is stored in the pulse generation circuit as fixed data.
例えばかかる方式は第1図に示すような構成となつて
いる。第1図において1は固定データ用メモリ、2は計
算用メモリ、3は制御部、4は書込み回路、P、〜Pn
は出力端子を示す。なおメモリは夫々n個に分割されて
いる。制御部3は図示されていない回路から、例えば1
秒毎に起動され計算用メモリ2の第1〜n組まで順々に
’゛1’’を加算し対応するj組の加算結果が固定デー
タ用メモリ1の第j組の内容と一致するか否かを判定し
、一致すれば第j番目の端子に出力信号を与えると共に
計算用メモリ2の第j組の内容を゛’0’’にする。こ
の出力信号は一定時間継続するように制御するが、かか
る方法は例えば単安定マルチハーフレータ回路を用いる
ことにより容易に行える。このようにして固定データ用
メモリ1のn個の内容を異なる値に設定しておくことに
よりn組のパルスを作ることが行われておりこれらのパ
ルス信号が課金用の度数計を歩道させる課金パルスとな
つている。かかる方式において料金改訂などによつて固
定データを変更する必要が生じた場合にはパルス作成動
作を停止させて、固定用メモリの記憶内容を修正し、修
正が終つた時点からパルス作成動作を再関している。か
かる従来の固定データ変更においては短時間でも課金が
停止するという欠点があつた。本発明の目的は短時間て
も課金が停止することを防止するメモリの管理方式を提
供することにある。For example, such a system has a configuration as shown in FIG. In FIG. 1, 1 is a fixed data memory, 2 is a calculation memory, 3 is a control section, 4 is a write circuit, P, ~Pn
indicates an output terminal. Note that each memory is divided into n pieces. The control unit 3 is connected to a circuit (not shown), for example 1.
It is activated every second and sequentially adds '1'' to the 1st to nth sets of the calculation memory 2, and whether the addition result of the corresponding j set matches the contents of the jth set of the fixed data memory 1. If they match, an output signal is given to the j-th terminal and the contents of the j-th set in the calculation memory 2 are set to ``0''. This output signal is controlled so that it continues for a certain period of time, and this method can be easily performed by using, for example, a monostable multi-half-lator circuit. In this way, by setting the n contents of the fixed data memory 1 to different values, n sets of pulses are created, and these pulse signals cause the charging frequency meter to walk. It's a pulse. In such a system, if it becomes necessary to change the fixed data due to rate revisions, etc., the pulse creation operation is stopped, the contents stored in the fixed memory are modified, and the pulse creation operation is restarted from the point at which the modification is completed. It's related. Such conventional fixed data changes have the disadvantage that billing stops even for a short period of time. An object of the present invention is to provide a memory management method that prevents billing from stopping even for a short period of time.
かかる目的を達成するため、本発明においては固定デー
タ用メモリを2組設け、これらのメモリ間のデータ転送
を行なうことにより順次固定データを書き換え、データ
変更要求が生じた際連続してメモリ内容を管理すること
を特徴としている。In order to achieve this objective, the present invention provides two sets of fixed data memories, and by transferring data between these memories, the fixed data is sequentially rewritten, and the memory contents are continuously updated when a data change request occurs. It is characterized by management.
すなわち、同じ固定データを記憶するメモリを2組有し
、固定データを変更する要求が生じた際変更する時刻前
に一方のメモリを閉塞して該メモリの記憶内容を変更し
ておき、変更後には該メモリの閉塞を解除すると共に他
方のメモリを閉塞して前者の記憶内容を後者に転送し、
転送終了後後者の閉塞を解除することにより連続して安
定した動作を行わせるものである。次に本発明の実施例
について図面を参照して説明する。第2図において11
,12は固定データ用メモリ、13は計算用メモリ、1
4は制御部、15はメモリ読み出し書き込み回路、P1
〜Pnは出力端子を夫々示す。制御部14の起動回路は
図示されていないが、例えば1秒周期で起動されるもの
である。制御部14は固定データ用メモリ11又は12
のいずれか一方と計算用メモリ13とを用いてn組の出
力パルスを作成するが、この作成方法については従来の
方法と同様である。なお固定データ用メモリ11又は1
2のいずれを使うかは制御部14が判定する。例えば閉
塞されていれば閉塞されていない方を両者共閉塞されて
いなければメモリ11を使用する。さて固定データの修
正(変更)が必要な楊合には図示していない紙テープリ
ーダや電鍵操作等により読み書き回路15を介して修正
を行う。すなわち制御部14より固定データ用メモリの
使用状況(例えばメモリ11を使用している)を読み書
き回路15が受信しており、該回路が起動されると固定
データ用メモリ12を閉塞し、制御部14が該メモリを
使用することを禁止し次いで紙テープリーダからの入力
に従つて固定データ用メモリ12の記憶内容の修正を行
う。紙テープリーダからの入力データは例えば(j),
(データJ),(j+1),(データ,+1),・・・
・・という形式とすれば、第j組に(データDを書き込
むことになる。紙テープリーダーからの入力情報がなく
なれば修正が終つたことになる。固定データの変更時刻
がくると制御部14に図示していない切替起動回路から
切替指示が入力され固定データ用メモリの閉塞を逆転さ
せる。即ち固定データ用メモリ12の閉塞を解除すると
共に固定データ用メモl川1を閉塞する。従つて制御部
14は新らしく修正された固定データを用いて出力パル
スを作成することになる。一方制御部14が固定データ
用メモリの使用状態を変更した時に読み書き回路15を
起動する。In other words, there are two sets of memories that store the same fixed data, and when a request to change the fixed data occurs, one memory is blocked before the change time and the stored contents of that memory are changed, and after the change, unblocks the memory, blocks the other memory, and transfers the memory contents of the former to the latter;
After the transfer is completed, the latter blockage is released to ensure continuous and stable operation. Next, embodiments of the present invention will be described with reference to the drawings. 11 in Figure 2
, 12 is fixed data memory, 13 is calculation memory, 1
4 is a control unit, 15 is a memory read/write circuit, P1
-Pn indicate output terminals, respectively. Although the starting circuit of the control unit 14 is not shown, it is started at a cycle of, for example, one second. The control unit 14 has a fixed data memory 11 or 12.
n sets of output pulses are created using either one of the above and the calculation memory 13, and this creation method is the same as the conventional method. Note that fixed data memory 11 or 1
The control unit 14 determines which one of 2 is to be used. For example, if it is blocked, the unblocked one is used, and if both are not blocked, the memory 11 is used. Now, when it is necessary to modify (change) the fixed data, the modification is carried out via the read/write circuit 15 by operating a paper tape reader, electric key, etc. (not shown). That is, the read/write circuit 15 receives the usage status of the fixed data memory (for example, the memory 11 is being used) from the control unit 14, and when this circuit is activated, it blocks the fixed data memory 12 and the control unit 14 is prohibited from using the memory, and then the stored contents of the fixed data memory 12 are modified in accordance with input from the paper tape reader. For example, input data from a paper tape reader is (j),
(data J), (j+1), (data, +1),...
..., data D will be written in the jth set. When the input information from the paper tape reader disappears, the modification is complete. When the fixed data change time comes, the control unit 14 A switching instruction is input from a switching activation circuit (not shown) to reverse the blockage of the fixed data memory. That is, the blockage of the fixed data memory 12 is released and the fixed data memory 1 is blocked. Therefore, the control section 14 creates an output pulse using the newly modified fixed data.On the other hand, when the control section 14 changes the usage state of the fixed data memory, the read/write circuit 15 is activated.
この時該回路15は固定データ用メモリ12の第1組か
らデータをよみ出し、このよみ出したデータを固定デー
タ用メモリ11の第1組に書き込み、順次第n組まで同
様の処理を行うことにより固定データ用メモリ間のデー
タ転送を行い両者の内容を一致させる。これらの転送が
終了すると読み書き回路15は制御部14に固定データ
用メモl月1の閉塞解除指示を送出し固定データの修正
前の状態に復帰することになる。琴し固定データは変更
されている。このようにすることにより出力パルスを作
成する動作を停止若しくは中断することなく連続且つ安
定に行うことができる。又紙テープリーダを用いてデー
タの修正を行うのは1゛回の操作のみでよく、2組の固
定データ用メモリを有するために固定データ用メモリ毎
に紙テープリーダを操作するような2回も同じ操作を繰
り返す必要もなく操作手順も簡単になる。本発明は以上
説明したように同じ固定データを記憶するメモリを2組
設け、これらのメモリ間のデータ転送を行う手段を付与
することにより固定データの変更が生じた場合には一方
のメモリを閉塞し該メモリの内容を修正しておき、変更
後には該メモリの閉塞を解除すると共に他方のメモリを
゛閉塞し、前者の記憶内容を後者に転送し、転送終了後
、後者の閉塞を解除するように構成することにより固定
データを用いた課金パルス制御等が中断することなく連
続且つ安定に実行される。At this time, the circuit 15 reads data from the first set of the fixed data memory 12, writes the read data to the first set of the fixed data memory 11, and sequentially performs the same process up to n sets. Data is transferred between fixed data memories to match the contents of both. When these transfers are completed, the reading/writing circuit 15 sends an instruction to release the blockage of the fixed data memory month 1 to the control unit 14, and the fixed data is returned to the state before modification. Kotoshi fixed data has been changed. By doing so, the operation of generating output pulses can be performed continuously and stably without stopping or interrupting. In addition, it is only necessary to modify data once using a paper tape reader, and since there are two sets of fixed data memories, it is not necessary to operate the paper tape reader twice for each fixed data memory. There is no need to repeat operations, and the operating procedure becomes simpler. As explained above, the present invention provides two sets of memories that store the same fixed data, and by providing a means for data transfer between these memories, one memory is blocked when the fixed data is changed. However, the contents of the memory are modified, and after the change, the memory is unblocked and the other memory is also blocked, the memory contents of the former are transferred to the latter, and after the transfer is completed, the latter is unblocked. With this configuration, billing pulse control and the like using fixed data can be executed continuously and stably without interruption.
第1図は従来のメモリ管理方式のブロック図、第2図は
本発明によるメモリ管理方式のブロック図である。
11,12・・・・・固定データ用メモ1八13・・・
計算用メモリ、14・・・・・・制御部、15・・・・
・・読み書き回路、P1〜Pn・・・・・・出力端子。FIG. 1 is a block diagram of a conventional memory management system, and FIG. 2 is a block diagram of a memory management system according to the present invention. 11, 12... Fixed data memo 18 13...
Calculation memory, 14...control unit, 15...
...Read/write circuit, P1-Pn...Output terminal.
Claims (1)
らメモリ間のデータ転送手段により接続し、固定データ
の変更要求が生じた際、変更する時刻以前に一方の固定
用メモリを閉塞して該メモリの記憶内容を変更し、変更
後には該メモリの閉塞を解除すると共に他方の固定用メ
モリを閉塞して前者の記憶内容を後者に転送し、転送終
了後に後者の閉塞を解除することを特徴とするメモリ管
理方式。1. Two sets of memories storing the same fixed data are connected by means of data transfer between these memories, and when a fixed data change request occurs, one of the fixed memories is blocked before the change time and the memory is The memory content of the memory is changed, and after the change, the memory is unblocked, the other fixed memory is blocked, the memory content of the former is transferred to the latter, and the latter is unblocked after the transfer is completed. memory management method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53052136A JPS6042969B2 (en) | 1978-04-27 | 1978-04-27 | Memory management method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53052136A JPS6042969B2 (en) | 1978-04-27 | 1978-04-27 | Memory management method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54142941A JPS54142941A (en) | 1979-11-07 |
| JPS6042969B2 true JPS6042969B2 (en) | 1985-09-26 |
Family
ID=12906445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53052136A Expired JPS6042969B2 (en) | 1978-04-27 | 1978-04-27 | Memory management method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6042969B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02132376A (en) * | 1988-11-13 | 1990-05-21 | Anritsu Corp | Waveform measuring instrument |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58159141A (en) * | 1982-03-17 | 1983-09-21 | Fujitsu Ltd | Table configuration method |
| JPS58159140A (en) * | 1982-03-17 | 1983-09-21 | Fujitsu Ltd | Table forming system |
| JPS59186447A (en) * | 1983-04-08 | 1984-10-23 | Hitachi Ltd | Data exchange network logical channel reconfiguration method |
-
1978
- 1978-04-27 JP JP53052136A patent/JPS6042969B2/en not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02132376A (en) * | 1988-11-13 | 1990-05-21 | Anritsu Corp | Waveform measuring instrument |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54142941A (en) | 1979-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0444544A2 (en) | Updating or restoring method for stored data groups and system executing same | |
| JPS6042969B2 (en) | Memory management method | |
| CN101206614B (en) | Simulator for simulating register with specific function | |
| KR0182342B1 (en) | Synchronous memory and information processor having synchronous memory | |
| JP2595992B2 (en) | Electronic musical instrument | |
| JPH04152443A (en) | Method and device for storage of data | |
| BG28430A3 (en) | DEVICE FOR SOFTWARE CONTROL OF SMALL AND MEDIUM CAPACITY CONNECTION SYSTEMS, IN PARTICULAR OF TELEPHONE EXCHANGE | |
| JP2664676B2 (en) | Digital signal processor | |
| JP2550945B2 (en) | Control method of time division multiple time switch | |
| SU733021A1 (en) | Memory device | |
| KR950001556A (en) | Prepaid IC card and how to avoid tampering with it | |
| JPS59212061A (en) | Out pulse dial circuit | |
| JPH04117085A (en) | Picture data rate conversion device | |
| JPH01212911A (en) | timing generator | |
| JPH0290795A (en) | Time divisional switch control system | |
| JPH01272000A (en) | Lsi memory | |
| WO1996006396A1 (en) | Method and arrangement for storing information produced by a switching exchange system on tape | |
| JPH01297966A (en) | Charging magnetic tape forming system for exchange system | |
| JPH01209515A (en) | Memory initialization method | |
| JPS60153549A (en) | Storage device of state history | |
| JPS61118856A (en) | Storage device | |
| JPS5834073B2 (en) | Data change method | |
| JPS61276049A (en) | Direct memory access control system | |
| JPS5844254B2 (en) | Data transfer control method | |
| JPS6020244A (en) | Stack control method |