JPS6042975B2 - 時分割デ−タ転送制御方式 - Google Patents
時分割デ−タ転送制御方式Info
- Publication number
- JPS6042975B2 JPS6042975B2 JP52021199A JP2119977A JPS6042975B2 JP S6042975 B2 JPS6042975 B2 JP S6042975B2 JP 52021199 A JP52021199 A JP 52021199A JP 2119977 A JP2119977 A JP 2119977A JP S6042975 B2 JPS6042975 B2 JP S6042975B2
- Authority
- JP
- Japan
- Prior art keywords
- clock pulse
- common bus
- circuit
- devices
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Bus Control (AREA)
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】
本発明は、複数個の装置相互間のデータ転送に関し、
特に電子計算機、電子交換機に適応しうる、時分割デー
タ転送制御方式に関する。
特に電子計算機、電子交換機に適応しうる、時分割デー
タ転送制御方式に関する。
従来、時分割システムにおけるデータ転送制御方式は
、共通母線上におけるデータ転送時間をあらかじめ割り
当ててあつた。
、共通母線上におけるデータ転送時間をあらかじめ割り
当ててあつた。
例えば第１図に示すシステムにおいて、第２図に示すク
ロックパルス間が共通母線に接続された装置３１、３２
、・・・・・・ ３ｎの共通母線上におけるデータ転送
時間である。このデータ転送時間はあらかじめ必要と思
われるデータの長さを予想しそれに合つた長さで固定し
てある。そのためこの共通母線は接続される装置の数が
増えると、上記装置における持ち時間が大きくなるとい
う欠点と、持ち時間を少なくするためには、共通母線に
接続される上記装置の数が制限されるという欠点があつ
た。 本発明は、上記共通母線に接続される装置からデ
ータの送出要求があつた場合にかぎつて上記装置から共
通母線上にクロックパルスの停止を制御することができ
、データの送出間隔を作り出すことによつてデータの送
出要求のない装置に割り当てられたデータ転送時間を短
縮することになり、上記欠点を解決し、送出データの長
さも送出要求のあつた装置で任意に設定できるようにし
た時分割データ転送制御方式を提供するものである。
ロックパルス間が共通母線に接続された装置３１、３２
、・・・・・・ ３ｎの共通母線上におけるデータ転送
時間である。このデータ転送時間はあらかじめ必要と思
われるデータの長さを予想しそれに合つた長さで固定し
てある。そのためこの共通母線は接続される装置の数が
増えると、上記装置における持ち時間が大きくなるとい
う欠点と、持ち時間を少なくするためには、共通母線に
接続される上記装置の数が制限されるという欠点があつ
た。 本発明は、上記共通母線に接続される装置からデ
ータの送出要求があつた場合にかぎつて上記装置から共
通母線上にクロックパルスの停止を制御することができ
、データの送出間隔を作り出すことによつてデータの送
出要求のない装置に割り当てられたデータ転送時間を短
縮することになり、上記欠点を解決し、送出データの長
さも送出要求のあつた装置で任意に設定できるようにし
た時分割データ転送制御方式を提供するものである。
本発明の時分割データ転送制御方式は、複数個の装置
相互間を接続する１つの共通母線と、該共通母線に付加
されたクロックパルス停止制御線と、該複数個の装置に
共通のクロックパルスを送出する回路とを備え、更に、
共通母線に供給されたクロックパルスをとり入れる信号
線とクロックパルス停止制御線からクロックパルス停止
信号をとり入れる信号線とをゲート回路を通して入力す
る計数回路と、該計数回路の出力とあらかじめ定められ
た値とを比較し、両者が一致したとき出力を出す一致制
御回路と、データ送出要求がある時、前記一致制御回路
の出力とデータ送出要求信号との論理をとり、前記クロ
ックパルスを停止させる制御信号を送出する手段とを各
装置に備え、データ送出要求がある装置からのクロック
パルス停止信号を前記共通母線に接続されている全ての
装置に対して前記クロックパルス停止制御線から供給し
て各装置の計数回路を停止させた後、前記共通母線を介
してデータを転送し、更に、データ転送の終了時に前記
クロックパルス停止信号の送出を停止させて各装置の計
数回路の計数を再開させることにより前記各装置は自律
的に動作して該各装置間でデータの転送を行なうことを
特徴とする。
相互間を接続する１つの共通母線と、該共通母線に付加
されたクロックパルス停止制御線と、該複数個の装置に
共通のクロックパルスを送出する回路とを備え、更に、
共通母線に供給されたクロックパルスをとり入れる信号
線とクロックパルス停止制御線からクロックパルス停止
信号をとり入れる信号線とをゲート回路を通して入力す
る計数回路と、該計数回路の出力とあらかじめ定められ
た値とを比較し、両者が一致したとき出力を出す一致制
御回路と、データ送出要求がある時、前記一致制御回路
の出力とデータ送出要求信号との論理をとり、前記クロ
ックパルスを停止させる制御信号を送出する手段とを各
装置に備え、データ送出要求がある装置からのクロック
パルス停止信号を前記共通母線に接続されている全ての
装置に対して前記クロックパルス停止制御線から供給し
て各装置の計数回路を停止させた後、前記共通母線を介
してデータを転送し、更に、データ転送の終了時に前記
クロックパルス停止信号の送出を停止させて各装置の計
数回路の計数を再開させることにより前記各装置は自律
的に動作して該各装置間でデータの転送を行なうことを
特徴とする。
次に本発明の実施例について図面を参照して説明する。
第３図は本発明の一実施例を示すブロック図であり、デ
ータ転送共通母線２と、この共通母線２に接続され、ク
ロックパルスを計数して、割り当てられた時間に共通母
線にデータを送出する要求が有るか否かを制御する回路
およびデータを送出する要求がある時には前記共通クロ
ックパルスを停止させ共通母線上にデータを送出する制
御回路を含む装置２１〜２３と、共通母線に共通クロッ
クパルス発生回路１３とから構成されている。第４図を
参照すると、第３図で示した一実施例を１つの装置につ
いて具体的なブロック回路図をしたものである。以下順
を追つて説明する。まず共通母線２に供給されたクロッ
クパルスとクロックパルス停止信号を信号線３とクロッ
クパルス停止信号線４によりとり入れゲート回路１１を
通して計数回路５の出力は一致制御回路６に入る。この
一致制御回路６は、あらかじめ定められた値と一致した
時、即ち上記装置の該当時間を示す出力を出す。一方デ
ータ転送制御部９内の転送部９内の送出要求レジスタ１
０がセットされていてデータ転送要求があつた場合ゲー
ト回路１２を通してクロックパルス停止信号がクロック
パルス停止制御線７より共通母線２へ送出される。この
制御信号は、共通母線２を通して共通母線２に接続され
ている全ての装置に送られ、クロックパルス停止信号線
４によつてゲート回路１１を閉じ、計数回路５を停止さ
せる。その後データ転送制御部９によりデータが共通母
線２に送出される。データ送出の終了時にデータ転送制
御部９により送出要求レジスタ１０がリセットされる。
このリセットによりクロックパルス停止制御線７からク
ロックパルス停止信号が無くなり、上記各装置の計数回
路５は再び計数を開始する。次にこれを第５図のタイム
チャートを参照すると、装置２１でデータ送出要求レジ
スタがセットされる４１と上記装置２１の送出時間４２
になる”まで持ち、送出時間４２になつた時点でクロッ
クパルス停止制御信号を送出し共通母線に接続された全
装置の計数回路を停止させる。
第３図は本発明の一実施例を示すブロック図であり、デ
ータ転送共通母線２と、この共通母線２に接続され、ク
ロックパルスを計数して、割り当てられた時間に共通母
線にデータを送出する要求が有るか否かを制御する回路
およびデータを送出する要求がある時には前記共通クロ
ックパルスを停止させ共通母線上にデータを送出する制
御回路を含む装置２１〜２３と、共通母線に共通クロッ
クパルス発生回路１３とから構成されている。第４図を
参照すると、第３図で示した一実施例を１つの装置につ
いて具体的なブロック回路図をしたものである。以下順
を追つて説明する。まず共通母線２に供給されたクロッ
クパルスとクロックパルス停止信号を信号線３とクロッ
クパルス停止信号線４によりとり入れゲート回路１１を
通して計数回路５の出力は一致制御回路６に入る。この
一致制御回路６は、あらかじめ定められた値と一致した
時、即ち上記装置の該当時間を示す出力を出す。一方デ
ータ転送制御部９内の転送部９内の送出要求レジスタ１
０がセットされていてデータ転送要求があつた場合ゲー
ト回路１２を通してクロックパルス停止信号がクロック
パルス停止制御線７より共通母線２へ送出される。この
制御信号は、共通母線２を通して共通母線２に接続され
ている全ての装置に送られ、クロックパルス停止信号線
４によつてゲート回路１１を閉じ、計数回路５を停止さ
せる。その後データ転送制御部９によりデータが共通母
線２に送出される。データ送出の終了時にデータ転送制
御部９により送出要求レジスタ１０がリセットされる。
このリセットによりクロックパルス停止制御線７からク
ロックパルス停止信号が無くなり、上記各装置の計数回
路５は再び計数を開始する。次にこれを第５図のタイム
チャートを参照すると、装置２１でデータ送出要求レジ
スタがセットされる４１と上記装置２１の送出時間４２
になる”まで持ち、送出時間４２になつた時点でクロッ
クパルス停止制御信号を送出し共通母線に接続された全
装置の計数回路を停止させる。
データの転送が終了した時点４３でクロックパルス停止
信号をリセットし、計数回路は再び計数を開始４４す−
る。装置２３についても同様である。以上説明したよう
に本発明により従来全ての装置にデータ転送用の割り当
てられた時間４２−４３を与えていたものを、データ転
送用の割り当てられた時間を短縮４４−４５し、待時間
の短縮がｌ可能となつたとともに共通母線に接続される
装置の数の制限を取り除くことが可能となつた。
信号をリセットし、計数回路は再び計数を開始４４す−
る。装置２３についても同様である。以上説明したよう
に本発明により従来全ての装置にデータ転送用の割り当
てられた時間４２−４３を与えていたものを、データ転
送用の割り当てられた時間を短縮４４−４５し、待時間
の短縮がｌ可能となつたとともに共通母線に接続される
装置の数の制限を取り除くことが可能となつた。
本発明は以上説明したように、共通母線同期用クロック
パルス停止制御線を追加することにより、データ転送要
求の無い装置に割り当てられた門時間を短縮し、前記各
装置における持ち時間を小さくできると同時に、共通母
線に接続可能な装置の数の制限を除去することができる
。
パルス停止制御線を追加することにより、データ転送要
求の無い装置に割り当てられた門時間を短縮し、前記各
装置における持ち時間を小さくできると同時に、共通母
線に接続可能な装置の数の制限を除去することができる
。
第１図は、従来の一実施例をブロック図で示し）た回路
図、第２図は第１図で示した実施例のタイムチャート、
第３図は本発明の一実施例をブロック図で示した回路図
、第４図は第３図に示した実施例を部分的に示した回路
図、第５図は第３図で示した実施例のタイムチャートで
ある。 １・・・・・・従来の実施例における共通母線、２・・
・本発明の一実施例における共通母線、３・・・・・・
クロックパルス信号線、４・・・・・・クロックパルス
停止信号線、５・・・・・・計数回路、６・・・・・・
一致制御回路、７・・・・クロックパルス停止制御線、
８・・・・・・データ線、９・・・・・・データ転送制
御線、１０・・・・・送出要求レジスタ、１１，１２・
・・・・・ゲート回路、１３・・クロックパルス発生回
路、３１，３２，３ｎ・・・・従来の実施例において共
通母線に接続される装置、２１，２２，２３・・・・・
・本発明の一実施例において共通母線に接続される装置
、Ｄ３ｌ，Ｄ３。
図、第２図は第１図で示した実施例のタイムチャート、
第３図は本発明の一実施例をブロック図で示した回路図
、第４図は第３図に示した実施例を部分的に示した回路
図、第５図は第３図で示した実施例のタイムチャートで
ある。 １・・・・・・従来の実施例における共通母線、２・・
・本発明の一実施例における共通母線、３・・・・・・
クロックパルス信号線、４・・・・・・クロックパルス
停止信号線、５・・・・・・計数回路、６・・・・・・
一致制御回路、７・・・・クロックパルス停止制御線、
８・・・・・・データ線、９・・・・・・データ転送制
御線、１０・・・・・送出要求レジスタ、１１，１２・
・・・・・ゲート回路、１３・・クロックパルス発生回
路、３１，３２，３ｎ・・・・従来の実施例において共
通母線に接続される装置、２１，２２，２３・・・・・
・本発明の一実施例において共通母線に接続される装置
、Ｄ３ｌ，Ｄ３。
Claims (1)
- １ 複数個の装置相互間を接続する１つの共通母線と、
該共通母線に付加されたクロックパルス停止制御線と、
該複数個の装置に共通のクロックパルスを送出する回路
と、共通母線に供給されたクロックパルスをとり入れる
信号線とクロックパルス停止制御線からクロックパルス
停止信号をとり入れる信号線とをゲート回路を通して入
力する計数回路と、該計数回路の出力とあらかじめ定め
られた値とを比較し、両者が一致したとき出力を出す一
致制御回路と、データ送出要求がある時、前記一致制御
回路の出力とデータ送出要求信号との論理をとり、前記
クロックパルスを停止される制御信号を送出する手段と
を各装置に備え、データ送出要求がある装置からのクロ
ックパルス停止信号を前記共通母線に接続されている全
ての装置に対し前記クロックパルス停止制御線から供給
して各装置の計数回路を停止させた後前記共通母線を介
してデータを転送し、更に、データ転送の終了時に前記
クロックパルス停止信号の送出を停止させて各装置の計
数回路を計数を再開さてることにより前記各装置は自律
的に動作して該各装置間でデータの転送を行なうことを
特徴とする時分割データ転送制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52021199A JPS6042975B2 (ja) | 1977-02-28 | 1977-02-28 | 時分割デ−タ転送制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52021199A JPS6042975B2 (ja) | 1977-02-28 | 1977-02-28 | 時分割デ−タ転送制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53105946A JPS53105946A (en) | 1978-09-14 |
| JPS6042975B2 true JPS6042975B2 (ja) | 1985-09-26 |
Family
ID=12048294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52021199A Expired JPS6042975B2 (ja) | 1977-02-28 | 1977-02-28 | 時分割デ−タ転送制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6042975B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6235948A (ja) * | 1985-08-09 | 1987-02-16 | Nec Corp | ステ−タス報告装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5066127A (ja) * | 1973-10-12 | 1975-06-04 | ||
| JPS5147342A (ja) * | 1974-10-22 | 1976-04-22 | Hitachi Ltd | Nyushutsuryokuseigyosochi |
| JPS5232645A (en) * | 1975-09-08 | 1977-03-12 | Mitsui Eng & Shipbuild Co Ltd | Multiplexer |
-
1977
- 1977-02-28 JP JP52021199A patent/JPS6042975B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS53105946A (en) | 1978-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3932843A (en) | Real-time control arrangement for a simulation device | |
| US4148011A (en) | Asynchronous priority circuit for controlling access to a bus | |
| US4320467A (en) | Method and apparatus of bus arbitration using comparison of composite signals with device signals to determine device priority | |
| US4626843A (en) | Multi-master communication bus system with parallel bus request arbitration | |
| US3886524A (en) | Asynchronous communication bus | |
| US4504906A (en) | Multiprocessor system | |
| US4435761A (en) | Data processing apparatus capable of transferring serial data with small power consumption | |
| US4161779A (en) | Dynamic priority system for controlling the access of stations to a shared device | |
| JPH04369066A (ja) | データの時分割転送装置 | |
| JPS6042975B2 (ja) | 時分割デ−タ転送制御方式 | |
| US4180855A (en) | Direct memory access expander unit for use with a microprocessor | |
| JPS6217779B2 (ja) | ||
| JP2003114863A (ja) | 非同期バスインターフェイス装置 | |
| JP2742135B2 (ja) | バス調停装置 | |
| JPH0562384B2 (ja) | ||
| JP2851856B2 (ja) | 画像データ送出装置および画像形成装置 | |
| SU1543412A1 (ru) | Устройство дл управлени обменом данными между ЭВМ и абонентами по общей шине | |
| JPS6265155A (ja) | デイジタル・デ−タ処理調停システム | |
| JP2517943B2 (ja) | タイマ装置 | |
| JPH0226904B2 (ja) | ||
| JP2559214B2 (ja) | デ−タ伝送制御回路 | |
| SU746426A1 (ru) | Многоканальна система программного управлени станками | |
| JP2002024160A (ja) | Ｄｍａ転送装置 | |
| JPH0126107B2 (ja) | ||
| JPS6063654A (ja) | 共通並列バス方式 |