Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6043705B2 - Correction circuit for pink tension distortion - Google Patents
[go: Go Back, main page]

JPS6043705B2 - Correction circuit for pink tension distortion - Google Patents

Correction circuit for pink tension distortion

Info

Publication number
JPS6043705B2
JPS6043705B2 JP4499678A JP4499678A JPS6043705B2 JP S6043705 B2 JPS6043705 B2 JP S6043705B2 JP 4499678 A JP4499678 A JP 4499678A JP 4499678 A JP4499678 A JP 4499678A JP S6043705 B2 JPS6043705 B2 JP S6043705B2
Authority
JP
Japan
Prior art keywords
pulse
switching element
capacitor
period
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP4499678A
Other languages
Japanese (ja)
Other versions
JPS54137224A (en
Inventor
正 佐藤
久文 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP4499678A priority Critical patent/JPS6043705B2/en
Publication of JPS54137224A publication Critical patent/JPS54137224A/en
Publication of JPS6043705B2 publication Critical patent/JPS6043705B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Details Of Television Scanning (AREA)

Description

【発明の詳細な説明】 この発明は、テレビ受像機の左右のピンクッション歪み
の補正回路において、特に、適切な水平偏向及びピンク
ッション歪みの補正ができるようにしようとするもので
ある。
DETAILED DESCRIPTION OF THE INVENTION The present invention is intended to enable appropriate horizontal deflection and pincushion distortion correction in a left and right pincushion distortion correction circuit of a television receiver.

ロスの少ない左右のピンクッション歪みの補正回路とし
て、第1図に示すようなものが提案されている。
As a correction circuit for left and right pincushion distortion with little loss, a circuit as shown in FIG. 1 has been proposed.

すなわち、フライバックトランス1の入力コイルIAと
接地との間に、スイッチング用トランジスタ2のコレク
タ・エミッタ間と、共振用コンデンサ3とが並列に接続
されると共に、水平偏向コイル4と、S字補正用コンデ
ンサ5と、コイル6とが直列に接続される。さらに、入
力コイルIAと接地との間に、ダンパ用ダイオード7、
8が直列に接続され、ダイオード7、8の接続中点と、
コンデンサ5及びコイル6の接続中点との間に、別のS
字補正用コンデンサ9が接続されると共に、ダイオード
8に例えばGCSのようなサイリスタ10のアノード・
カソード間が並列接続される。そして、トランジスタ2
のベースには、水平発j振回路21から水平周期のドラ
イブパルスが供給され、サイリスタ10のゲートには、
変調回路22から被位相変調パルス(電圧)Vgが供給
される。
That is, between the input coil IA of the flyback transformer 1 and the ground, the collector-emitter of the switching transistor 2 and the resonance capacitor 3 are connected in parallel, and the horizontal deflection coil 4 and the S-shaped correction The capacitor 5 and the coil 6 are connected in series. Furthermore, a damper diode 7 is connected between the input coil IA and the ground.
8 are connected in series, and the midpoint of the connection between diodes 7 and 8,
Another S is connected between the connection midpoint of the capacitor 5 and the coil 6.
A character correction capacitor 9 is connected to the diode 8, and an anode of a thyristor 10 such as a GCS is connected to the diode 8.
The cathodes are connected in parallel. And transistor 2
A drive pulse with a horizontal period is supplied from the horizontal oscillation circuit 21 to the base of the thyristor 10, and the gate of the thyristor 10 is
A phase modulated pulse (voltage) Vg is supplied from the modulation circuit 22 .

このような回路では、各部の電圧波形及び電流;波形は
、第2図に実線で示すようになつて水平偏向及びピンク
ッション歪みの補正が行われる。
In such a circuit, the voltage waveform and current waveform of each part are as shown by solid lines in FIG. 2, and horizontal deflection and pincushion distortion are corrected.

すなわち、発振回路21からのパルスによつて期間Ti
には第2図Aに示すようにトランジスタ2がオンになる
ので、そのコレクタ電圧Vfは0である。しかし、この
期間T1になると、コンデンサ5,9に充電されていた
電圧が第3図Aに示すライン31,32を通じて放電し
、コイル4,6に第2図D,Eに実線で示すように電流
1y,Imが流れることにより、コイル4,6に電磁エ
ネルギが蓄積されていく。そして、期間T2になると、
トランジスタ2がオフになるので、期間T1にコイル4
,6に蓄積されていたエネルギにより第3図Bに示すラ
イン31,32を通じて電流が流れる。
That is, the pulse from the oscillation circuit 21 causes the period Ti
Since the transistor 2 is turned on as shown in FIG. 2A, its collector voltage Vf is zero. However, during this period T1, the voltage charged in the capacitors 5 and 9 is discharged through the lines 31 and 32 shown in FIG. As the currents 1y and Im flow, electromagnetic energy is accumulated in the coils 4 and 6. Then, in period T2,
Since transistor 2 is turned off, coil 4 is turned off during period T1.
, 6 causes current to flow through lines 31 and 32 shown in FIG. 3B.

しかし、この電流は次第に減少し、これにつれてコイル
4,6の電流1y,Imも次第に減少していく。また、
コンデンサ3は充電されるので、電圧Vfは次第に上昇
していく。さらに、期間T3になると、主としてコイル
6に蓄積されていたエネルギだけによつて、第3図Cに
示すようにライン32にだけ電流が流れる。
However, this current gradually decreases, and accordingly, the currents 1y and Im of the coils 4 and 6 also gradually decrease. Also,
Since the capacitor 3 is charged, the voltage Vf gradually increases. Furthermore, during the period T3, a current flows only through the line 32, as shown in FIG. 3C, mainly due to the energy stored in the coil 6.

そして、期間Lになると、コイル6に蓄積されていたエ
ネルギが0になるが、今度は、コンデンサ3に充電され
ていた電圧Vfが、第3図Dに示すようにライン33を
通じて放電し、従つて、電圧Vfが次第に低下していく
と共に、電流1y,Imが逆方向に次第に増加していく
。そして、期間T5になると、変調回路22からの電圧
Vgによつて第2図Bに示すようにサイリスタ10がオ
ンになるので、第3図Eに示すように、ライン34を通
じて電流が流れ、従つて、このときから電流1mは減少
していく。
Then, in period L, the energy stored in the coil 6 becomes 0, but the voltage Vf charged in the capacitor 3 is now discharged through the line 33 as shown in FIG. As the voltage Vf gradually decreases, the currents 1y and Im gradually increase in the opposite direction. Then, in period T5, the voltage Vg from the modulation circuit 22 turns on the thyristor 10 as shown in FIG. 2B, so a current flows through the line 34 as shown in FIG. From this point on, the current 1m decreases.

さらに、期間T6になると、コンデンサ3の放.電は終
了し、続いて期間T4,T5にコイル4,6に蓄積され
ていたエネルギにより、第3図Fに示すように、ライン
35,36に電流が流れ、コンデンサ5,9は充電され
る。
Furthermore, in period T6, the capacitor 3 is discharged. Then, during periods T4 and T5, the energy stored in the coils 4 and 6 causes current to flow through the lines 35 and 36, charging the capacitors 5 and 9, as shown in FIG. 3F. .

ただし、このライン35,36の電流は次第に小さくな
る。そして、期間T1〜T6の動作を1サイクルとして
この動作が繰り返されるので、偏向コイル4に流れる電
流1yは、第2図Dに示すように水平周期の鋸歯状波電
流となる。
However, the currents in these lines 35 and 36 gradually become smaller. Since this operation is repeated with the operation of periods T1 to T6 as one cycle, the current 1y flowing through the deflection coil 4 becomes a sawtooth wave current with a horizontal period as shown in FIG. 2D.

そして、この場合、サイリスタ10がオンとな・る時点
(期間T5の開始時点)の位相が進んでいれば、電流1
mの振幅(ピーク・ツウ・ピーク値)は小さくなる。
In this case, if the phase at the time when the thyristor 10 turns on (at the start of period T5) is advanced, the current 1
The amplitude (peak-to-peak value) of m becomes smaller.

また、期間T6においては、コンデンサ9は、ライン3
5を流れる電流と、ライン36を流れる電流の差の電流
、すなわち、電流1yとImとの差の電流(Iy−1m
)により充電されるので、電流1mが小さくなれば、コ
ンデンサ9の充電電流は大きくなり、従つて、この期間
T6に続く期間T1の開始時におけるコンデンサ9の充
電電圧が大きくなるので、電流1yの振幅が大きくなる
。従つて、サイリスタ10がオンとなる時点の位相が進
めば、偏向電流1yの振幅が大きくなるので)変調回路
22において電圧Vgの立ち上がり時点(前縁の時点)
の位相を制御すれば、これに対して偏向電流1yの振幅
が変化し、従つて、左右のピンクッション歪みの補正を
行うことができる。こうして、この回路によれば、水平
偏向と同時・にピンクッション歪みの補正を行うことが
できる。しかも、その場合、ダンパ期間T6に、電流1
yがサイリスタ10を流れることがないので、ロスが少
ないという長所がある。
Also, in period T6, the capacitor 9 is connected to the line 3.
5 and the current flowing through line 36, that is, the current that is the difference between current 1y and Im (Iy-1m
), if the current 1m becomes smaller, the charging current of the capacitor 9 becomes larger. Therefore, the charging voltage of the capacitor 9 at the start of the period T1 following this period T6 becomes larger, so that the current 1y becomes smaller. The amplitude increases. Therefore, as the phase at which the thyristor 10 is turned on advances, the amplitude of the deflection current 1y increases.
By controlling the phase of the deflection current 1y, the amplitude of the deflection current 1y changes accordingly, and it is therefore possible to correct the left and right pincushion distortion. Thus, according to this circuit, pincushion distortion can be corrected simultaneously with horizontal deflection. Moreover, in that case, the current is 1 during the damper period T6.
Since y does not flow through the thyristor 10, there is an advantage that there is little loss.

しかし、この回路では、実際には、S字補正のため、電
流1mが第2図Eに破線で示す波形となり、期間T6の
一部ではIm〉0となつてしまう。
However, in this circuit, in reality, due to the S-shaped correction, the current 1 m has the waveform shown by the broken line in FIG. 2E, and Im>0 in a part of the period T6.

従つて、このIm〉0の期間には、第3図Fに破線で示
すライン37を通じてコイル6からコンデンサ3に電流
が流れて共振をするので、フライバックパルス電圧Vf
には、第2図Cに破線で示すように共振パルス電圧Vr
が重畳されてしまい、水平走査に不都合を生じてしまう
。この発明は、このような問題点を解決しようとするも
のである。
Therefore, during this period of Im>0, a current flows from the coil 6 to the capacitor 3 through the broken line 37 shown in FIG. 3F and resonates, so that the flyback pulse voltage Vf
As shown by the broken line in FIG. 2C, the resonant pulse voltage Vr
are superimposed, causing inconvenience in horizontal scanning. This invention attempts to solve these problems.

このため、この発明においては、第2図Bに破線で示す
ように、サイリスタ10のオン期間を共振パルス電圧V
rの期間まで延長してコイル6にダンピングをかけるよ
うにしたものである。
Therefore, in the present invention, as shown by the broken line in FIG. 2B, the on-period of the thyristor 10 is set to
The coil 6 is damped by extending the period up to r.

以下その一例について説明しよう。第4図において、ト
ランジスタ41,42によつて差動アンプ40が構成さ
れると共に、垂直偏向回路25から第6図Aに破線で示
すように垂直周期のパラボラ電圧■pが取り出され、こ
の電圧Vpがトランジスタ41のベースに供給され、ま
た、偏向回路25からは垂直周期の鋸歯状波電圧■vも
取り出され、この電圧Vvがトランジスタ42のベース
に供給される。
An example of this will be explained below. In FIG. 4, a differential amplifier 40 is configured by transistors 41 and 42, and a parabolic voltage p with a vertical period is taken out from the vertical deflection circuit 25 as shown by the broken line in FIG. 6A. Vp is supplied to the base of the transistor 41, and a vertically periodic sawtooth wave voltage ■v is also taken out from the deflection circuit 25, and this voltage Vv is supplied to the base of the transistor 42.

また、フライバックトランジスタ1の水平帰還コイル1
Bがエミッタ接地のトランジスタ51のベースに接続さ
れ、さらに、このトランジスタ51のコレクタがエミッ
タ接地のトランジスタ53のベースに接続され、このト
ランジスタ53のコレクタがコンデンサ54を通じてエ
ミッタ接地のトランジスタ55のベースに接続されると
共に、このベースが抵抗器56を通じて電源ラインに接
続される。
In addition, the horizontal feedback coil 1 of the flyback transistor 1
B is connected to the base of a transistor 51 with a common emitter, the collector of this transistor 51 is connected to the base of a transistor 53 with a common emitter, and the collector of this transistor 53 is connected through a capacitor 54 to the base of a transistor 55 with a common emitter. and its base is connected to the power supply line through a resistor 56.

そして、トランジスタ55のコレクタがトランジスタ5
7のベースに接続されると共に、そのコレクタ・エミッ
タ間が、トランジスタ51のベースと接地との間に接続
される。こうして、整形回路50が構成される。さらに
、トランジスタ51のコレクタと接地との間に、抵抗器
61とコンデンサ62とが直列接続され、抵抗器61と
コンデンサ62との接続中点がトランジスタ41のベー
スに接続される。
Then, the collector of the transistor 55 is connected to the transistor 5.
7, and its collector-emitter is connected between the base of transistor 51 and ground. In this way, the shaping circuit 50 is configured. Further, a resistor 61 and a capacitor 62 are connected in series between the collector of the transistor 51 and the ground, and a midpoint between the resistor 61 and the capacitor 62 is connected to the base of the transistor 41 .

そして、トランジスタ41のコレクタが、エミッタ接地
のトランジスタ63を通じてサイリスタ10のゲートに
接続される。このような構成によれば、トランス1のコ
イルー1Bには第5図Aに示すような水平帰還パルスP
hが得られ、このパルスPhがトランジスタ51に供給
されるので、パルスPhの立ち上がり時点(期間団。
The collector of the transistor 41 is connected to the gate of the thyristor 10 through a transistor 63 whose emitter is grounded. According to this configuration, the coil 1B of the transformer 1 receives a horizontal feedback pulse P as shown in FIG. 5A.
h is obtained, and this pulse Ph is supplied to the transistor 51, so at the rising edge of the pulse Ph (period group).

の開始時点)にトランジスタ51がオフとなつてそのコ
レクタ電位■C1は第5図Bに示すように′4r3とな
ると共に、これによつてトランジスタ53がオンとなつ
てそのコレクタ電位VC3は第5図Cに示すように゜゜
0゛となる。従つて、トランジスタ55のベース電位■
B5は、第5図Dに示すように時点t1に低下し、トラ
ンジスタ55がオフとなつてそのコレクタ電位VC5が
第5図Eに示すように゜“1゛のレベルとなるので、ト
ランジスタ57は時点t1からオンとなる。
5), the transistor 51 is turned off and its collector potential VC1 becomes '4r3 as shown in FIG. As shown in Figure C, it becomes ゜゜0゛. Therefore, the base potential of the transistor 55 ■
B5 decreases at time t1 as shown in FIG. 5D, transistor 55 is turned off, and its collector potential VC5 reaches the level of ゜1゛ as shown in FIG. 5E, so that transistor 57 becomes It turns on from time t1.

従つて、パルスPhが所定時間後に立ち上がつても、こ
れらトランジスタ51,53,55,57の状態が続く
。しかし、ベース電位VY).が時点ちに低下しても、
コンデンサ54は抵抗器56を通じて充電されるので、
電位Vb5は時点t1から次第に上昇している。
Therefore, even if the pulse Ph rises after a predetermined time, the states of these transistors 51, 53, 55, and 57 continue. However, the base potential VY). Even if it drops immediately,
Since capacitor 54 is charged through resistor 56,
The potential Vb5 gradually increases from time t1.

従つて、コンデンサ54及び抵抗器56の時定数で決ま
る時点T2にトランジスタ55はオンとなり、これによ
りトランジスタ57がオフとなつてトランジスタ51が
オン、トランジスタ53はオフとなる。従つて、コレク
タ電位VClは、第5図Bに示すように期間ち〜T2に
は“1゛になる。
Therefore, at time T2 determined by the time constants of capacitor 54 and resistor 56, transistor 55 is turned on, transistor 57 is turned off, transistor 51 is turned on, and transistor 53 is turned off. Therefore, the collector potential VCl becomes "1" during the period T2, as shown in FIG. 5B.

そして、VCl=“1゛であれば、これにより抵抗器6
1を通じてコンデンサ62が充電され■C1=6゛0゛
2のときには、コンデンサ62は放電するので、コンデ
ンサ62には、第5図Fに示すように水平周期の鋸歯状
波電圧■hが得られる。
Then, if VCl="1", this causes the resistor 6 to
1, the capacitor 62 is charged through ■C1=6゛0゛2, the capacitor 62 is discharged, so that a sawtooth wave voltage h with a horizontal period is obtained in the capacitor 62 as shown in Fig. 5F. .

そして、この電圧■hがトランジスタ41のベースに供
給されると共に、垂直偏向回路25から垂直パラボラ電
圧Vpがトランジスタ41のベースに供給されるので、
トランジスタ41には、第6図Aに示すように水平鋸歯
状波電圧Vhと、垂直パラボラ電圧■pとの重畳電圧V
aが供給されることになる。この場合、一般に、偏向回
路25には帰還がかけられているので、これからのパラ
ボラ電几Npには、鋸歯状波電圧の成分が含まれてしま
うが、偏向回路25からは別に垂直鋸歯状波電几■Vが
取り出されてトランジスタ42に供給されるので、その
パラボラ電圧Vpに含まれる鋸歯状波電圧の成分は、電
圧Vvによつて相殺される。
Since this voltage h is supplied to the base of the transistor 41, and the vertical parabolic voltage Vp is supplied from the vertical deflection circuit 25 to the base of the transistor 41,
As shown in FIG. 6A, the transistor 41 receives a superimposed voltage V of a horizontal sawtooth voltage Vh and a vertical parabolic voltage ■p.
a will be supplied. In this case, since feedback is generally applied to the deflection circuit 25, the parabolic electric box Np from now on will contain a sawtooth wave voltage component, but the vertical sawtooth wave voltage component will be included separately from the deflection circuit 25. Since the electric current V is taken out and supplied to the transistor 42, the sawtooth wave voltage component included in the parabolic voltage Vp is canceled out by the voltage Vv.

そして、その重畳電圧Vaが、差動アンプ40において
レベルVsでスライスされる。従つて、画面の上及び下
では、第6図Bの左側にも示すように、スライスレベル
Vsに対して電圧Vhが低くなるので、トランジスタ6
3のコレクタには、第6図C,Dの左側に示すように、
立ち上がりの位相の遅い電圧Vgが得られ、また、画面
の中央では、第6図Bの右側にも示すように、スライス
レlベル■Sに対して電圧Vhが高くなるので、第4図
C,Dの右側に示すように電圧Vgの立ち上がりの位相
は早くなる。従つて、画面の上及び下では、水平偏向電
流塚の振幅が小さくなり、画面の中央では電流■yの振
7幅が大きくなるので、画面の左右のピンクッション歪
みが補正される。
Then, the superimposed voltage Va is sliced at the level Vs in the differential amplifier 40. Therefore, as shown on the left side of FIG. 6B, at the top and bottom of the screen, the voltage Vh is lower than the slice level Vs, so the transistor 6
3 collector, as shown on the left side of Figure 6 C and D,
A voltage Vg with a slow rising phase is obtained, and in the center of the screen, as shown on the right side of FIG. 6B, the voltage Vh becomes higher with respect to the slice level S. As shown on the right side of D, the rising phase of voltage Vg becomes earlier. Therefore, at the top and bottom of the screen, the amplitude of the horizontal deflection current peak becomes small, and at the center of the screen, the amplitude of the current y becomes large, so that the pincushion distortion on the left and right sides of the screen is corrected.

こうして、水平偏向及び左右のピンクッション歪みの補
正が行われるが、この場合、特にこの発明によれば、素
子53〜57によつて電位VClのフ後縁の時点■が遅
延されているので、時点T2における電圧Vhの正のピ
ーク点(時点T2)も遅延し、従つて、電圧■gが立ち
下がる時点が遅延し、第2図B,Cに破線で示すように
、共振パルス電圧Vrの期間までサイリスタ10はオン
となる。
In this way, horizontal deflection and left and right pincushion distortion are corrected. In this case, in particular, according to the present invention, since the time point (2) of the trailing edge of the potential VCl is delayed by the elements 53 to 57, The positive peak point of the voltage Vh at the time T2 (time T2) is also delayed, and therefore the time when the voltage g falls is delayed, and as shown by the broken line in FIG. 2B and C, the resonant pulse voltage Vr is The thyristor 10 remains on until the period.

従つて、期RI7r6にコイル6に生じた正方向の電流
Imは、コンデンサ9及びサイリスタ10も通じてバイ
パスされ、ライン37(第3図F)を通じてコンデンサ
3に流れることがないので、この共振パルス電圧Vrは
生じなくなる。従つて、適切な水平偏向を行うことがで
きる。以上のようにして、この発明によれば、効率よく
水平偏向及びピンクッション歪みの補正ができると共に
、コイル6とコンデンサ7との共振を防止できる。
Therefore, the positive current Im generated in the coil 6 during the period RI7r6 is also bypassed through the capacitor 9 and the thyristor 10, and does not flow to the capacitor 3 through the line 37 (FIG. 3 F), so that this resonance pulse Voltage Vr is no longer generated. Therefore, appropriate horizontal deflection can be performed. As described above, according to the present invention, horizontal deflection and pincushion distortion can be efficiently corrected, and resonance between the coil 6 and the capacitor 7 can be prevented.

第7図の例においては、パルスPhが立ち下がつたとき
には、ダイオード71及び抵抗器73を通じて比較的急
速にコンデンサ73が放電するが、パルスPhが立ち下
がつたときには、抵抗器74を通じて比較的ゆつくりと
コンデンサ73が充電されて第5図Bと同様の電圧■C
1が形成される。
In the example of FIG. 7, when the pulse Ph falls, the capacitor 73 is discharged relatively quickly through the diode 71 and the resistor 73, but when the pulse Ph falls, the capacitor 73 is discharged relatively quickly through the resistor 74. The capacitor 73 is slowly charged and the voltage ■C similar to that shown in Fig. 5B is reached.
1 is formed.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明を説明するための接続図、第2図及び
第3図はその説明のための図、第4図はこの発明の一例
の接続図、第5図及び第6図はその説明のための図、第
7図はこの発明の他の例の一部の接続図である。 1はフライバックトランス、4は水平偏向コイル、21
は水平発振回路、25は垂直偏向回路である。
Figure 1 is a connection diagram for explaining this invention, Figures 2 and 3 are diagrams for explaining it, Figure 4 is a connection diagram of an example of this invention, and Figures 5 and 6 are diagrams for explaining it. An explanatory diagram, FIG. 7, is a partial connection diagram of another example of the present invention. 1 is a flyback transformer, 4 is a horizontal deflection coil, 21
25 is a horizontal oscillation circuit, and 25 is a vertical deflection circuit.

Claims (1)

【特許請求の範囲】[Claims] 1 水平偏向コイルと、第1のコンデンサと、別のコイ
ルとが直列接続された第1の直列回路と、第1及び第2
のダイオードが直列接続された第2の直列回路と、共振
用コンデンサと、第1のスイッチング素子とが並列接続
され、上記第2のダイオードに第2のスイッチング素子
が並列接続され、上記第1のコンデンサ及び別のコイル
の接続中点と、上記第1及び第2のダイオードの接続中
点との間に、第2のコンデンサが接続され、上記第1の
スイッチング素子に水平周期のパルスが供給されて上記
水平偏向コイルに水平偏向電流が供給され、上記第2の
スイッチング素子の制御端子に位相制御パルスが供給さ
れてこの第2のスイッチング素子がオンオフ制御され、
上記位相制御パルスは、水平帰線期間の後半の期間中に
立ち上るパルスとされると共に、このパルスの前縁は垂
直周期のパラボラ波で位相変調され、かつ、後縁は上記
第1のスイッチング素子がオンとなる時点付近まで延長
されたパルスとされ、上記第2のスイッチング素子のオ
ンオフによりピンクッション歪みの補正が行われると共
に、上記ダイオードの導通期間上記別のコイルと上記共
振用コンデンサとの共振が上記第2のスイッチング素子
によりダンピングされるようにしたピンクッション歪み
の補正回路。
1. A first series circuit in which a horizontal deflection coil, a first capacitor, and another coil are connected in series;
A second series circuit in which diodes are connected in series, a resonant capacitor, and a first switching element are connected in parallel, a second switching element is connected in parallel to the second diode, and the first switching element is connected in parallel to the second diode. A second capacitor is connected between a connection midpoint of the capacitor and another coil and a connection midpoint of the first and second diodes, and a horizontal periodic pulse is supplied to the first switching element. a horizontal deflection current is supplied to the horizontal deflection coil, a phase control pulse is supplied to a control terminal of the second switching element to control on/off of the second switching element,
The phase control pulse is a pulse that rises during the latter half of the horizontal retrace period, the leading edge of this pulse is phase modulated by a parabolic wave with a vertical period, and the trailing edge is a pulse that rises during the latter half of the horizontal retrace period, and the trailing edge is a pulse that rises during the latter half of the horizontal retrace period. The pulse is extended until approximately the point at which the second switching element is turned on, and the pincushion distortion is corrected by turning on and off the second switching element, and the resonance between the other coil and the resonance capacitor occurs during the conduction period of the diode. A pincushion distortion correction circuit, wherein the pincushion distortion is damped by the second switching element.
JP4499678A 1978-04-17 1978-04-17 Correction circuit for pink tension distortion Expired JPS6043705B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4499678A JPS6043705B2 (en) 1978-04-17 1978-04-17 Correction circuit for pink tension distortion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4499678A JPS6043705B2 (en) 1978-04-17 1978-04-17 Correction circuit for pink tension distortion

Publications (2)

Publication Number Publication Date
JPS54137224A JPS54137224A (en) 1979-10-24
JPS6043705B2 true JPS6043705B2 (en) 1985-09-30

Family

ID=12707030

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4499678A Expired JPS6043705B2 (en) 1978-04-17 1978-04-17 Correction circuit for pink tension distortion

Country Status (1)

Country Link
JP (1) JPS6043705B2 (en)

Also Published As

Publication number Publication date
JPS54137224A (en) 1979-10-24

Similar Documents

Publication Publication Date Title
JPS6235308B2 (en)
US3970780A (en) Constant-voltage power supply
JPS6044862B2 (en) deflection circuit
US4625154A (en) Deflection circuit with a switched mode modulator circuit
JPS6261186B2 (en)
JPS58191572A (en) Power supply/modulation deflection circuit
JPH0681267B2 (en) Horizontal output circuit
CA1094225A (en) Pincushion correction circuit
JPS6313394B2 (en)
US4634938A (en) Linearity corrected deflection circuit
US4223251A (en) Deflection circuit with retrace control
JPS6043705B2 (en) Correction circuit for pink tension distortion
EP0989742A1 (en) Horizontal deflection circuit
JP3795427B2 (en) Deflector with raster distortion correction
US4719394A (en) Horizontal output circuit
US4572993A (en) Television deflection circuit with raster width stabilization
US4118655A (en) Line sawtooth deflection current generator
US6025680A (en) Horizontal deflection circuit and cathode ray tube display apparatus using the same
JP2610799B2 (en) Adjustment power supply and deflection circuit
US3965391A (en) Balanced drive horizontal deflection circuitry with centering
JPS6043706B2 (en) Correction circuit for pink tension distortion
JP2993361B2 (en) Horizontal deflection high voltage generation circuit
JPS6360593B2 (en)
US5087863A (en) Feedback arrangement in a deflection circuit
JP3858444B2 (en) Horizontal deflection circuit