JPS604475B2 - Modulation effect circuit for electronic musical instruments - Google Patents
Modulation effect circuit for electronic musical instrumentsInfo
- Publication number
- JPS604475B2 JPS604475B2 JP54022130A JP2213079A JPS604475B2 JP S604475 B2 JPS604475 B2 JP S604475B2 JP 54022130 A JP54022130 A JP 54022130A JP 2213079 A JP2213079 A JP 2213079A JP S604475 B2 JPS604475 B2 JP S604475B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- key
- modulation
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000000694 effects Effects 0.000 title claims description 28
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 17
- 230000004044 response Effects 0.000 claims description 5
- 230000015654 memory Effects 0.000 description 29
- 241000538562 Banjos Species 0.000 description 26
- 238000001514 detection method Methods 0.000 description 19
- 238000010586 diagram Methods 0.000 description 9
- 239000011295 pitch Substances 0.000 description 9
- 239000008186 active pharmaceutical agent Substances 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 7
- 230000003111 delayed effect Effects 0.000 description 6
- 230000010355 oscillation Effects 0.000 description 5
- 241000333074 Eucalyptus occidentalis Species 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 244000144992 flock Species 0.000 description 3
- 230000002238 attenuated effect Effects 0.000 description 2
- 244000062793 Sorghum vulgare Species 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 235000019713 millet Nutrition 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Landscapes
- Electrophonic Musical Instruments (AREA)
Description
【発明の詳細な説明】
この発明はリピート効果を得るための電子楽器の変調効
果回路の改良に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an improvement in a modulation effect circuit for an electronic musical instrument for obtaining a repeat effect.
マンドリン、マリンバ、バンジョー等の繰返し音を得る
ために、従釆は、変調用発振器の出力パルス列を鋸歯状
波状に波形変換し、この波形によって楽音信号に振幅変
調を施すようにしていた。In order to obtain the repetitive sounds of a mandolin, marimba, banjo, etc., the output pulse train of a modulation oscillator was converted into a sawtooth waveform, and this waveform was used to apply amplitude modulation to the musical tone signal.
従って、楽音発生タイミングは変調用発振器の出力タイ
ミングに直接対応するので、発生音の音色を異なる音色
に切換えたとしても変調レートは変化せず、音色とは無
関係に一定であった。ところで、繰返し音の繰返し周波
数はその昔色に応じて異なるのが普通であるため、上記
従釆のものにおいて各音色に対応した好ましいリピート
効果を得るためには選択音色が切換えられる毎に上記変
調用発振器の発振周波数をボリューム等によって手敷調
整しなければならず、煩雑であった。この発明は上記欠
点を改善するためになされたもので、個々の音色に対応
して変調レートをプリセットしておき、電子楽器におけ
る音色選択に運動して該青色に対応する変調レートをプ
リセットされたものから選択し、この選択された変調レ
ートに対応した時間間隔で(周期で)変調信号を繰返し
発生するようにするとともに、上記時間間隔の単位時間
を設定するクロツク信号の周波数を演奏者が操作子を操
作して可変制御できるようにすることにより、選択音色
に応じて変調効果の変調レートを自動的に切換えるよう
にするとともに、各音色間で設定されている変調レート
の相対関係を変えずに各変調レートを手動調整できるよ
うにした変調効果回路を提供しようとするものである。Therefore, since the musical tone generation timing directly corresponds to the output timing of the modulation oscillator, even if the tone of the generated tone is changed to a different tone, the modulation rate does not change and remains constant regardless of the tone. By the way, since the repetition frequency of a repeating tone usually differed depending on the color in the past, in order to obtain a preferable repeat effect corresponding to each tone in the above-mentioned subsidiary, the above-mentioned modulation frequency was changed every time the selected tone was switched. The oscillation frequency of the oscillator had to be manually adjusted using a volume control, which was complicated. This invention was made in order to improve the above-mentioned drawbacks, and it is possible to preset a modulation rate corresponding to each tone color, and to preset the modulation rate corresponding to the blue color by moving the tone color selection in an electronic musical instrument. A modulation signal is repeatedly generated at a time interval (period) corresponding to the selected modulation rate, and the performer operates the frequency of a clock signal that sets the unit time of the time interval. By making variable control possible by operating the child, the modulation rate of the modulation effect can be automatically switched according to the selected tone, and the relative relationship of the modulation rate set between each tone can be changed without changing. The present invention aims to provide a modulation effect circuit that allows manual adjustment of each modulation rate.
以下この発明の一実施例を添付図面にもとづいて詳細に
説明しよう。Hereinafter, one embodiment of the present invention will be described in detail based on the accompanying drawings.
(電子楽器の全体構成の説明)
第1図において、押鍵検出回路11は鍵盤10で押圧さ
れている鍵を検出し、その押圧鍵を表わす情報を発音割
当て回路12に供給する。(Description of overall configuration of electronic musical instrument) In FIG. 1, a pressed key detection circuit 11 detects a pressed key on a keyboard 10 and supplies information representing the pressed key to a sound generation assignment circuit 12.
発音割当て回路12は、押圧鍵の発音を特定数の発音チ
ャンネルのいずれかに割当てるためのものである。発音
割当て回路12からは各チャンネルに割当てられた押圧
鍵を表わすキーコードKCが時分割的に送出される。The sound generation assignment circuit 12 is for allocating the sound of a pressed key to one of a specific number of sound generation channels. A key code KC representing a pressed key assigned to each channel is sent out from the sound generation assignment circuit 12 in a time-division manner.
キーコ−ドKCは12音名C〜Bを区別するための4ビ
ットのノートコードN1,N2,N3,N4とその音名
が所属するオクターブ音域を区別する3ビットのブロッ
クコードB1,B2,B3とから成る。また、発音割当
て回路12からは各チャンネルに割当てられた鍵が押圧
中であるか(“1”)あるし、は離鍵されているかぐ0
”)を表わす1ビットの第1キーオン信号KOIが時分
割的に出力され、更に、鍵の押し始めの僅かな時間だけ
“1”となる第2キーオン信号KO2が出力され、更に
必要に応じて様々な制御情報類(特に説明せず)が出力
される。例えば、第2キーオンKO2の発生時間幅は約
5のs程度である。この第2キーオンKO2は減衰音の
開閉制御のために使用されるものである。キーコードK
Cやキーオン信号KO1,KO2及びその他制御情報類
はデータ多重化回路13に供給され、4ビットのデータ
KC1,KC2,KC3,KC4に多重化される。The key code KC is a 4-bit note code N1, N2, N3, N4 for distinguishing the 12 note names C to B, and a 3-bit block code B1, B2, B3 for distinguishing the octave range to which the note name belongs. It consists of In addition, the sound generation assignment circuit 12 indicates whether the key assigned to each channel is being pressed (“1”) or whether the key has been released (“1”).
A 1-bit first key-on signal KOI representing ``) is output in a time-sharing manner, and a second key-on signal KO2 that is ``1'' is output only for a short period of time when the key is pressed. Various control information types (not specifically explained) are output.For example, the generation time width of the second key-on KO2 is about 5 seconds.This second key-on KO2 is used to control the opening and closing of the attenuated sound. Key code K
C, key-on signals KO1, KO2, and other control information are supplied to a data multiplexing circuit 13, where they are multiplexed into 4-bit data KC1, KC2, KC3, and KC4.
このようにキー情報類を少数ビットのデータKCI〜K
C4に多重化するようにした理由は、発音割当て回路1
2側の集積回路チップと楽音発生回路部14側の集積回
路チップとを接続する配線数を節約するためである。デ
ータ多重化回路13では、キー情報類を多重化送出する
に先立って、各チャンネルのキー情報類の所在タイムス
ロットを判別するために使用する基準データを送出する
。基準データはデータKC1,KC2,KC3,KC4
の内容すべて“1”のデータである。データ多重化回路
13から出力される多重化されたデータKCI〜KC4
のタイムスロットは合計54であり、基準データ“11
11”が発生するタイムスロットを「1」として各タイ
ムスロット「1〜54」におけるデータKCI〜KC4
の状態を第2図に示す。In this way, key information is converted into small number of bits of data KCI~K
The reason for multiplexing to C4 is that the sound generation assignment circuit 1
This is to save the number of wires connecting the integrated circuit chip on the second side and the integrated circuit chip on the musical tone generating circuit section 14 side. In the data multiplexing circuit 13, before multiplexing and transmitting the key information, it transmits reference data used to determine the time slot in which the key information of each channel is located. Standard data is data KC1, KC2, KC3, KC4
The contents of are all “1” data. Multiplexed data KCI to KC4 output from the data multiplexing circuit 13
There are a total of 54 time slots, and the reference data “11
Data KCI to KC4 in each time slot "1 to 54" with the time slot in which "11" occurs as "1"
The state is shown in Figure 2.
第2図において、chi〜ch7は楽音発生回路15(
第1図)における7つの発音チャ0ンネルを表わす。タ
イムスロット「4」乃至「24」が、各チャンネルch
i〜ch7に割当てられたデータ類の送出のために使用
されている。残りのタイムスロットは、空白であるとす
る。各タイムスロット「1〜54」は繰返される。第2
図を参照すると、多重データKCI〜KC4においては
1つの発音チャンネルに関して3つのタイムスロットが
割当てられていることが判かる。In FIG. 2, chi to ch7 are musical tone generation circuits 15 (
The seven sound generation channels in FIG. 1) are shown. Time slots “4” to “24” are for each channel
It is used for sending data assigned to channels i to ch7. It is assumed that the remaining time slots are blank. Each time slot "1-54" is repeated. Second
Referring to the figure, it can be seen that three time slots are allocated to one sound generation channel in the multiplexed data KCI to KC4.
1つのタイムスロットを1ビットタイムとすると、3ビ
ットタイム毎にデータKCI〜KC4のチャンネルが切
換わる。If one time slot is one bit time, the channels of data KCI to KC4 are switched every three bit times.
第2図において、各チャンネルの最初のタイムスロット
「4」,「7」,「10」……「22」において、第2
キーオン信号KO2が最下位データKCIに割当てられ
ること力ミラ示されている。また、フロツクコードB1
〜B3がデータKCI〜KC3に割当てられ、第1キー
オン信号KOIがデータKC4に割当てられている。In Figure 2, in the first time slots "4", "7", "10"..."22" of each channel, the second
It is shown that the key-on signal KO2 is assigned to the lowest data KCI. Also, flock code B1
-B3 are assigned to data KCI-KC3, and the first key-on signal KOI is assigned to data KC4.
またノートコードNI〜N4はデ−タKCI〜KC4に
割当てられる。そして、同一チャンネル(同一鍵)のブ
ロックコードBI〜B3及び第1キーオン信号KOIは
ノートコードNI〜N4の前のタイムスロット「2」,
「5」,「8」……「23」に割当てられている。すな
わち、各チャンネル(各押圧鍵)のブロックコードBI
〜B3及び第1キーオン信号KOIは3ビットタイムお
きにデータKCI〜KC4に現われる。また、ノートコ
ードNI〜N4はタイムスロット「3」,「6」……「
24」に割当てられており、これも3ビットタイムおき
にデータKCI〜KC4に現われる。以上のようなデー
タ多重化回路13を用いた電子楽器の詳細は特脇昭52
−100966号明細書中に開示されている。Further, note codes NI to N4 are assigned to data KCI to KC4. Then, the block codes BI to B3 and the first key-on signal KOI of the same channel (same key) are the time slot "2" before the note codes NI to N4,
They are assigned to "5", "8"..."23". In other words, the block code BI of each channel (each pressed key)
~B3 and the first key-on signal KOI appear in the data KCI~KC4 every 3 bit times. Also, note codes NI to N4 are time slots "3", "6"..."
24'', which also appears in data KCI to KC4 every 3 bit times. Details of an electronic musical instrument using the data multiplexing circuit 13 as described above are given in Tokuwaki Sho 52.
-100966.
この点はこの発明の要部ではないので、本明細書ではこ
の詳細な設明は省略する。ノートコードNI〜N4の状
態と12音階の各音名C#〜Cとの対応関係の一例を第
1表に示す。ノートコードNI〜N4の値の大4・は各
音名C#〜Cの音高順位に対応している。C#が最低音
であり、Cが最高音である。但し、Cの値はデータ多重
化回路13において“1111”から“110びに変換
される。これはデータKCI〜KC4の形で伝送する際
に基準データ“1111”(第2図のタイムスロット「
1」参照)と混同することを防ぐためである。更に、ブ
ロックコードBI〜B3の内容とオクターブ音域との関
係の一例を第2表に示す。第1表第2表
楽音発生回路14では、データ多重化回路13から供給
される多重化データKCI〜KC4からノートコードN
I〜N4、フロツクコードBI〜B3、キーオン信号K
O1,KO2を各チャンネル別に取り出し、これらのキ
ー情報類にもとづいて楽音発生回路15内の各チャンネ
ルchi〜ch7で楽音を発生する。Since this point is not an essential part of the present invention, detailed explanation thereof will be omitted in this specification. Table 1 shows an example of the correspondence between the states of note codes NI to N4 and the note names C# to C of the 12-tone scale. The large value 4. of the note codes NI to N4 corresponds to the pitch order of each note name C# to C. C# is the lowest note and C is the highest note. However, the value of C is converted from "1111" to "110" in the data multiplexing circuit 13. This is because the value of C is converted from "1111" to "110" in the data multiplexing circuit 13.
This is to prevent confusion with 1). Further, Table 2 shows an example of the relationship between the contents of block codes BI to B3 and the octave range. The second musical tone generation circuit 14 of Table 1 uses the note code N from the multiplexed data KCI to KC4 supplied from the data multiplexing circuit 13.
I~N4, flock code BI~B3, key-on signal K
O1 and KO2 are taken out for each channel, and based on these key information, musical tones are generated in each channel chi to ch7 in the musical tone generating circuit 15.
キー情報類NI〜KO2の復調及び各チャンネルへの分
配のために、復調回路25とタイミング信号発生回路2
6が楽音発生回路部14において設けられている。最高
音検出回路28は押圧鍵中の最高音を検出する回路で、
検出した最高音の情報(TCH)はリピート変調制御部
16に供給される。A demodulation circuit 25 and a timing signal generation circuit 2 are used to demodulate key information items NI to KO2 and distribute them to each channel.
6 is provided in the musical tone generation circuit section 14. The highest note detection circuit 28 is a circuit that detects the highest note among the pressed keys.
The detected highest pitch information (TCH) is supplied to the repeat modulation control section 16.
リピート変調制御部16は、上記最高音情報(TCH)
、復調回路25からのキーオン信号KO1,KO2、及
び音色選択部17で選択されている音色に応じてキーオ
ン信号KO2S及びデイケイ信号DSを発生する。キ−
オン信号KO2Sは発音すべきことを指示する信号であ
り、ディケイ信号DSは発音を終了すべきことを指示す
る信号である。リピ−ト効果が選択されている場合はキ
ーオン信号KO2Sが繰返し発生され、かつ音色選択部
17で選択されている音色に応じてその繰返し時間間隔
が切換えられるようになっている。ノートクロック発生
部29は、各音名C〜Bの音高に対応する高い周波数の
ノートクロックパルス29C〜29Bを発生する。The repeat modulation control unit 16 receives the highest tone information (TCH).
, a key-on signal KO2S and a decay signal DS are generated in accordance with the key-on signals KO1 and KO2 from the demodulation circuit 25 and the tone selected by the tone color selection section 17. key
The on signal KO2S is a signal instructing that the sound should be generated, and the decay signal DS is a signal instructing that the sound generation should be ended. When the repeat effect is selected, the key-on signal KO2S is repeatedly generated, and the repetition time interval is changed according to the tone selected by the tone color selection section 17. The note clock generator 29 generates high frequency note clock pulses 29C to 29B corresponding to the pitches of the respective note names C to B.
楽音発生回路15では、各チャンネルchi〜ch7に
割当てられている鍵に応じてノートクロツクパルス29
C〜29Bを選択し、選択したノートクロツクパルス2
9C〜29Bにもとづいて楽音信号を発生する。発生さ
れた楽音信号は前記キーオン信号KO2Sによって開閉
制御され、音色回路18を経てサウンドシステム27に
至る。(各部の詳細構成の説明)
音色選択について
第1図に示された音色選択部17は、各音色(マリンバ
、マンドリン、バンジョー、ギター)に対応する音色選
択スイッチ19を具えており、スイッチ19の出力が優
先回路20に加えられる。The musical tone generation circuit 15 generates note clock pulses 29 according to the keys assigned to each channel chi to ch7.
Select C to 29B and select the selected note clock pulse 2.
Musical tone signals are generated based on 9C to 29B. The generated musical tone signal is controlled to open and close by the key-on signal KO2S, and reaches the sound system 27 via the tone circuit 18. (Detailed explanation of the configuration of each part) Regarding tone selection The tone selection section 17 shown in FIG. The output is applied to a priority circuit 20.
優先回路20は、音色選択スイッチ19によって複数音
色が選択された場合に1つを優先的に選択するための回
路であり、優先順位はマリンバ(MR)、マンドリン(
MD)、バンジョー(BJ)、ギター(GT)の順であ
る。各音色選択信号MR〜GTは楽音発生回路1 5及
び音色回路18に供給される。The priority circuit 20 is a circuit for preferentially selecting one tone when a plurality of tones are selected by the tone selection switch 19, and the priority is given to marimba (MR), mandolin (
MD), banjo (BJ), and guitar (GT). Each of the tone color selection signals MR to GT is supplied to the musical tone generation circuit 15 and the tone color circuit 18.
これらの信号MR〜GTは楽音発生回路15においては
音源波形の選択やェンベロープ制御のために利用され、
音色回路18においては音色フィル夕のカットオフ周波
数やQ制御のために利用される。また、マリンバ選択信
号MRとマンドリン選択信号MDはオア回路21を介し
てツインマレット選択信号TMとしてリピート変調制御
部16に供給される。バンジョー選択信号BJ及びギタ
ー選択信号GTもリピート変調制御部16に供給される
。この実施例において、リピ−ト効果のかかる音色はマ
リンバ、マンドリン、バンジョーの3つであり、ギター
はリピート効果がかからないものとしている。These signals MR to GT are used in the musical tone generation circuit 15 for selecting the sound source waveform and controlling the envelope.
In the timbre circuit 18, it is used for cutoff frequency and Q control of the timbre filter. Furthermore, the marimba selection signal MR and the mandolin selection signal MD are supplied to the repeat modulation control section 16 via an OR circuit 21 as a twin mallet selection signal TM. The banjo selection signal BJ and the guitar selection signal GT are also supplied to the repeat modulation control section 16. In this embodiment, there are three tones to which the repeat effect is applied: marimba, mandolin, and banjo, and it is assumed that the repeat effect is not applied to the guitar.
特に、マリンバとマンドリンは「ツインマレット」とい
う特殊なりビート効果がかかるようになっており、バン
ジョーのリピート効果とは異なる。リピート変調制御部
16では、「ツインマレツト」かあるいは「バンジョー
リピート」かに応じて変調レートすなわち繰返し音の時
間間隔が切換えられるようになっている。この点につい
ては後述する。基準データ“1111”の検出
復調回路25及びタイミング信号発生回路26の詳細例
は第3図に示されている。In particular, the marimba and mandolin have a special "twin mallet" beat effect, which is different from the banjo's repeat effect. The repeat modulation control section 16 switches the modulation rate, that is, the time interval of the repeated sound, depending on whether the mode is "twin mallet" or "banjo repeat." This point will be discussed later. A detailed example of the detection and demodulation circuit 25 and timing signal generation circuit 26 for the reference data "1111" is shown in FIG.
データ多重化回路13から供給されたデ−タKCI〜K
C4は復調回路25に加わり、遅延フリップフロップ群
30を介して1ビットタイム遅延される。遅延フリップ
フロップ群30の各遅延フリップフロップは1ビットタ
イム(例えば1仏s)の周期をもつ2相クロックバルス
○,,02 によって駆動される。遅延フリップフロツ
プ群30から出力されたデータKCI〜KC4はアンド
回路31に入力されると共に、データKCIはオア回路
32を経てラッチ回路34及び遅延フリップフロップ3
5に、データKC2はオア回路33を経てラツチ回路3
4及び遅延フリップフロップ36に、デ−タKC3及び
KC4はラッチ回路34と遅延フリップフロップ37,
38に、夫々入力される。データKCI〜KC4をすべ
て入力したアンド回路31は基準データ“1111”を
検出するためのものである。Data KCI to K supplied from the data multiplexing circuit 13
C4 is added to the demodulation circuit 25 and is delayed by one bit time via a delay flip-flop group 30. Each delay flip-flop in the delay flip-flop group 30 is driven by a two-phase clock pulse 0,02 having a period of one bit time (for example, one French s). The data KCI to KC4 output from the delay flip-flop group 30 are input to the AND circuit 31, and the data KCI is input to the latch circuit 34 and the delay flip-flop 3 via the OR circuit 32.
5, the data KC2 passes through the OR circuit 33 to the latch circuit 3.
4 and delay flip-flop 36, data KC3 and KC4 are sent to latch circuit 34 and delay flip-flop 37,
38, respectively. The AND circuit 31 to which all data KCI to KC4 are input is for detecting reference data "1111".
遅延フリツプフロツプ群30から出力される多重データ
KCI〜KC4のタイムスロットを第4図aに示す。こ
のタイムスロットは第3図のタイムスロットに対応して
いる。参考のため、2相クロックパルスグ,,ガ2を第
4図bに示す。第2図から明らかなように、多重データ
KCI〜KC4のタイムスロット「1」において基準デ
ータ”111rが送出されるようになっているので、ア
ンド回路31の出力が“1”となったときがタイムスロ
ット「1」である。アンド回路31の出力“1”は基準
パルス信号SY′(第4図c参照)として、タイミング
信号発生回路26に供給される。タイミング信号発生回
路26では、基準パルス信号SY′の入力にもとづいて
以後のタイムスロット「2」乃至「54」を判断し、3
ビットタイム周期の制御用クロックパルス3Y1,〇^
〇Bと、楽音発生回路15の各チャンネルにキー情報類
を分配するための制御パルスSPI〜SP7等を発生す
る。The time slots of the multiplexed data KCI-KC4 output from the delay flip-flop group 30 are shown in FIG. 4a. This time slot corresponds to the time slot in FIG. For reference, the two-phase clock pulses G,,G2 are shown in FIG. 4B. As is clear from FIG. 2, since the reference data "111r" is sent out in time slot "1" of multiplexed data KCI to KC4, when the output of the AND circuit 31 becomes "1", The time slot is "1". The output "1" of the AND circuit 31 is supplied to the timing signal generation circuit 26 as a reference pulse signal SY' (see FIG. 4c). The timing signal generation circuit 26 determines the subsequent time slots "2" to "54" based on the input of the reference pulse signal SY', and
Bit time period control clock pulse 3Y1, 〇^
〇B, and control pulses SPI to SP7 for distributing key information to each channel of the musical tone generating circuit 15 are generated.
制御用クロックパルス3Y1,〇」〃8の発生タイミン
グ信号発生回路26(第3図)において、基準パルス信
号SY′はオア回路39を介して遅延フリッブフロップ
4川こ加わる。In the timing signal generation circuit 26 (FIG. 3) for generating the control clock pulses 3Y1, 〇''〃8, the reference pulse signal SY' is applied via an OR circuit 39 to four delay flip-flops.
遅延フリップフロップ40の出力は遅延フリップフロッ
プ41に加わる。両フリツプフロツプ40,41の出力
はノア回路42を介してオア回路39に戻される。また
、オア回路39の出力は遅延フリップフロップ43に入
力される。遅延フリツプフロップ40,41,43はク
ロツクパルス〃,,〃2 によって駆動される。オア回
路39に基準パルス信号SY′が供給されるタイムスロ
ット「1」から2ビットタイム後のタイムスロット「3
」において遅延フリップフロップ41の出力が“1”と
なり、3ビットタイム後のタイムスロット「4」におい
て遅延フリツプフロップ40,41の出力が共に“0”
となってノア回路42の出力が“1”となる。ノア回路
42の出力“1”はオア回路39に戻されるので、オア
回路39の出力は3ビットタイム周期で“1”となる。
従って、オア回路39の出力である制御パルス3YIは
第4図d、遅延フリップフロップ43の出力である制御
クロックパルス0^は同図e、遅延フリツプフロップ4
1の出力である制御用クロツクパルス〃Bは同図f、に
示すように3ビットタイム周期で夫々発生される。キー
情報類の復調
第3図の復調回路25において、ラッチ回路34は/ー
トコードNI〜N4、フロツクコードBI〜B3、キー
オン信号KO1,KO2に対する9個のラッチ位置を有
しており、ラツチ制御(ストロープ)入力Sにはアンド
回路44の出力が与えられる。The output of delay flip-flop 40 is applied to delay flip-flop 41. The outputs of both flip-flops 40 and 41 are returned to the OR circuit 39 via the NOR circuit 42. Further, the output of the OR circuit 39 is input to a delay flip-flop 43. Delay flip-flops 40, 41, 43 are driven by clock pulses ッ, , 〃2. Time slot “3” 2 bit times after time slot “1” where the reference pulse signal SY′ is supplied to the OR circuit 39
”, the output of the delay flip-flop 41 becomes “1”, and the outputs of the delay flip-flops 40 and 41 both become “0” in time slot “4” after 3 bit times.
As a result, the output of the NOR circuit 42 becomes "1". Since the output "1" of the NOR circuit 42 is returned to the OR circuit 39, the output of the OR circuit 39 becomes "1" in a 3-bit time period.
Therefore, the control pulse 3YI which is the output of the OR circuit 39 is shown in FIG. 4d, and the control clock pulse 0^ which is the output of the delay flip-flop 43 is shown in FIG.
The control clock pulse B, which is the output of 1, is generated at a 3-bit time period, as shown in FIG. Demodulation of key information In the demodulation circuit 25 shown in FIG. ) The output of the AND circuit 44 is given to the input S.
アンド回路44の入力には前記制御用クロックパルス々
B及びクロックパルス02が供給される。従って「アン
ド回路44からはクロックパルスけBをそのパルス発生
タイムスロットの前半(クロツクパルス〃2のパルス幅
に対応)でのみ選択したパルス○B′が得られる。この
パルス08′の発生タイミングはパルス〇Bと同じであ
り、パルス幅が異なる。ラツチ回路34は、データKC
I〜KC4として3ビットタイムの間に時分割的に供給
される1チャンネル分のキー情報類NI〜N4,BI〜
B3,KO1,KO2をパルス〃B′のタイミングで同
時にラツチするためのものである。そのため、データK
CI〜KC4を遅延フリップフロツプ35〜38,45
,46で適宜ずらしたものをラッチ回路34の各ラッチ
位置のデータ入力端Dに入力するようにしている。第2
図と第4図から判るように、パルス08,〃B′はデー
タKCI〜KC4としてノートコードNI〜N4が供給
されるタィムス。The control clock pulses B and clock pulse 02 are supplied to the input of the AND circuit 44. Therefore, the AND circuit 44 obtains a pulse ○B' in which the clock pulse 08' is selected only in the first half of its pulse generation time slot (corresponding to the pulse width of clock pulse 2). 〇It is the same as B, but the pulse width is different.The latch circuit 34 is connected to the data KC.
Key information for one channel NI~N4, BI~ supplied in a time-sharing manner during 3 bit times as I~KC4
This is to simultaneously latch B3, KO1, and KO2 at the timing of pulse B'. Therefore, data K
Delay CI~KC4 flip-flops 35~38, 45
, 46 are appropriately shifted and inputted to the data input terminal D of each latch position of the latch circuit 34. Second
As can be seen from the figure and FIG. 4, pulses 08 and 〃B' are times at which note codes NI to N4 are supplied as data KCI to KC4.
ツト「6」,「9」,「12」……に同期して発生され
る。そこで、ノートコードNI〜N4の各ビットに対応
するラッチ位置には遅延フリップフロツプ群30から出
力されたデータKCI〜KC4の各ビットを直接入力す
る。同じチャンネルのブロックコードBI〜B3及び第
1キーオン信号KOIはノートコードNI〜N4の1ビ
ットタイム前のタイムスロットにおいてデータKCI〜
KC4の形で供給される。そこで、データKCI〜KC
4の各ビットを遅延フリツプフロツプ35,36,37
,38で1ビットタイム遅延したものを、ブロックコー
ドBI〜B3及び第1キーオン信号KOIに夫々対応す
るラツチ位置に入力する。また、同じチャンネルの第2
キーオン信号KO2はブロックコードBI〜B3の1ビ
ット前のタイムスロットにおいてデータKCIの形で供
給される。従って、遅延フリップフロップ35で遅延し
たデータKCIを遅延フリッブフロップ45で更に1ビ
ットタイム遅延したものを、第2キーオン信号KO2に
対応するラッチ位置に夫々入力する。従って、ラッチ制
御パルス〃B′が発生したとき、ラッチ回路34のデー
タ入力側には同じチャンネルのノートコードNI〜N4
、ブロックコードBI〜B3、キーオン信号KO1,K
O2が同時に供給されているので、これらキー情報NI
〜N4,BI〜B3,KO1,KO2が同時にラツチさ
れる。This is generated in synchronization with the hits "6", "9", "12", and so on. Therefore, each bit of the data KCI-KC4 outputted from the delay flip-flop group 30 is directly input to the latch position corresponding to each bit of the note code NI-N4. The block codes BI~B3 and the first key-on signal KOI of the same channel are the data KCI~ in the time slot 1 bit time before the note codes NI~N4.
Supplied in the form of KC4. Therefore, data KCI~KC
4 bits are delayed by flip-flops 35, 36, 37
, 38 are input to the latch positions corresponding to the block codes BI to B3 and the first key-on signal KOI, respectively. Also, the second channel on the same channel
The key-on signal KO2 is supplied in the form of data KCI in a time slot 1 bit before the block codes BI to B3. Therefore, the data KCI delayed by the delay flip-flop 35 is further delayed by 1 bit time by the delay flip-flop 45, and is input to the latch positions corresponding to the second key-on signal KO2. Therefore, when the latch control pulse B' is generated, the data input side of the latch circuit 34 has note codes NI to N4 of the same channel.
, block codes BI to B3, key-on signals KO1, K
Since O2 is supplied at the same time, these key information NI
~N4, BI~B3, KO1, and KO2 are latched at the same time.
ラッチ回路34の記憶内容はラッチ制御パルス08′に
従って3ビットタイム毎に書替えられる。データKCI
〜KC4のチャンネルも3ビットタイム毎に変化する(
第2図参照)ので、ラッチ回路34の記憶内容は3ビッ
トタイム毎に逐次別にチャンネルのキー情報類NI〜N
4,BI〜B3,KO1,KO2に書替えられる。第2
図に示した各タイムスロット丁1」〜「54」における
データKCI〜KC4の状態を簡略化して第4図gに示
す。The stored contents of the latch circuit 34 are rewritten every three bit times according to the latch control pulse 08'. Data KCI
~KC4 channel also changes every 3 bit times (
(See Figure 2) Therefore, the memory contents of the latch circuit 34 are sequentially stored in channel key information NI to N at every 3 bit times.
Rewritten as 4, BI~B3, KO1, KO2. Second
The state of data KCI to KC4 in each of the time slots 1" to 54 shown in the figure is shown in a simplified manner in FIG. 4g.
同図でchi〜ch7はチャンネルを表わす。第4図h
は各タイムスロットにおいてラッチ回路34から出力さ
れるキー情報類NI〜KO2が割当てられているチャン
ネルを示したものである。例えば、タイムスロット「6
」において発生されたラッチ制御パルス08′によって
チャンネルchiに割当てられている押圧鍵のキー情報
類NI〜N4,BI〜B3,KO1,KO2がラツチ回
路34に読み込まれ、これがタイムスロット「6」から
「8」までの間、該ラッチ回路34から出力される。次
のタイムスロット「9」において発生されたラッチ制御
パルス08′によってチャンネルCb2に割当てられて
いる押圧鍵のキー情報類NI〜N4,BI〜B3,KO
1,KO2がラツチ回路34に読み込まれ、タイムスロ
ット「9」から「11」までの間、該ラッチ回路34か
ら出力され続ける。以後、第4図hに示す通りに、ラッ
チ回路34から出力されるキー情報類NI〜B3,KO
1,KO2のチャンネルが変化する。復調回路25にお
いて、遅延フリップフロップ35〜38の前段階に設け
られているオア回路32,33、アンド回路47、イン
バータ48,49から成る回路は、C音のノートコード
NI〜N4を本来の値“111rに戻すための回路であ
る。In the figure, chi to ch7 represent channels. Figure 4h
indicates the channels to which the key information items NI to KO2 output from the latch circuit 34 in each time slot are assigned. For example, time slot "6"
The key information items NI to N4, BI to B3, KO1 and KO2 of the pressed keys assigned to channel chi are read into the latch circuit 34 by the latch control pulse 08' generated at time slot ``6''. The latch circuit 34 outputs until "8". Key information items NI~N4, BI~B3, KO of the pressed keys assigned to channel Cb2 by the latch control pulse 08' generated in the next time slot "9"
1 and KO2 are read into the latch circuit 34 and continue to be output from the latch circuit 34 during time slots "9" to "11". Thereafter, as shown in FIG. 4h, the key information items NI to B3, KO output from the latch circuit 34
1. KO2 channel changes. In the demodulation circuit 25, a circuit consisting of OR circuits 32, 33, an AND circuit 47, and inverters 48, 49 provided before the delay flip-flops 35 to 38 converts the note codes NI to N4 of the C note to their original values. “This is a circuit to return to 111r.
前述のように、基準データ“111rとの混同を避ける
ためにC音のノートコードN4〜NIは“110びとい
う値に変更されて供給されるので、下位のデータKCI
及びKC2をィンバータ48及び49で反転した信号及
び上位のデータKC3,KC4を5入力型のアンド回路
47に入力し、C音の変更コード“110びが到来した
ことを該アンド回路47で検出する。このアンド回路4
7の残りの入力には前記パルス〃8が加わっており、/
ートコードNI〜N4が供給されるタイムスロットにお
いてのみ上述の検出動作が可能になるようになっている
。C音の変更コード“110ぴが検出されると、アンド
回路47の出力は“1”となり、これがオア回路32,
33を経由してラツチ回路34のノートコードN1,N
2に対応するラッチ位置に入力される。ラツチ回路34
から出力されるノートコードNI〜N4及びブロックコ
ードBI〜B3は楽音発生回路15に供給され、キーオ
ン信号KO1,KO2はリピート変調制御部16に供給
される。As mentioned above, in order to avoid confusion with the reference data "111r, the note codes N4 to NI of the C note are changed to the value "110" and supplied, so the lower data KCI
and KC2 are inverted by inverters 48 and 49, and the upper data KC3 and KC4 are input to a 5-input type AND circuit 47, and the AND circuit 47 detects that the C sound change code "110" has arrived. .This AND circuit 4
The pulse 〃8 is added to the remaining input of 7, and /
The above-mentioned detection operation is enabled only in the time slots in which the root codes NI to N4 are supplied. When the C note change code “110pi” is detected, the output of the AND circuit 47 becomes “1”, which is output to the OR circuit 32,
Note code N1, N of latch circuit 34 via 33
is input into the latch position corresponding to 2. Latch circuit 34
Note codes NI to N4 and block codes BI to B3 outputted from the tone generating circuit 15 are supplied to a musical tone generation circuit 15, and key-on signals KO1 and KO2 are supplied to a repeat modulation control section 16.
また、ノートコードNI〜N4、フロツクコードBI〜
B3、第1キーオン信号KOIは最高音検出回路28に
供給される。制御パルスの発生
第3図に示すタイミング信号発生回路26からは、楽音
発生回路15の各発音チャンネルchi〜ch7に対応
する制御パルスSPI〜SP7が発生される。In addition, note code NI~N4, flock code BI~
B3, the first key-on signal KOI is supplied to the highest note detection circuit 28. Generation of Control Pulses The timing signal generation circuit 26 shown in FIG. 3 generates control pulses SPI to SP7 corresponding to each of the sound generation channels chi to ch7 of the musical tone generation circuit 15.
制御パルスSPI〜SP7は、ノートコードNI〜N4
、フロツクコードBI〜B3等を楽音発生回路15内の
各発音チャンネルchi〜ch7に分配するための制御
信号である。第3図のタイミング信号発生回路26にお
いて、ラッチ回路113のデータ入力Dには基準パルス
SYが加わる。Control pulses SPI to SP7 are note codes NI to N4
, block codes BI to B3, etc., to the respective sound generation channels chi to ch7 in the musical tone generation circuit 15. In the timing signal generation circuit 26 of FIG. 3, a reference pulse SY is applied to the data input D of the latch circuit 113.
アンド回路125にはオア回路39から発生されるパル
ス3Y1(第4図d)と、クロツクパルス○2 が入力
される。このアンド回路125の出力が、ラツチ回路1
13のストローブ入力Sに与えられる。従って、ラツチ
回路1 13の記憶内容は、パルス3YIが発生するタ
イムスロット「1」,「4」,「7↓……毎に(3ビッ
トタイム毎に)書換えられる。従って、ラッチ回路1
13にはタイムスロット「1」,「2↓「3」の間“1
”が記憶される。ラッチ回路113の出力は、2相クロ
ツクパルス〃^,OBによって駆動される遅延フリップ
フロップ126で2ビットタイム遅延され、信号CL1
(第4図i参照)が得られる。The AND circuit 125 receives the pulse 3Y1 (FIG. 4d) generated from the OR circuit 39 and the clock pulse ○2. The output of this AND circuit 125 is the latch circuit 1
13 strobe input S. Therefore, the memory contents of the latch circuit 1 13 are rewritten every time slot "1", "4", "7↓..." (every 3 bit times) when pulse 3YI occurs.
13 has time slots “1” and “1” between “2↓”3”.
” is stored. The output of the latch circuit 113 is delayed by 2 bit time in a delay flip-flop 126 driven by a two-phase clock pulse 〃^, OB, and the output is outputted by a signal CL1.
(See Figure 4i) is obtained.
信号CLIはチャンネルchiのデータ送出タイミング
の直前に発生される。信号CLIはシフトレジスター3
5及びフリツプフロツプ139のセット入力Sに入力さ
れる。Signal CLI is generated immediately before the data transmission timing of channel chi. Signal CLI is shift register 3
5 and the set input S of flip-flop 139.
シフトレジスター35は7ステージ/1ビットであり、
2相クロツクパルス○^,〇Bによって3ビットタイム
毎に駆動される。シフトレジスタ135の各ステージの
出力はアンド回路群137にてクロツクパルス〇^のタ
イミングでゲートされる。このアンド回路群1−37の
出力が制御パルスSPI〜SP7である。各制御パルス
SPI〜SP7の発生タイミングを第4図iに示す。各
制御パルスSPI〜SP7は各チャンネルchi〜ch
7のデータ送出タイミングに一致していることが第4図
h,jから判る。シフトレジスタ135の最終ステージ
の出力は終了信号SPFとして、最高音検出回路28(
第5図)に供給される。The shift register 35 has 7 stages/1 bit,
It is driven every 3 bit times by two-phase clock pulses ○^, ○B. The output of each stage of the shift register 135 is gated by an AND circuit group 137 at the timing of a clock pulse 〇^. The outputs of this AND circuit group 1-37 are control pulses SPI to SP7. The timing of generation of each control pulse SPI to SP7 is shown in FIG. 4i. Each control pulse SPI to SP7 corresponds to each channel chi to ch.
It can be seen from FIG. 4 h and j that the timing corresponds to the data sending timing of No. 7. The output of the final stage of the shift register 135 is sent as the end signal SPF to the highest pitch detection circuit 28 (
Figure 5).
信号SPFの発生タイミングを第4図kに示す。この信
号SPFは、各チャンネルのキーコード類NI〜N4,
BI〜B3,KO1,KO2の送出が一通り終了したこ
とを表わしている。フリツプフロツプ139のリセット
入力Rにはシフトレジスタ135の最終ステージの出力
(SPF)が加わる。The generation timing of the signal SPF is shown in FIG. 4k. This signal SPF includes the key codes NI to N4 of each channel,
This indicates that the transmission of BI to B3, KO1, and KO2 has been completed. The output (SPF) of the final stage of the shift register 135 is applied to the reset input R of the flip-flop 139.
フリツプフロツプ139の出力Qは、クロックパルス0
^,08によって駆動される遅延フリップフロップ14
1に加えられ、該遅延フリツプフロツプ141からデー
タ送出期間を表わす信号SPT(第4図1)が得られる
。最高音検出について第5図に示す最高音検出回路28
は、復調回路25のラッチ回路34(第3図)から供給
されるノートコードNI〜N4、フロツクコードBI〜
B3、第1キーオン信号KOIを8ビットのディジタル
数値信号と見なし、各チャンネルのコード類NI〜KO
Iの値の大小を逐次比較することにより最大値のコード
類NI〜KO1(つまり最高音)を検出する。The output Q of flip-flop 139 is clock pulse 0.
Delay flip-flop 14 driven by ^,08
1, and a signal SPT (FIG. 4) is obtained from the delay flip-flop 141 representing the data transmission period. Regarding detection of the highest pitch, the highest pitch detection circuit 28 shown in FIG.
are the note codes NI~N4 and the block codes BI~ supplied from the latch circuit 34 (FIG. 3) of the demodulation circuit 25.
B3, the first key-on signal KOI is regarded as an 8-bit digital numerical signal, and the codes NI to KO of each channel are
By successively comparing the values of I, the chord classes NI to KO1 (that is, the highest note) having the maximum value are detected.
各ビットの重みは、KOIをMSBとし、以下B3,B
2,B1,N4,N3,N2、の順とし、NIをLSB
とする。このようにすれば、前掲の第1表、第2表から
明らかなようにコードB3,B2,B1,N4,N3,
N2,NIの値の大4・と音の高低とが対応することに
なる。また、第1キーオン信号KO1(押鍵中は持続的
に“1”となる)をMSBとすることにより、押鍵中の
音が離鍵中の音よりも優先するようになっている。ラッ
チ回路34(第3図)から供給されたノートコードNI
〜N4、ブロックコードBI〜B3、キーオン信号KO
Iは、比較回路143,144の一方入力A及びラッチ
回路145のデータDに供給される。The weight of each bit is KOI as MSB, and the following B3, B
2, B1, N4, N3, N2, in the order, and NI is LSB
shall be. In this way, as is clear from Tables 1 and 2 above, the codes B3, B2, B1, N4, N3,
The value of N2, NI, which is large 4.0, corresponds to the pitch of the sound. Further, by setting the first key-on signal KO1 (which remains "1" continuously during key depression) to be MSB, the sound during key depression is given priority over the sound during key release. Note code NI supplied from latch circuit 34 (Figure 3)
~N4, block code BI~B3, key-on signal KO
I is supplied to one input A of comparison circuits 143 and 144 and data D of latch circuit 145.
比較回路143は各チャンネルのコード類NI〜KOI
の大小を逐次比較するためのものである。ラッチ回路1
45は比較回路143の比較結果にもとづいて大きい方
のコードNI〜KOI類を一時記憶するためのもので、
全チャンネルChi〜ch7の比較が一通り終了したと
きラッチ回路145に記憶されているコード類*NI〜
*KOIが最大値つまり押鍵音(または発生音)中の最
高音の情報である。ラッチ回路145の記憶コード*N
I〜*N4,*BI〜*B3,*KOIが比較回路14
3の入力Bに加えられる。The comparison circuit 143 compares the codes of each channel from NI to KOI.
This is for successive comparison of the magnitude of . Latch circuit 1
45 is for temporarily storing the larger code NI to KOI based on the comparison result of the comparison circuit 143;
When the comparison of all channels Chi to ch7 is completed, the codes *NI~ stored in the latch circuit 145
*KOI is information about the maximum value, that is, the highest note among the key pressed sounds (or generated sounds). Memory code of latch circuit 145 *N
I~*N4, *BI~*B3, *KOI are comparison circuits 14
3 is added to input B.
比較回路143は入力AとBを比較し、A>Bのとき、
つまり、ラツチ回路145の記憶コード*NI〜*KO
Iよりも復調回路25からのコードNI〜KOIの方が
大きいとき、信号“1”をオア回路146に出力する。
オア回路146の出力はアンド回路147を介してラッ
チ回路145のストロープ入力Sに加わる。アンド回路
147の他の入力にはパルス3Y1(第4図d)が加え
られる。オア回路146の他の入力には第3図の遅延フ
リツプフロツプ126から供給される信号CLIが遅延
フリツプフロップ148を介して供給される。信号CL
Iは第4図iに示すように発生されるので、これを3ビ
ットタイム遅延すると、まず第4図に示すタイムスロッ
ト「6」,「7」,「8」の時に遅延フリップフロツプ
148から“1”が出力され、オア回路146を介して
アンド回路147に加わる。Comparison circuit 143 compares inputs A and B, and when A>B,
In other words, the memory codes *NI to *KO of the latch circuit 145
When codes NI to KOI from the demodulation circuit 25 are larger than I, a signal "1" is output to the OR circuit 146.
The output of the OR circuit 146 is applied to the strobe input S of the latch circuit 145 via an AND circuit 147. Pulse 3Y1 (FIG. 4d) is applied to the other input of AND circuit 147. The other input of the OR circuit 146 is supplied via a delay flip-flop 148 with the signal CLI supplied from the delay flip-flop 126 of FIG. Signal CL
Since I is generated as shown in FIG. " is output and applied to the AND circuit 147 via the OR circuit 146.
従って、パルス3YIが発生するタイムスロット「7」
のときアンド回路147から“1”が出力され、ラツチ
回路145ではデータ入力Dに加えられているコードN
I〜KOIを記憶する。これは、第4図hから明らかな
ように、最初のチャンネルchiに割当てられている音
のコードNI〜KOIである。こうして、最初は、最初
のチャンネルchiに割当てられている音のコードNI
〜KOIがラツチ回路145に記載される。次に、チャ
ンネルch2のコードNI〜KOIが現われると、これ
とラッチ回路146に記載したチャンネルchiのコー
ド*NI〜*KOIとが比較回路143で比較される。Therefore, time slot "7" in which pulse 3YI occurs
, the AND circuit 147 outputs "1", and the latch circuit 145 outputs the code N applied to the data input D.
Memorize I~KOI. As is clear from FIG. 4h, these are the sound codes NI to KOI assigned to the first channel chi. In this way, initially, the code NI of the note assigned to the first channel chi
~KOI is written in latch circuit 145. Next, when codes NI to KOI of channel ch2 appear, comparison circuit 143 compares them with codes *NI to *KOI of channel chi written in latch circuit 146.
A>Bであれば、ラッチ回路145の記憶コード*NI
〜*KOIはチャンネルch2のものに書替えられるが
、A>Bでなければ、ラツチ回路145の記憶コード*
NI〜*KOIは書替えられない。こうして、各チャン
ネルのコードNI〜KOIとラツチ回路145の記憶コ
ード*NI〜*KOIとが逐次比較され、より大きい方
のコード*NI〜*KOIがラッチ回路145に記載さ
れる。最後のチャンネルch7のコードNI〜KOIと
の比較を終えたタイムスロット「25」のときラツチ回
路145に記憶されているコード*NI〜*KOIが、
最高音のコードである。If A>B, the memory code *NI of the latch circuit 145
~*The KOI is rewritten to that of channel ch2, but if A>B, the memory code of the latch circuit 145*
NI~*KOI cannot be rewritten. In this way, the codes NI to KOI of each channel and the stored codes *NI to *KOI of the latch circuit 145 are successively compared, and the larger code *NI to *KOI is written in the latch circuit 145. At time slot "25" when the comparison with the codes NI to KOI of the last channel ch7 is completed, the codes *NI to *KOI stored in the latch circuit 145 are
This is the highest chord.
この最高音のコード*NI〜*KOIが確実に現われる
タイミングを第4図mに示す。ラツチ回路145の出力
*NI〜*KOIは、最高音記憶部149に入力される
。The timing at which the highest chords *NI to *KOI reliably appear is shown in Fig. 4m. The outputs *NI to *KOI of the latch circuit 145 are input to the highest note storage section 149.
最高音記憶部149は、要するに8個のラツチ位置をも
つラッチ回路と同じ働きをするもので、2個の遅延フリ
ツプフロツプと、各フリップフロップの記憶保持用アン
ド回路、記憶書替用アンド回路、両アンド回路の出力を
フリップフ。ツプに入力するオア回路を含んでいる。記
憶制御用のアンド回路151には、ラツチ回路145に
記憶されたキーオン信号*KO1、シフトレジスタ13
5(第3図)からの終了信号SPF、及びパルス3YI
が入力される。アンド回路151の出力が“1”のとき
ラツチ回路145に記憶されている最高音コード*NI
〜*KOIが最高音記憶部1 49に書込まれる。アン
ド回路151の出力が“0”のときは記憶部149の記
憶が自己保持されるようになっている。終了信号SPF
は第4図kに示すように発生される。The highest pitch storage section 149 has the same function as a latch circuit with eight latch positions, and includes two delay flip-flops, an AND circuit for memory retention of each flip-flop, an AND circuit for memory rewriting, and an AND circuit for memory rewriting of each flip-flop. Flip the output of the AND circuit. Contains an OR circuit that inputs to the input pin. The AND circuit 151 for memory control receives the key-on signal *KO1 stored in the latch circuit 145 and the shift register 13.
Termination signal SPF from 5 (Figure 3) and pulse 3YI
is input. When the output of the AND circuit 151 is “1”, the highest note code *NI stored in the latch circuit 145
~*KOI is written into the highest note storage section 149. When the output of the AND circuit 151 is "0", the memory in the storage section 149 is self-held. End signal SPF
is generated as shown in FIG. 4k.
第4図d,k,mから判るように、タイムスロット「2
5」において最高音のコード*NI〜*KOIを記憶部
149に正確に書き込むようになっている。尚、ラツチ
回路145の記憶コード*NI〜*KOIが離鍵中の音
のものである場合は、*KOIが“0”であり、アンド
回路151は動作せず、最高音記憶部149の記憶は書
替えられないようになっている。最高音記憶部149の
記憶コードは比較回路144の入力Bに供聯合される。
比較回路144はA=Bのとき出力を生じる。つまり、
記憶部149に記憶されている最高音コードと各チャン
ネルに割当てられている音のコードNI〜KOIとか一
致すると比較回路144の出力が‘‘1”となる。この
比較回路144の出力は最高音チャンネル検出信号TC
Hとしてリピート変調制御部16に供給される。最高音
チャンネル検出信号TCHは最高音が割当てられている
チャンネルの時間(第4図h参照)において‘‘1”と
なる。楽音発生回路
第6図は楽音発生回路15の一例を1つのチャンネルc
hiに関して示すブロック図である。As can be seen from Figure 4 d, k, and m, time slot “2
5'', the highest note chords *NI to *KOI are accurately written into the storage section 149. Note that when the memory codes *NI to *KOI of the latch circuit 145 are for the note during the key release, *KOI is "0", the AND circuit 151 does not operate, and the memory code of the highest note memory section 149 is cannot be rewritten. The stored code of the highest note storage section 149 is coupled to the input B of the comparison circuit 144.
Comparator circuit 144 produces an output when A=B. In other words,
When the highest tone code stored in the storage unit 149 matches the tone code NI to KOI assigned to each channel, the output of the comparison circuit 144 becomes ``1''. Channel detection signal TC
The signal H is supplied to the repeat modulation control section 16. The highest tone channel detection signal TCH becomes ``1'' at the time of the channel to which the highest tone is assigned (see Figure 4h).The musical tone generation circuit Figure 6 shows an example of the musical tone generation circuit 15 for one channel c.
FIG. 3 is a block diagram shown regarding hi.
楽音発生回路15では第6図に示すような構成の楽音発
生チャンネルを7つの各チャンネルchi〜ch7に対
応して具えている。第3図のラッチ回路34から供給さ
れるノートコードNI〜N4はラツチ回路152のデー
タ入力Dに、フロックコードBI〜B3はラッチ回路1
53のデータ入力Dに、夫々加えられる。The musical tone generating circuit 15 is provided with musical tone generating channels configured as shown in FIG. 6, corresponding to seven channels chi to ch7. The note codes NI to N4 supplied from the latch circuit 34 in FIG.
53 data inputs D, respectively.
また、リピート変調制御部16から供給されるキーオン
信号KO2S及びデイケィ信号DSはラツチ回路154
のデータ入力Dに夫々加えられる。各ラツチ回路152
〜154のストローブ入力Sには、個々のチャンネルc
hi〜ch7に対応する制御パルスSPI〜SP7が第
3図のタイミング信号発生回路26から供給される。第
6図では、チャンネルchiに対応する制御パルスSP
Iが供給される。第4図h,iに示すように各制御パル
スSPI〜SP7は各チ.ヤンネルchi〜ch7のキ
ーコードNI〜04,BI〜B3の送出タイミングに対
応して発生するので、各チャンネルchi〜ch7に関
するノートコードNI〜N4、ブロックコードBI〜B
3、キーオン信号KO2S、デイケィ信号DSが自己の
チャンネル(第6図ではchi)に対応する各ラッチ回
路152〜154に分配され、そこでラッチされて持続
信号化される。ノートセレクタ155では、ノートクロ
ツク発生部29から供給される各音名C〜Bのノートク
ロツク29C〜29Bの中からラツチ回路152にラツ
チされているノートコードNI〜N4に対応する単一の
ノートクロック(すなわちチャンネルchiに割当てら
れた鍵の音名に対応するノートクロック)を選択し、カ
ウンター56に供給する。力ウンタ156はノートセレ
ク夕155から与えられるノートクロックをカウントし
、複数ビットのカウント値信号をオクターブセレクタ1
57に供給する。オクターブセレクタ157は、カウン
ター56から与えられるカウント値信号の2進ビット位
置を、ラツチ回路153にラッチされているブロックコ
ードBI〜B3の値に応じてシフトし、アドレス信号A
Dを発生する。アドレス信号ADは波形メモリー58,
159,16川こ記憶した音源波形の順次サンプル点振
幅を読み出すために使用される。波形メモリ158は鏡
歯状波、波形メモリ159は三角波、波形メモリ160
は方形波、を夫々記憶しており、アドレス信号ADに応
じて読み出される各音源波形信号がライン161のェン
ベロープ波形信号によって振幅変調されるようになって
いる。波形メモリ158〜160としては、例えば、波
形各サンプル点振幅に対応した分圧比が設定された抵抗
分圧回路と各分圧点の電圧をとり出すゲート部とから成
る礎成を用いる。ライン161のェンベロープ波形信号
としてコンデンサ162の端子電圧が与えられる。ラッ
チ回路154にラツチされたキーオン信号KO2Sによ
って蚤果効果トランジスタ(以下FETという)163
が導通されると、アタック用抵抗rlを介して電圧一5
Vがコンデンサ162に充電される。キーオン信号KO
2Sは音の出し始めの短い時間だけ“1”となる信号で
あり、コンデンサ162は信号KO2Sが“0”になる
と放電を開始する。放電回路は、抵抗r2とFET16
4あるいは抵抗r3とFET165、あるいはライン1
61を経由して波形メモリ158〜160内の抵抗回路
、等によって形成される。波形メモリ158〜160内
の抵抗分圧回路の等価抵抗Roで示す。抵抗値はRo》
r2》r3》r1という関係になっている。抵抗r3と
FET165は音を急速に消滅させるために用いられる
ものであり、通常の緩やかな減衰カーブ(サスティン)
は抵抗r2とFET164の回路あるいは波形メモリ1
58〜160内の等価抵抗Roによって形成される。F
ET164のゲートには第1図の音色選択部17からギ
ター選択信号GTが供給される。従って、ギターの音色
が選択されている場合にFET164が導通し、抵抗r
2を介してコンデンサ162が放電される。r2は例え
ば37KQ程度であり、これによって得られるサスティ
ン時間は比較的短かし、。信号GTが“0”のときつま
りマリンバ、マンドリン、バンジョーの音色が選択され
ているとき、FET164はオフして、コンデンサ16
2は専ら波形メモリ158〜160内の抵抗回路Roを
通って放電される。この抵抗回路の全抵抗値Roはr2
よりもはるかに大きい。従って、これによって得られる
サスティン時間は比較的長い。以上のようにして、コン
デンサ162からは発音開始と同時に急峻に立上つて、
その直後から緩やかに減衰する減垂音系(パーカッシブ
系)のェンベロープ波形電圧が得られ、ライン161に
与えられる。Further, the key-on signal KO2S and the decay signal DS supplied from the repeat modulation control section 16 are sent to the latch circuit 154.
are added to data input D, respectively. Each latch circuit 152
~154 strobe inputs S have individual channels c
Control pulses SPI to SP7 corresponding to hi to ch7 are supplied from the timing signal generation circuit 26 in FIG. In FIG. 6, the control pulse SP corresponding to channel chi
I is supplied. As shown in FIG. 4h and i, each control pulse SPI to SP7 is applied to each channel. It occurs in correspondence with the sending timing of the key codes NI to 04 and BI to B3 of the channel channels chi to ch7, so the note codes NI to N4 and block codes BI to B for each channel chi to ch7 are generated.
3. The key-on signal KO2S and the decay signal DS are distributed to each latch circuit 152 to 154 corresponding to its own channel (chi in FIG. 6), where they are latched and converted into continuous signals. The note selector 155 selects a single note clock (ie A note clock corresponding to the note name of the key assigned to channel chi is selected and supplied to the counter 56. The power counter 156 counts the note clock given from the note selector 155 and sends the multi-bit count value signal to the octave selector 1.
57. The octave selector 157 shifts the binary bit position of the count value signal given from the counter 56 according to the values of the block codes BI to B3 latched in the latch circuit 153, and
Generates D. The address signal AD is a waveform memory 58,
159 and 16 are used to sequentially read sample point amplitudes of the stored sound source waveform. The waveform memory 158 is a mirror tooth wave, the waveform memory 159 is a triangular wave, and the waveform memory 160 is a triangular wave.
are stored as square waves, respectively, and each sound source waveform signal read out in response to the address signal AD is amplitude-modulated by the envelope waveform signal on line 161. As the waveform memories 158 to 160, for example, a basic structure consisting of a resistive voltage dividing circuit in which a voltage dividing ratio corresponding to the amplitude of each waveform sample point is set and a gate section for taking out the voltage at each voltage dividing point is used. The terminal voltage of a capacitor 162 is given as an envelope waveform signal on a line 161. The key-on signal KO2S latched in the latch circuit 154 causes the flea effect transistor (hereinafter referred to as FET) 163 to
When conductive, the voltage -5 is applied via the attack resistor rl.
V is charged to capacitor 162. Key-on signal KO
2S is a signal that becomes "1" only for a short time when the sound starts, and the capacitor 162 starts discharging when the signal KO2S becomes "0". The discharge circuit consists of resistor r2 and FET16.
4 or resistor r3 and FET165 or line 1
61 and formed by resistance circuits in the waveform memories 158 to 160, etc. It is indicated by the equivalent resistance Ro of the resistive voltage divider circuit in the waveform memories 158 to 160. The resistance value is Ro》
The relationship is r2》r3》r1. Resistor r3 and FET165 are used to quickly dissipate the sound, and follow the normal gentle attenuation curve (sustain).
is the circuit of resistor r2 and FET164 or waveform memory 1
It is formed by an equivalent resistance Ro within 58-160. F
A guitar selection signal GT is supplied to the gate of the ET 164 from the tone selection section 17 shown in FIG. Therefore, when the guitar tone is selected, FET 164 becomes conductive and the resistance r
Capacitor 162 is discharged via 2. For example, r2 is about 37KQ, and the sustain time obtained by this is relatively short. When the signal GT is "0", that is, when a marimba, mandolin, or banjo tone is selected, the FET 164 is turned off and the capacitor 16
2 is discharged exclusively through the resistor circuit Ro in the waveform memories 158-160. The total resistance Ro of this resistance circuit is r2
much larger than. Therefore, the sustain time obtained by this is relatively long. As described above, the capacitor 162 suddenly rises at the same time as the sound starts,
Immediately thereafter, a percussive envelope waveform voltage that gradually attenuates is obtained and is applied to line 161.
音をすばやく消す場合は、ラッチ回路154にラッチさ
れる信号DSが“1”となり、FET165がオンする
。これにより抵抗r3を介してコンデンサ162は急速
に放電され、ェンベロープ波形が急速に消滅する。ライ
ン161のェンベロープ波形に従って振幅制御された音
源信号は波形メモリ158〜160から波形セレクタ1
66に入力される。When the sound is quickly turned off, the signal DS latched by the latch circuit 154 becomes "1" and the FET 165 is turned on. As a result, the capacitor 162 is rapidly discharged via the resistor r3, and the envelope waveform rapidly disappears. The sound source signal whose amplitude has been controlled according to the envelope waveform on the line 161 is sent to the waveform selector 1 from the waveform memories 158 to 160.
66.
波形セレクタ1 66では、音色選択信号M庇,MD,
BJ,GT‘こ応じて所定の(または所定の組合せで)
音源信号を選択する。波形セレクタ166の出力は他の
チャンネルch2〜ch7の波形セレクタ166の出力
とミキシングされて音色回路18(第1図)に供給され
る。リピート変調制御部
第7図はリピート変調制御部16の詳細を示す図である
。The waveform selector 1 66 outputs timbre selection signals M, MD,
BJ, GT' in a prescribed manner (or in a prescribed combination)
Select the sound source signal. The output of the waveform selector 166 is mixed with the outputs of the waveform selectors 166 of other channels ch2 to ch7 and supplied to the tone circuit 18 (FIG. 1). Repeat Modulation Control Section FIG. 7 is a diagram showing details of the repeat modulation control section 16.
同図において、キーオンメモリ部275は鍵盤で何らか
の鍵が押されているか否かを記憶するためのものである
。ツインマレット用発音チャンネル指定回路276は、
ツインマレット音として発音すべきチャンネルを指定す
るための回路である。リピート制御回路277は、ツイ
ンマレツト効果あるいはバンジョーリピート効果などリ
ピート音を発生する効果において、リピート音の繰返し
時間間隔を設定・制御するための回路である。信号発生
ロジック278はキーオン信号KO2Sやデイケィ信号
DSを発生するためのロジックである。キーオンメモリ
部275において、アンド回路279には各チャンネル
のキー情報類の送出期間を表わす信号SPT(第4図1
参照)が第3図のタイミング信号発生回路26から供給
され、同回路279の他の入力にはラッチ回路34(第
3図)からの第1キーオン信号KOIが入力される。In the same figure, a key-on memory section 275 is for storing whether or not any key is pressed on the keyboard. The twin mallet sound channel designation circuit 276 is
This is a circuit for specifying the channel that should produce a twin mallet sound. The repeat control circuit 277 is a circuit for setting and controlling the repetition time interval of repeat sounds in effects that generate repeat sounds, such as the twin mallet effect or the banjo repeat effect. The signal generation logic 278 is a logic for generating the key-on signal KO2S and the decay signal DS. In the key-on memory unit 275, an AND circuit 279 is supplied with a signal SPT (see FIG.
) is supplied from the timing signal generation circuit 26 of FIG. 3, and the first key-on signal KOI from the latch circuit 34 (FIG. 3) is input to the other input of the circuit 279.
また、第3図の遅延フリップフロップ126から出力さ
れる信号CL1(第4図i)がィンバータ280を介し
てアンド回路28iに加わる。キ−情報類の処理サイク
ル(タイムスロット「1」〜「54」の初めのタイムス
ロット「3」〜「5」において上記CLIが“1”とな
ると、アンド回路281が不動作となり、遅延フリップ
フロップ282の自己保持が解除される。Further, the signal CL1 (FIG. 4i) output from the delay flip-flop 126 in FIG. 3 is applied to the AND circuit 28i via the inverter 280. When the CLI becomes "1" in the key information processing cycle (time slots "3" to "5" at the beginning of time slots "1" to "54"), the AND circuit 281 becomes inactive and the delay flip-flop 282's self-hold is released.
2相クロックパルスけ^,〃B(第4図e,f)によっ
て駆動される遅延フリップフロップ282の出力はアン
ド回路281、オア回路283を介して自己保持される
ようになっている。The output of the delay flip-flop 282 driven by the two-phase clock pulses K^, B (FIG. 4 e, f) is self-held via an AND circuit 281 and an OR circuit 283.
タイムスロット「6」になると、信号SPTが“1”と
なり(第4図e参照)アンド回路279が動作可能とな
る。この間に、キーオン信号KOIが発生すると、アン
ド回路279からオア回路283を通って遅延フリツプ
フロップ282に該信号KOIが記憶される。すなわち
、鍵盤で1つでも鍵が押圧されていれば、信号SPTの
発生中に第1キーオン信号KOIが発生し、これが遅延
フリップフロツプ282に記憶される。遅延フリツプフ
ロツプ282の出力はラツチ回路284に加わり、直流
化される。At time slot "6", the signal SPT becomes "1" (see FIG. 4e) and the AND circuit 279 becomes operational. During this period, when the key-on signal KOI is generated, the signal KOI is stored in the delay flip-flop 282 from the AND circuit 279 through the OR circuit 283. That is, if even one key is pressed on the keyboard, the first key-on signal KOI is generated while the signal SPT is being generated, and this is stored in the delay flip-flop 282. The output of delay flip-flop 282 is applied to latch circuit 284 and converted to DC.
ラツチ回路284のストローブ入力Sにはアンド回路2
85の出力が加わる。このアンド回路285には前記信
号CLIとクロックパルス3Y1(第4図d)が入力さ
れる。従って、信号CLIのタイミングでクリアされる
直前の遅延フリップフロツプ282の記憶信号がラッチ
回路284にラッチされる。信号CLIが発生するタイ
ムスロット「3上「4」,「5」(第4図)を詳しく見
ると、まずパルス3YIが発生するタイムスロット「4
」において遅延フリツプフロップ282の記憶信号がラ
ッチ回路284にラツチされる。次にパルス〃人が発生
するタイムスロット「5」において、アンド回路281
からの“0”が遅延フリツプフロップ282に読み込ま
れ、該フリップフロツプ282の記憶がクリアされる。
その次のタイムスロット「6」においてパルス〃Bが発
生し、クリアされた遅延フリップフロップ282の内容
“0”が読み出される。鍵盤で何らかの鍵が押圧中であ
ればラッチ回路284の出力SAKOは常に“1”であ
る。The AND circuit 2 is connected to the strobe input S of the latch circuit 284.
85 outputs are added. The signal CLI and the clock pulse 3Y1 (FIG. 4d) are input to this AND circuit 285. Therefore, the storage signal of the delay flip-flop 282 immediately before being cleared at the timing of the signal CLI is latched into the latch circuit 284. Taking a closer look at time slots ``3'', ``4'', and ``5'' (Fig. 4) where signal CLI occurs, first, time slot ``4'' where pulse 3YI occurs.
'', the storage signal of delay flip-flop 282 is latched into latch circuit 284. Next, in time slot "5" where a pulse is generated, the AND circuit 281
A "0" from the delay flip-flop 282 is read into the delay flip-flop 282, and the memory of the flip-flop 282 is cleared.
In the next time slot "6", a pulse B is generated and the cleared content "0" of the delay flip-flop 282 is read out. If any key is being pressed on the keyboard, the output SAKO of the latch circuit 284 is always "1".
このSAKOをェニィキーオン信号という。アンド回路
279の出力は押圧中の鍵が割当てられているチャンネ
ルのタイミング(第4図h)を表わしている。このアン
ド回路279の出力をキーオンチヤンネル信号KOCH
という。信号KOCHはツインマレット用発音チャンネ
ル指定回路276のアンド回路286及び287に入力
される。ラツチ回路284から出力されたェニイキーオ
ン信号SAKOはィンバータ288で反転され、その反
転信号SAKOが信号発生ロジック278及びリピート
制御回路277に供給される。This SAKO is called any key on signal. The output of the AND circuit 279 represents the timing of the channel to which the key being pressed is assigned (FIG. 4h). The output of this AND circuit 279 is used as the key-on channel signal KOCH.
That's what it means. The signal KOCH is input to AND circuits 286 and 287 of the twin mallet sound generation channel designation circuit 276. Any-key-on signal SAKO output from latch circuit 284 is inverted by inverter 288, and the inverted signal SAKO is supplied to signal generation logic 278 and repeat control circuit 277.
信号発生ロジック278において、アンド回路29川こ
は第3図のラッチ回路34から供給される第2キーオン
信号KO2が入力され、アンド回路297には同じくラ
ッチ回路34から供給される第1キーオン信号KOIが
入力される。In the signal generation logic 278, the AND circuit 29 receives the second key-on signal KO2 supplied from the latch circuit 34 in FIG. is input.
アンド回路290の他の入力には第1図の音色選択部1
7からギター選択信号GTが加わり、アンド回路297
の他の入力にはバンジョー選択信号BJが加わる。また
、アンド回路296にはツインマレット選択信号TMが
加わる。このアンド回路296の他の入力にはツインマ
レツト用発音チャンネル指定回路276のアンド回路2
86から出力される信号が加わる。アンド回路290,
296,297の出力はオア回路295を介してアンド
回路294に至る。アンド回路294の他の入力にはリ
ピート制御回路277からリピート用キーオン信号RK
02が与えられる。このアンド回路294の出力がキー
オン信号KO2Sとして、楽音発生回路15のランチ回
路154(第6図)に供給される。また、ェニイキーオ
ン信号SAKOの反転信号SAKOがディケィ信号DS
として同じくラッチ回路154に供給される。従って、
鍵盤で押されている鍵が全く無くなったときディケィ信
号DSが発生される。ツインマレット用発音チャンネル
指定回路276は複数押鍵検出回路300を含んでいる
。Other inputs of the AND circuit 290 include the timbre selection section 1 in FIG.
The guitar selection signal GT is added from 7, and the AND circuit 297
A banjo selection signal BJ is added to the other input. Further, a twin mallet selection signal TM is applied to the AND circuit 296. The other input of this AND circuit 296 is the AND circuit 2 of the twin mallet sound channel designation circuit 276.
A signal output from 86 is added. AND circuit 290,
The outputs of 296 and 297 reach an AND circuit 294 via an OR circuit 295. The other input of the AND circuit 294 is a repeat key-on signal RK from the repeat control circuit 277.
02 is given. The output of this AND circuit 294 is supplied as a key-on signal KO2S to the launch circuit 154 (FIG. 6) of the tone generating circuit 15. In addition, the inverted signal SAKO of the any key-on signal SAKO is the decay signal DS.
The signal is also supplied to the latch circuit 154. Therefore,
A decay signal DS is generated when no keys are pressed on the keyboard. The twin mallet sound generation channel designation circuit 276 includes a multiple key press detection circuit 300.
複数押鍵検出回路30川ま、遅延フリップフロツプ30
4、ラッチ回路305、アンド回路287,308,3
09、オア回路307等から成り、キーオンチャンネル
信号KOCHと最高音チャンネル検出信号TCHとにも
とづいて複数鍵が同時に押圧されているか否かを検出す
る。第5図に示す最高音検出回路28から供給される最
高音チャンネル検出信号TCHがィンバータ306に加
わり、ィンバータ306の出力がアンド回路287に加
わる。信号TCHは最高音が割当てられているチャンネ
ルのタイミングで“1”となるので、これを反転したィ
ンバータ306の出力は最高音以外のチャンネルのタイ
ミングに対応して“1”となる。アンド回路287の他
の入力にはキーオンチャンネル信号KOCHが加えられ
ているため、最高音以外のチャンネルでありかつ鍵が押
されているチャンネルのタイミングに対応してアンド回
路287の出力が“1”となる。最高音以外のチャンネ
ルでありかつ鍵が押されているチャンネルが有る、とい
うことは2鍵以上の鍵が押圧されていることを意味して
いる。従って、鍵盤で2鍵以上押圧されると、アンド回
路287、オア回路307を介して遅延フリツプフロツ
プ304に“1”が記憶される。信号CLIが発生した
ときアンド回路308が不動作となり、遅延フリップフ
ロップ304の記憶がクリアされる。この遅延フリップ
フロップ304の記憶信号はラツチ回路305にラツチ
される。ラツチ回路305のストローフ入力Sにはアン
ド回路309の出力が与えられる。このアンド回路30
9には信号CLIとパルス3YIが入力される。ラツチ
回路305の出力MKOは、鍵盤で2鍵以上押圧されて
いると常時“1”となる。ラッチ回路305の出力MK
Oはアンド回路3101こ加わる。アンド回路310の
出力信号RPTは排他オア回路31 1に加わる。排他
オア回路311の他の入力には最高音チャンネル検出信
号TCHが加わり、その出力はアンド回路286に加わ
る。リピート制御回路277はテンポ発振器312とこ
の発振クロックTCLをカウントする6ビットのカウン
タ313を含んでいる。Multiple key press detection circuit 30, delay flip-flop 30
4. Latch circuit 305, AND circuit 287, 308, 3
09, an OR circuit 307, etc., and detects whether or not a plurality of keys are pressed simultaneously based on the key-on channel signal KOCH and the highest tone channel detection signal TCH. The highest tone channel detection signal TCH supplied from the highest tone detection circuit 28 shown in FIG. 5 is applied to the inverter 306, and the output of the inverter 306 is applied to the AND circuit 287. Since the signal TCH becomes "1" at the timing of the channel to which the highest tone is assigned, the output of the inverter 306 which inverts it becomes "1" at the timing of the channels other than the highest tone. Since the key-on channel signal KOCH is added to the other input of the AND circuit 287, the output of the AND circuit 287 becomes "1" in response to the timing of the channel other than the highest note and the key being pressed. becomes. The fact that there is a channel other than the highest note and a key is pressed means that two or more keys are pressed. Therefore, when two or more keys are pressed on the keyboard, "1" is stored in the delay flip-flop 304 via the AND circuit 287 and the OR circuit 307. When signal CLI is generated, AND circuit 308 becomes inactive and the memory of delay flip-flop 304 is cleared. The storage signal of this delay flip-flop 304 is latched into a latch circuit 305. The output of the AND circuit 309 is applied to the strobe input S of the latch circuit 305 . This AND circuit 30
Signal CLI and pulse 3YI are input to signal 9. The output MKO of the latch circuit 305 is always "1" when two or more keys are pressed on the keyboard. Output MK of latch circuit 305
O is added to AND circuit 3101. The output signal RPT of the AND circuit 310 is applied to the exclusive OR circuit 311. The highest tone channel detection signal TCH is applied to the other input of the exclusive OR circuit 311, and its output is applied to the AND circuit 286. Repeat control circuit 277 includes a tempo oscillator 312 and a 6-bit counter 313 that counts this oscillation clock TCL.
発振器312の発振周波数は可変抵抗314によって調
整できるようになっている。カウンタ313と、該カゥ
ンタ313のカウント出力を入力したロジック(アンド
回路316,323、オア回路317,319、ノア回
路322)とによって可変分周回路が構成されている。The oscillation frequency of the oscillator 312 can be adjusted by a variable resistor 314. A variable frequency dividing circuit is configured by the counter 313 and logic (AND circuits 316, 323, OR circuits 317, 319, NOR circuit 322) into which the count output of the counter 313 is input.
この可変分周回路の出力CHGとRK02は、発生タイ
ミングは僅かに異なっているがその繰返し周波数は同一
である。この可変分周回路の分周比は電子楽器で(音色
選択部17で)選択されている音色に応じて切換えられ
る。詳しくは、ツインマレット(マリンバまたはマンド
リン)が選択されているか否かに応じて分周比が2通り
に切換えられる。この分周比はリピート効果の変調レー
トに対応する。マリンバまたはマンドリン音色によるリ
ピート効果つまりツインマレツト効果に対応する変調レ
ート(つまり分周比)はアンド回路316においてプリ
セットされている。バンジョー音色によるリピート効果
に対応する変調レート(つまり分周比)はアンド回路3
23においてプリセットされている。まずツインマレッ
トについて説明する。The outputs CHG and RK02 of this variable frequency divider circuit have slightly different generation timings, but have the same repetition frequency. The frequency division ratio of this variable frequency dividing circuit is switched according to the tone selected by the electronic musical instrument (by the tone color selection section 17). Specifically, the frequency division ratio is switched in two ways depending on whether twin mallets (marimba or mandolin) are selected. This frequency division ratio corresponds to the modulation rate of the repeat effect. A modulation rate (that is, a frequency division ratio) corresponding to a repeat effect, that is, a twin mallet effect, by marimba or mandolin tone is preset in an AND circuit 316. The modulation rate (that is, the frequency division ratio) corresponding to the repeat effect of the banjo tone is AND circuit 3.
23 is preset. First, I will explain about twin mallets.
「ツインマレット」とは、異なる鍵の音を交互に繰返し
発音するりビート効果であり、その交互発音の態様は、
押鍵数に応じて次の3通り有る。"Twin mallet" is a beat effect in which the notes of different keys are repeatedly sounded alternately, and the mode of the alternating sound is as follows.
There are three options depending on the number of keys pressed:
■ 同時に2鍵押圧されている場合は、それぞれの押圧
鍵に対応する楽音を交互に繰返し発音する。■ 同時に
3鍵以上押圧されている場合は、押圧鍵中の最高音の発
音とそれ以外の残りの音すべての同時発音とを交互に繰
返す。■ If two keys are pressed at the same time, the musical tones corresponding to each pressed key are alternately and repeatedly produced. ■ If three or more keys are pressed at the same time, the highest note among the pressed keys and the simultaneous generation of all the remaining notes are alternately repeated.
■ 1鍵しか押圧されていない場合は、その鍵の音を繰
返し発音する。■ If only one key is pressed, the sound of that key will be sounded repeatedly.
ツインマレット用変調レート設定用のアンド回路316
にはカウンタ313の出力Q1,Q2,Q3,Q4,Q
5,Q6とツインマレツト選択信号TMが入力される。AND circuit 316 for modulation rate setting for twin mallets
The outputs Q1, Q2, Q3, Q4, Q of the counter 313 are
5, Q6 and the twin mallet selection signal TM are input.
従って、ツインマレットが選択されている場合は、カウ
ンタ313の値が“100001”(1G隻の32)と
なる毎にアンド回路316の条件が成立する。このアン
ド回路316の出力はオア回路317を介してお周用の
フリップフロツプ318のカウント入力Tに加わり、更
にオア回路319を介してカウンタ313の各ビットの
セット入力Sに加わる。従って、ツインマレットの場合
、カウンタ313の値が“10000rになると、該カ
ウンタ313が“11111rにセットされる。Therefore, when the twin mallet is selected, the condition of the AND circuit 316 is satisfied every time the value of the counter 313 becomes "100001" (32 for a 1G ship). The output of this AND circuit 316 is applied via an OR circuit 317 to a count input T of a flip-flop 318, and further applied to a set input S of each bit of a counter 313 via an OR circuit 319. Therefore, in the case of twin mallets, when the value of the counter 313 reaches "10000r", the counter 313 is set to "11111r".
カウンタ313ではこの“111111”を初期値とし
てクロックTCLをカウントするので、クロツクTCL
を33カウントする毎に、アンド回路316、オア回路
317を介して“1”(CHG)が発生する。すなわち
、力ウンタ313による分周比が裏に設定される。カウ
ンタ313の出力Q2,Q3,Q4,Q5,Q6がノア
回路322に加えられ、この出力がリピ−ト用キーオン
信号RK02となる。ノア回路322はカウンタ313
の出力Q2〜Q6がすべて“0”のとき“1”を出力す
る。すなわち、カウンタ313の値が“00000び(
10進の0)または“00000r(IG隼の1)のと
きノア回路322から信号RK02が発生される。カウ
ンタ313の値が“10000rになるとカウント値が
“11111rにセットされ、それから最初のパルスT
CLが与えられると、“000000’’に変わり、次
のパルスTCLによって“000001”に変わる。Since the counter 313 counts the clock TCL with this "111111" as the initial value, the clock TCL
Every time 33 counts, "1" (CHG) is generated via the AND circuit 316 and the OR circuit 317. That is, the frequency division ratio by the force counter 313 is set to the reverse. Outputs Q2, Q3, Q4, Q5, and Q6 of the counter 313 are applied to a NOR circuit 322, and this output becomes the repeat key-on signal RK02. The NOR circuit 322 is a counter 313
When the outputs Q2 to Q6 of are all "0", it outputs "1". That is, the value of the counter 313 is “00000 (
When the value of the counter 313 is 0) or 00000r (1 of IG Hayabusa), the signal RK02 is generated from the NOR circuit 322. When the value of the counter 313 reaches 10000r, the count value is set to 11111r, and then the first pulse T
When CL is applied, it changes to "000000" and changes to "000001" by the next pulse TCL.
このように、“00000びと“00000rは引続い
て発生するので、ノア回路322からはクロックパルス
TCLの2周期分の幅を持つ信号RK02が得られる。
このリピート用キーオン信号RK02の周波数はク。ッ
クパルスTCLの裏である。フリツプフロツプ318の
出力QRPTはオア回路317から“1”(CHG)が
発生する毎に“0”から“1”へまたは“1”から“0
”へ反転する。信号CHG,QRPT,RK02の関係
を第8図に略示する。このフリップフロップ318の出
力QRPTはアンド回路310に入力される。尚、押圧
鍵が無くなったとき信号SAKOは“1”となり、フリ
ツプフロツプ318をリセットすると共にオア回路31
9を介してカウンタ313を初期値にセットし、かつテ
ンポ発振器312の発振を禁止する。次に、ツインマレ
ットの3つの態様の各々について説明する。In this way, since "00000 and "00000r are generated successively, a signal RK02 having a width of two periods of the clock pulse TCL is obtained from the NOR circuit 322.
The frequency of this repeat key-on signal RK02 is . This is the back side of the back pulse TCL. The output QRPT of the flip-flop 318 changes from "0" to "1" or from "1" to "0" every time "1" (CHG) is generated from the OR circuit 317.
The relationship between the signals CHG, QRPT, and RK02 is shown schematically in FIG. 1”, which resets the flip-flop 318 and outputs the OR circuit 31.
9, the counter 313 is set to an initial value, and the oscillation of the tempo oscillator 312 is prohibited. Next, each of the three aspects of the twin mallet will be explained.
■ 同時に2鍵押圧されている場合。■ When two keys are pressed at the same time.
この場合も、2鍵以上押圧されていることを示す複数押
鍵検出回路300の出力信号MKOは“1”であり、ア
ンド回路310は動作可能となる。In this case as well, the output signal MKO of the multiple key press detection circuit 300 indicating that two or more keys are pressed is "1", and the AND circuit 310 becomes operable.
従って、フリップフロップ318の出力QRPTがアン
ド回路310を通過し、該回路310の出力RPTは第
8図に示したQRPTのように“1”と“0”を交互に
繰返す。排他オア回路311の出力は、信号RPT(す
なわちQRPT)が“0”のときは信号TCHの発生タ
イミングで“1”となる。また、信号RPT(すなわち
QRPT)が“1”のときは信号TCHが発生していな
いとき(TCH=“0”)に排他オア回路311の出力
が“1”となる。尚、信号TCHが発生していないチャ
ンネルにおいては、鍵が押圧されていないものもある。
そのためにアンド回路286をキーオンチヤンネル信号
KOCHでゲートし、鍵盤で押圧中の鍵が割当てられる
チャンネルのタイミングで発生した排他オア回路311
の出力“1”のみをアンド回路286で選択するように
している。従って、信号QRPTが“0”の間は、2つ
の押圧鍵のうち高い方の鍵(最高音)が割当てられてい
るチャンネルのタイミングにおいてアンド回路286の
出力が“1”となり、これがツインマレット選択信号T
Mによって動作可能となっているアンド回路296、オ
ア回路295を介してアンド回路294に至る。Therefore, the output QRPT of the flip-flop 318 passes through the AND circuit 310, and the output RPT of the circuit 310 alternately repeats "1" and "0" like QRPT shown in FIG. The output of the exclusive OR circuit 311 becomes "1" at the timing of generation of the signal TCH when the signal RPT (ie, QRPT) is "0". Further, when the signal RPT (that is, QRPT) is "1", the output of the exclusive OR circuit 311 becomes "1" when the signal TCH is not generated (TCH="0"). Note that in some channels where the signal TCH is not generated, the key is not pressed.
For this purpose, the AND circuit 286 is gated with the key-on channel signal KOCH, and the exclusive OR circuit 311 is generated at the timing of the channel to which the key being pressed on the keyboard is assigned.
The AND circuit 286 selects only the output "1". Therefore, while the signal QRPT is "0", the output of the AND circuit 286 becomes "1" at the timing of the channel to which the higher key (highest tone) of the two pressed keys is assigned, which indicates twin mallet selection. Signal T
The AND circuit 294 is reached through an AND circuit 296 and an OR circuit 295, which are enabled by M.
これにより、信号QRPTが“0”のときに発生される
リピート用キーオン信号RK02に対応して、最高音が
割当てられているチャンネルのタイミングでキーオン信
号KO2Sが時分割的に発生される。次に、信号QRP
Tが“1’’に切換わると低い方の鍵が割当てられてい
るチャンネルのタイミングにおいてアンド回路286の
出力が“1”となる。As a result, in response to the repeat key-on signal RK02 generated when the signal QRPT is "0", the key-on signal KO2S is generated in a time-sharing manner at the timing of the channel to which the highest tone is assigned. Next, the signal QRP
When T switches to "1", the output of the AND circuit 286 becomes "1" at the timing of the channel to which the lower key is assigned.
従って、2番目のりビート用キーオン信号RK02が発
生している間は、低い方の音が割当てられているチャン
ネルのタイミングでキーオン信号KO2Sが時分割的に
発生される。信号KO2Sが発生しているチャンネル(
chl〜ch7の1つ)に対応する楽音発生回路15(
第6図)では、このキーオン信号KO2Sをラッチ回路
154で直流化してFET163のゲート制御に利用す
る。Therefore, while the second beat key-on signal RK02 is being generated, the key-on signal KO2S is generated in a time-division manner at the timing of the channel to which the lower tone is assigned. Channel where signal KO2S is generated (
musical tone generation circuit 15 (one of chl to ch7)
In FIG. 6), this key-on signal KO2S is converted into DC by the latch circuit 154 and used for gate control of the FET 163.
従って、信号RK02の発生時間の間充電し、以後徐々
に放電するパーカッシブェンベロープ波形がライン16
1に繰返し得られる。波形メモリ158〜160の抵抗
分圧回路では繰返し発生するこのライン161のェンベ
ロープ波形に応じて楽音の開閉制御(振幅変調)がなさ
れる。2鍵のうち高い方の音(最高音)が例えばチャン
ネルch2に割当てられていれば、信号QRPTが“0
”のときは楽音発生回路15のチャンネルch2から楽
音が発生される。Therefore, the percussive envelope waveform that charges during the generation time of signal RK02 and then gradually discharges is line 16.
1 can be obtained repeatedly. In the resistor voltage divider circuits of the waveform memories 158 to 160, opening/closing control (amplitude modulation) of musical tones is performed in accordance with the repeatedly generated envelope waveform of line 161. For example, if the higher note (highest note) of the two keys is assigned to channel ch2, the signal QRPT will be “0”.
”, a musical tone is generated from channel ch2 of the musical tone generating circuit 15.
低い方の鍵がチャンネルchiに割当てられているとす
ると、信号QRPTが“1”のときはチャンネルchi
から楽音が発生される。以上のようにして異なる2音が
交互に繰返し発音される。■ 3鍵以上押圧されている
場合。信号QRPTが“0”のときは最高音TCHのチ
ャンネルに対応してキーオン信号KO2Sが発生され、
当該チャンネルから楽音(最高音)が発音されることは
前述の通りである。Assuming that the lower key is assigned to channel chi, when signal QRPT is "1", channel chi
Musical sounds are generated from. As described above, two different tones are repeatedly sounded alternately. ■ If three or more keys are pressed. When the signal QRPT is "0", a key-on signal KO2S is generated corresponding to the channel of the highest tone TCH,
As described above, the musical tone (highest note) is produced from the channel.
信号QRPTが“1”のときは信号TCHが“0”のチ
ャンネルに対応して排他オア回路311の出力が“1”
となる。従って、その場合は、最高音を除く残りのすべ
ての押圧鍵が割当てられているチャンネルのタイミング
に対応してアンド回路286の出力が“1”となる。こ
れにより、信号QRPTが“1”のときに発生されるリ
ピート用キ−オン信号RK02の発生時間帯においては
、最高音以外の複数の押圧鍵が夫々割当てられている複
数のチャンネルに対応してキーオン信号KO2Sが時分
割的に発生される。これらのキーオン信号KO2Sは、
制御パルスSPI〜SP7によって自己のチャンネルc
hi〜ch7に対応する楽音発生回路15内のラツチ回
路154(第6図)に夫々分配される。そして、それら
のチャンネルでは最高費以外の複数の押圧鍵に対する音
を夫々同時に発生する。以上のようにして、最高音の発
音と、最高音以外のすべての押鍵音の同時発音とが交互
に繰返される。■ 鍵盤で1鍵しか押圧されていない場
合。When the signal QRPT is "1", the output of the exclusive OR circuit 311 is "1" corresponding to the channel where the signal TCH is "0".
becomes. Therefore, in that case, the output of the AND circuit 286 becomes "1" in accordance with the timing of the channels to which all the remaining pressed keys except the highest note are assigned. As a result, during the generation time period of the repeat key-on signal RK02 that is generated when the signal QRPT is "1", the key-on signal RK02, which is generated when the signal QRPT is "1", corresponds to the multiple channels to which multiple pressed keys other than the highest note are respectively assigned. The key-on signal KO2S is generated in a time-division manner. These key-on signals KO2S are
own channel c by control pulses SPI to SP7
The signals are distributed to latch circuits 154 (FIG. 6) in the tone generating circuit 15 corresponding to hi to ch7, respectively. Then, in those channels, sounds corresponding to a plurality of pressed keys other than the highest key are generated simultaneously. In this manner, the generation of the highest note and the simultaneous generation of all pressed keys other than the highest note are alternately repeated. ■ When only one key is pressed on the keyboard.
2鍵以上押圧されていることを示す信号
MKOは“0”であり、アンド回路310は動作不能と
なる。The signal MKO indicating that two or more keys are pressed is "0", and the AND circuit 310 becomes inoperable.
従って、信号RPTは常に“0”である。Therefore, signal RPT is always "0".
押圧されている唯一の鍵が割当てられているチャンネル
のタイミングに対応して最高費チャンネル検出信号TC
Hが“1”となる。従って、排他オァ回路311の出力
は信号TCHの発生タイミングすなわち唯一の押圧鍵の
割当てチャンネルに対応して“1”となる。このチヤン
ネルのタイミングではキーオンチヤンネル信号KOCH
も“1”となるので、アンド回路286は排他オア回路
311の出力“1”に対応して“1”を出力する。この
アンド回路286の出力“1”はツインマレット選択信
号TMによって動作可能となっているアンド回路296
及びオア回路295を介してアンド回路294に至る。
このオア回路295からァンド回路294に加わる信号
は、唯一の押圧鍵が割当てられているチャンネルのタイ
ミングに対応して時分割的“1”となる。この時分割チ
ャンネル信号がリピート用キーオン信号RK02の発生
時においてアンド回路294で選択され、キーオン信号
KO2Sが時分割的に発生される。このキーオン信号K
O2Sが、押圧鍵が割当てられているチャンネル(ch
i〜Ch7のいずれか1つ)に対応するラッチ回路15
4(第6図)にラッチされる。従って、当該チャンネル
では、リピート用キーオン信号RK02が発生する毎に
パーカッシブヱンベロープの楽音が発生されることにな
り、唯一の押圧鍵の音が繰返し発音される。次に「バン
ジョーリピート」について説明する。The highest channel detection signal TC corresponds to the timing of the channel to which the only key being pressed is assigned.
H becomes "1". Therefore, the output of the exclusive OR circuit 311 becomes "1" corresponding to the generation timing of the signal TCH, that is, the channel assigned to the only pressed key. At the timing of this channel, the key-on channel signal KOCH
Since the output of the exclusive OR circuit 311 becomes "1", the AND circuit 286 outputs "1" in response to the output "1" of the exclusive OR circuit 311. The output "1" of this AND circuit 286 is output from the AND circuit 296 which is enabled to operate by the twin mallet selection signal TM.
and an AND circuit 294 via an OR circuit 295.
The signal applied from this OR circuit 295 to the AND circuit 294 becomes "1" on a time-division basis in accordance with the timing of the channel to which the only pressed key is assigned. This time-division channel signal is selected by the AND circuit 294 when the repeat key-on signal RK02 is generated, and the key-on signal KO2S is generated in a time-division manner. This key-on signal K
O2S selects the channel to which the pressed key is assigned.
latch circuit 15 corresponding to any one of i to Ch7)
4 (FIG. 6). Therefore, in this channel, a percussive envelope musical tone is generated every time the repeat key-on signal RK02 is generated, and the tone of the only pressed key is repeatedly sounded. Next, I will explain "Banjo Repeat".
バンジョーの音色が選択されている場合は、押鍵音の同
時発音を所望時間間隔で繰返し行なうようにしている。When the banjo tone is selected, the simultaneous sound production of key press sounds is repeated at desired time intervals.
バンジョーが選択されている場合はツインマレット選択
信号TMは“0”であり、リピート制御回路277のァ
ンド回路316は動作しない。その代わりにアンド回路
323が動作する。アンド回路323にはカウンタ31
3の出力Q1,Q2,Q3,Q4,Q5,Q6が入力さ
れている。従って、カウント値が“10101r(10
進の42)のときにアンド回路323から“1”が出力
されオア回路317に入力される。ツインマレットが選
択されている場合は、前述のようにカウンタ313は「
32」までしか増加しないので、アンド回路323から
“1”が出力されることはなかつた。オア回路317か
ら“1”が出力されると、前述と同様に、カウンタ31
3が“11111rにセットされる。When the banjo is selected, the twin mallet selection signal TM is "0", and the band circuit 316 of the repeat control circuit 277 does not operate. Instead, AND circuit 323 operates. The AND circuit 323 has a counter 31
3 outputs Q1, Q2, Q3, Q4, Q5, and Q6 are input. Therefore, the count value is “10101r(10
When the number is 42), “1” is output from the AND circuit 323 and input to the OR circuit 317. If the twin mallet is selected, the counter 313 will be "
Since the number increases only up to "32", "1" is never output from the AND circuit 323. When “1” is output from the OR circuit 317, the counter 31
3 is set to “11111r.
また、前述と同様に、カウント値が“000000’’
及び“00000rのときは/ア回路322からリピー
ト用キーオン信号RK02が発生される。ツインマレツ
トのときはカウンタ313はモジュロ33で動作するが
、それ以外のとき(バンジョーリピートのとき)はモジ
ュロ43で動作する(すなわち分周比が裏に設定される
)。従って、リピート用キーオン信号RK02は43カ
ウント毎に発生し、ツインマレットのときよりもリピー
ト時間が長い(変調レートが遅い)。バンジョー(BJ
)が選択されている場合、信号発生ロジック278のア
ンド回路297が動作可能となり、第1キーオン信号K
OIが該アンド回路297、オア回路295を介してア
ンド回路294に与えられる。Also, as described above, the count value is “000000”
and "00000r", the key-on signal RK02 for repeat is generated from the /A circuit 322.When using a twin mallet, the counter 313 operates at modulo 33, but at other times (when banjo repeat), it operates at modulo 43. (In other words, the frequency division ratio is set backwards.) Therefore, the repeat key-on signal RK02 is generated every 43 counts, and the repeat time is longer (the modulation rate is slower) than with the twin mallet.Banjo (BJ)
) is selected, the AND circuit 297 of the signal generation logic 278 becomes operational, and the first key-on signal K
OI is applied to the AND circuit 294 via the AND circuit 297 and the OR circuit 295.
リピート用キーオン信号RK02の発生時間帯において
各チャンネルの第1キーオン信号KOIが選択され、キ
ーオン信号KO2Sとして楽音発生回路15(第1図、
第6図)に供給される。そして、制御パルスSPI〜S
P7によってキーオン信号KO1,KO2Sが各チャン
ネルChi〜ch7に分配される。こうして、リピート
用キーオン信号RK02が発生する毎にバーカッシブェ
ンベロープ(減衰音)の楽音信号が各チャンネルchi
〜ch7(但し押圧鍵が割当てられているチャンネルに
限る)の楽音発生回路15から同時に発生これ、複数音
の同時発音が繰返される。以上のように、音色に応じて
リピート音の変調レートが自動的に切換えられるように
なっている。The first key-on signal KOI of each channel is selected during the generation time period of the repeat key-on signal RK02, and the musical tone generating circuit 15 (see FIG. 1) is selected as the key-on signal KO2S.
Figure 6). And control pulse SPI~S
P7 distributes key-on signals KO1 and KO2S to each channel Chi to ch7. In this way, each time the repeat key-on signal RK02 is generated, the musical sound signal of the berkusive envelope (attenuated sound) is transmitted to each channel chi.
-ch7 (however, only to the channel to which the pressed key is assigned) are generated simultaneously from the musical tone generating circuit 15. Simultaneous generation of a plurality of tones is repeated. As described above, the modulation rate of the repeat sound is automatically switched depending on the tone color.
ここで、テンポ発振器312の可変抵抗314を操作し
て発振クロツクTCLの周波数を変化させると、各音色
に対応する変調レートは、異なった関係(比率)を維持
して、夫々可変制御される。尚、ツインマレツト効果に
おいて、マリンバとマンドリンの変調レートを夫々異ら
せてもよい。(他の実施例)第9図はこの発明の他の実
施例を示す図で、アナログ式電子楽器にこの発明を適用
したものである。Here, when the variable resistor 314 of the tempo oscillator 312 is operated to change the frequency of the oscillation clock TCL, the modulation rates corresponding to each tone are variably controlled while maintaining different relationships (ratios). Incidentally, in the twin mallet effect, the modulation rates of marimba and mandolin may be made different. (Other Embodiments) FIG. 9 is a diagram showing another embodiment of the present invention, in which the present invention is applied to an analog electronic musical instrument.
分周式トーンジェネレータ330から個々の鍵の楽音周
波数に対応する方形波音源信号が並列的に発生され、開
閉回路331に供給される。開閉回路331では鍵盤3
32で押圧された鍵に対応する音源信号を選択して音色
回路333に供給する。音色選択スイッチ334ではマ
リンバ
(MR)、マンドリン(MD)、バンジョー(BJ)の
選択が可能であり、その出力が優先回路335を介して
音色回路333に供給される。Square wave sound source signals corresponding to the musical tone frequencies of the individual keys are generated in parallel from the frequency-dividing tone generator 330 and supplied to the opening/closing circuit 331 . In the opening/closing circuit 331, the keyboard 3
The sound source signal corresponding to the key pressed at 32 is selected and supplied to the tone circuit 333. The tone color selection switch 334 allows selection of marimba (MR), mandolin (MD), and banjo (BJ), and its output is supplied to the tone color circuit 333 via the priority circuit 335.
また、優先回路335から出力されるマリンバ選択信号
M股は変調レートプリセット用のアンド回路336に、
マンドリン選択信号MDはアンド回路337に、バンジ
ョー選択信号BJはアンド回路338に夫々供給される
。発振周波数調整可能なテンポ発振器339の出力クロ
ツクパルスTCLは力ウンタ340のカウント入力Tに
供給される。Furthermore, the marimba selection signal M outputted from the priority circuit 335 is sent to an AND circuit 336 for modulation rate presetting.
The mandolin selection signal MD is supplied to an AND circuit 337, and the banjo selection signal BJ is supplied to an AND circuit 338. The output clock pulse TCL of the oscillator frequency adjustable tempo oscillator 339 is applied to the count input T of the force counter 340.
カウンタ340のカウント出力Q2とQ6はアンド回路
336に、Q3とQ6はアンド回路337に、Q1,Q
3,Q4,Q5はアンド回路338に夫々供給される。
アンド回路336〜338の出力はオア回路341を介
してリピート用キーオン信号RKOとしてェンベロープ
波形発生回路342及び遅延フリッブフロップ343に
供給される。遅延フリップフロップ343はクロツクパ
ルスTCLにより駆動されるもので、信号RKOが発生
すると、その1クロックTCL後に信号“1”をカウン
タ340のリセット入力Rに加え「該カウンタ340を
リセットする。従って、音色選択信号MR,MD,BJ
によって選択されている1つのアンド回路(336〜3
38のうち1つ)の条件が所定カウント値において成立
すると、リピート用キーオン信号RKOが発生し、カウ
ン夕340がリセットされ、カウンタ34川こおいては
0から上記所定カウント値までの計数を繰返す。Count outputs Q2 and Q6 of the counter 340 are sent to an AND circuit 336, Q3 and Q6 are sent to an AND circuit 337, and Q1, Q
3, Q4, and Q5 are supplied to an AND circuit 338, respectively.
The outputs of the AND circuits 336 to 338 are supplied via an OR circuit 341 to an envelope waveform generation circuit 342 and a delay flip-flop 343 as a repeat key-on signal RKO. The delay flip-flop 343 is driven by a clock pulse TCL, and when the signal RKO is generated, a signal "1" is applied to the reset input R of the counter 340 one clock TCL after the signal RKO is generated, and the counter 340 is reset. Signal MR, MD, BJ
One AND circuit (336 to 3
When the condition (one of 38) is satisfied at a predetermined count value, a repeat key-on signal RKO is generated, the counter 340 is reset, and the counter 34 repeats counting from 0 to the predetermined count value. .
各アンド回路336〜3381とおいて設定されている
カウント値に応じて「クロックパルスTCLの分周比、
すなわちリピート音の変調レートが定まる。マリンバ(
MR)の場合、設定カウント値は“100010’’(
1G隼の32)であり「 カウンタ340‘まモジュ。Depending on the count value set in each AND circuit 336 to 3381, the division ratio of the clock pulse TCL,
In other words, the modulation rate of the repeat sound is determined. Marimba (
MR), the set count value is “100010” (
1G Hayabusa's 32) and "counter 340'ma module.
33で動作すろくつまり分脚鶴である)。33, which means it is a bunkyakutsuru).
モジュロ数が設定カウント値よりも1大さし、理由は「
カウンタ34Qのリセットタイミングが1クロツクTC
L遅れるからである。マンドリン(MD)の場合、設定
カウント値は‘‘loo10び(1唯の36)であり・
分周比‘まがある。バンジョーの場合、設定カウント値
は“011101”(1伍隻の29)であり、分周比は
黍である。従って、リピート用キーオン信号RKOは、
選択されている音色に応じて異なるレートで繰返し発生
される。The modulo number is 1 greater than the set count value, and the reason is "
The reset timing of counter 34Q is 1 clock TC.
This is because L will be delayed. In the case of mandolin (MD), the set count value is ``loo10bi (1 only 36)''.
There is a division ratio. In the case of a banjo, the set count value is "011101" (29 of 15), and the frequency division ratio is millet. Therefore, the repeat key-on signal RKO is
It is generated repeatedly at different rates depending on the selected tone.
ェンベロープ波形発生回路342ではキーオン信号RK
Oが与えられる毎にパーカッシフェンベロープ波形を発
生する。振幅変調回路344は音色回路333から供給
される音色付与済みの楽音信号をェンベロープ波形発生
回路342から繰返し(RKOが発生する毎に)供給さ
れるパーカッシブェンベロープ波形により振幅変調し、
リピート効果を付与する。振幅変調(リピ−ト変調)さ
れた楽音信号はサウンドシステム345に至る。以上説
明したようにこの発明によれば、変調効果の変調レート
が音色に応じて自動的に切換えられるので、各音色に対
応した好ましい変調効果を容易に得ることができ、しか
も各音色間で設定されている変調レートの相対関係を変
えずに各変調レートを手動調整できるので、演奏者が所
望とする変調効果が得られる。The envelope waveform generation circuit 342 generates a key-on signal RK.
Generates a percussive envelope waveform every time O is applied. The amplitude modulation circuit 344 amplitude-modulates the tone-added musical tone signal supplied from the timbre circuit 333 with a percussive envelope waveform repeatedly supplied (every time an RKO occurs) from the envelope waveform generation circuit 342.
Adds repeat effect. The amplitude modulated (repeat modulated) musical tone signal reaches a sound system 345. As explained above, according to the present invention, the modulation rate of the modulation effect is automatically switched according to the timbre, so it is possible to easily obtain a desirable modulation effect corresponding to each timbre. Since each modulation rate can be manually adjusted without changing the relative relationship between the modulation rates, the modulation effect desired by the performer can be obtained.
第1図はこの発明の−実施例を示す電子楽器全体構成ブ
ロック図、第2図は第1図のデータ多重化回路から時分
割的に送出されるデータの内容を各タイムスロット毎に
示す図、第3図は第1図の復調回路とタイミング信号発
生回路の一例を示す詳細回路図、第4図は第3図におけ
る各種信号類の発生例を示すタイミングチャート、第5
図は第1図の最高音検出回路の一例を示す詳細回路図、
第6図は第1図の楽音発生回路の一例を1つのチャンネ
ルについて示すブロック図、第7図は第1図のIJビー
ト変調制御部の一例を示す詳細回路図、第8図は第7図
におけるツインマレット効果のための制御を説明するタ
イミングチャート、第9図はこの発明の他の実施例を示
す電子楽器全体構成ブロック図、である。
15・・…・楽音発生回路、16・・・・・・リピート
変調制御部、17・・・・・・音色選択部「 19・…
・・音色選択スイッチ、277・・…・リピート制御回
路、312…・・・テンポ発振器、313……カゥンタ
。
第1図第2図
第3図
第4図
第5図
第6図
第7図
第8図
第9図FIG. 1 is a block diagram of the entire configuration of an electronic musical instrument showing an embodiment of the present invention, and FIG. 2 is a diagram showing, for each time slot, the contents of data sent out in a time-division manner from the data multiplexing circuit of FIG. 1. , FIG. 3 is a detailed circuit diagram showing an example of the demodulation circuit and timing signal generation circuit of FIG. 1, FIG. 4 is a timing chart showing examples of generation of various signals in FIG. 3, and FIG.
The figure is a detailed circuit diagram showing an example of the highest pitch detection circuit in Figure 1.
FIG. 6 is a block diagram showing an example of the musical tone generation circuit of FIG. 1 for one channel, FIG. 7 is a detailed circuit diagram showing an example of the IJ beat modulation control section of FIG. 1, and FIG. FIG. 9 is a timing chart illustrating the control for the twin mallet effect in FIG. 15...Music tone generation circuit, 16...Repeat modulation control unit, 17...Tone selection unit 19...
... Tone selection switch, 277 ... Repeat control circuit, 312 ... Tempo oscillator, 313 ... Counter. Figure 1 Figure 2 Figure 3 Figure 4 Figure 5 Figure 6 Figure 7 Figure 8 Figure 9
Claims (1)
変調する電子楽器において、 複数の音色の中から所望
の音色を選択する音色選択手段と、 前記複数の各音色
に対応して変調レートが予め設定されており、前記音色
選択手段における音色選択に連動して所定の変調レート
を選択指定する変調レート設定手段と、 周波数調整用
の操作子を有し、この操作子の操作状態に対応した周波
数のクロツク信号を発生するクロツク信号発生手段と、
前記変調レート設定手段により選択指定された変調レ
ートで、かつ前記クロツク信号発生手段から発生された
クロツク信号の周波数に対応した周期で前記変調信号を
繰返し発生する変調信号発生手段とを具え、選択された
音色に応じて変調レートを切換えるようにするとともに
、各音色間で設定されている変調レートの相対関係を変
えずに各変調レートを手動調整できるようにしたことを
特徴とする電子楽器の変調効果回路。 2 前記変調レート設定手段は、前記変調レートを分周
比で設定するものであり、前記変調信号発生手段は、前
記変調レート設定手段により選択指定された分周比に従
って前記クロツク信号を分周する分周回路を有し、この
分周回路の分周出力にもとづいて前記変調信号を発生す
るものである特許請求の範囲第1項記載の電子楽器の変
調効果回路。[Scope of Claims] 1. An electronic musical instrument that repeatedly modulates a musical tone in response to a repeatedly generated modulation signal, comprising: timbre selection means for selecting a desired timbre from a plurality of timbres; and a timbre selection means corresponding to each of the plurality of timbres. a modulation rate is set in advance, and has a modulation rate setting means for selecting and specifying a predetermined modulation rate in conjunction with the timbre selection in the timbre selection means; a clock signal generating means for generating a clock signal with a frequency corresponding to an operating state;
modulation signal generation means for repeatedly generating the modulation signal at a modulation rate selected and specified by the modulation rate setting means and at a period corresponding to the frequency of the clock signal generated from the clock signal generation means; Modulation of an electronic musical instrument, characterized in that the modulation rate can be switched according to the tone color, and each modulation rate can be manually adjusted without changing the relative relationship between the modulation rates set between each tone color. effect circuit. 2. The modulation rate setting means sets the modulation rate using a frequency division ratio, and the modulation signal generation means divides the frequency of the clock signal according to the frequency division ratio selected and specified by the modulation rate setting means. 2. The modulation effect circuit for an electronic musical instrument according to claim 1, further comprising a frequency dividing circuit, and generating the modulation signal based on the frequency divided output of the frequency dividing circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54022130A JPS604475B2 (en) | 1979-02-27 | 1979-02-27 | Modulation effect circuit for electronic musical instruments |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54022130A JPS604475B2 (en) | 1979-02-27 | 1979-02-27 | Modulation effect circuit for electronic musical instruments |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55115089A JPS55115089A (en) | 1980-09-04 |
| JPS604475B2 true JPS604475B2 (en) | 1985-02-04 |
Family
ID=12074296
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54022130A Expired JPS604475B2 (en) | 1979-02-27 | 1979-02-27 | Modulation effect circuit for electronic musical instruments |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS604475B2 (en) |
-
1979
- 1979-02-27 JP JP54022130A patent/JPS604475B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55115089A (en) | 1980-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5033352A (en) | Electronic musical instrument with frequency modulation | |
| US4077294A (en) | Electronic musical instrument having transient musical effects | |
| EP0149896A2 (en) | Method and apparatus for dynamic reproduction of transient and steady state voices in an electronic musical instrument | |
| JPS5952434B2 (en) | electronic musical instruments | |
| JPH0412476B2 (en) | ||
| US4282788A (en) | Electronic musical instrument with automatic chord performance device | |
| US4186637A (en) | Tone generating system for electronic musical instrument | |
| JPS6048759B2 (en) | electronic musical instruments | |
| JPS604475B2 (en) | Modulation effect circuit for electronic musical instruments | |
| US4612839A (en) | Waveform data generating system | |
| JPS6132678B2 (en) | ||
| US4205580A (en) | Ensemble effect in an electronic musical instrument | |
| US4263829A (en) | Trill performance circuit in electronic musical instrument | |
| JPS6232479B2 (en) | ||
| JPS6337397B2 (en) | ||
| JPS6243358Y2 (en) | ||
| JPH0154720B2 (en) | ||
| JPS6224798B2 (en) | ||
| US4312257A (en) | Automatic accompaniment apparatus | |
| JP2822960B2 (en) | Sound signal generating device, sound signal generating method, and musical sound generating device including the same | |
| JP2621234B2 (en) | Electronic musical instrument control signal generator | |
| JPH02134696A (en) | sound generator | |
| JPS6220877Y2 (en) | ||
| GB2218252A (en) | Sound synthesizer | |
| US5179239A (en) | Sound generating device for outputting sound signals having a sound waveform and an envelope waveform |