Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6044825B2 - Etching method - Google Patents
[go: Go Back, main page]

JPS6044825B2 - Etching method - Google Patents

Etching method

Info

Publication number
JPS6044825B2
JPS6044825B2 JP4460776A JP4460776A JPS6044825B2 JP S6044825 B2 JPS6044825 B2 JP S6044825B2 JP 4460776 A JP4460776 A JP 4460776A JP 4460776 A JP4460776 A JP 4460776A JP S6044825 B2 JPS6044825 B2 JP S6044825B2
Authority
JP
Japan
Prior art keywords
etching
gas
plasma
polycrystalline silicon
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP4460776A
Other languages
Japanese (ja)
Other versions
JPS52127762A (en
Inventor
潤一 甲斐
守孝 中村
善彦 北原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP4460776A priority Critical patent/JPS6044825B2/en
Publication of JPS52127762A publication Critical patent/JPS52127762A/en
Publication of JPS6044825B2 publication Critical patent/JPS6044825B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】 本発明は、半導体装置の製造の際のフォトレジストを
マスクとする選択エッチングに好適なエッチング方法に
関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an etching method suitable for selective etching using a photoresist as a mask during the manufacture of semiconductor devices.

半導体装置の製造工程において、半導体、各種絶縁膜
、金属膜のパターン形成のために、フォトレジストをマ
スクとしてイオンビームエッチングにより選択エッチン
グを行なうことが知られている。
2. Description of the Related Art In the manufacturing process of semiconductor devices, it is known to perform selective etching by ion beam etching using a photoresist as a mask to form patterns of semiconductors, various insulating films, and metal films.

イオンビームエッチングは、アルゴンの如き不活性ガス
のイオンビームを照射して行なうもので、サイドエッチ
ング現象が僅少のため微細パターンの形成に好適とされ
ている。しかしながら、イオンビームエッチングでは異
種材料に対するエッチング速度に差がなく、通常エッチ
ングマスクとして使用されるフォトレジストも半導体や
各種絶縁膜等の被エッチング材料と同程度の速さで除去
されてしまう。それ故、エッチング深さが大きい場合は
、それと同程度以上のレジスト膜厚が必要であり、マス
クとするフォトレジストパターンの微細化が困難となる
ため本来の利点を生カル切れない。 従つて、本発明は
、材料によつてエッチング速度に選択性を持たせたイオ
ンビームエッチング方法を提供せんとするものであり、
特にフォトレジストをマスクとして多結晶シリコンの選
択エッチングにより微細パターンを形成するのに好適な
エッチング方法を提供することを目的とする。
Ion beam etching is performed by irradiating an ion beam of an inert gas such as argon, and is suitable for forming fine patterns because the side etching phenomenon is minimal. However, in ion beam etching, there is no difference in the etching speed for different materials, and photoresist, which is normally used as an etching mask, is removed at the same speed as the etched materials such as semiconductors and various insulating films. Therefore, when the etching depth is large, the resist film thickness is required to be equal to or greater than the etching depth, and it becomes difficult to miniaturize the photoresist pattern used as a mask, so that the original advantage cannot be fully exploited. Therefore, the present invention aims to provide an ion beam etching method in which the etching rate is selective depending on the material.
In particular, it is an object of the present invention to provide an etching method suitable for forming fine patterns by selectively etching polycrystalline silicon using a photoresist as a mask.

本発明のエッチング方法は、多結晶シリコンを10−
3〜10−4Torr(7)Cl2又はCF4ガスプラ
ズマ中に配置し、かつ多結晶シリコンにイオンビームを
照射し、フォトレジストをマスクとしてエッチング処理
を行なうことを特徴とするものであり、以下これを詳細
に説明する。 第1図は本発明のエッチング方法を実施
するためのエッチング装置の1側である。
In the etching method of the present invention, polycrystalline silicon is
It is characterized by being placed in a 3 to 10-4 Torr(7) Cl2 or CF4 gas plasma, irradiating polycrystalline silicon with an ion beam, and performing an etching process using a photoresist as a mask. Explain in detail. FIG. 1 shows one side of an etching apparatus for carrying out the etching method of the present invention.

このエッチング装置は、通常のイオンビームエッチング
装置と同様に真空容器1内に試料支持台3を有し、プラ
ズマ発生用電源4とプラズマ発生用電極5を持つ。プラ
ズマ発生用電極5は容器1の外部に配置してもよく、第
1図に示す誘電型の代わりに誘導型のものとしてもよい
。プラズマ発生用電源4としては、プラズマ発生用電極
5が第1図の如く誘電型の場合は、高周波電源ばかりで
なく直流又は低周波電源であつてよい。 第1図の装置
にてエッチング処理を行なう場合は、被処理基板6を支
持台3上に載置し、真空容器1内を減圧してハロゲンガ
ス或いはハロゲン化合物ガス、又はこれらの混合物をガ
ス導入口7から導入し、プラズマ発生用電源5及び電極
4によりそのガスプラズマを生起させると共に、イオン
銃2からイオンビームを発生させて基板6に照射する。
This etching apparatus has a sample support stage 3 in a vacuum container 1, as well as a plasma generation power source 4 and a plasma generation electrode 5, like a normal ion beam etching apparatus. The plasma generating electrode 5 may be arranged outside the container 1, and may be of an inductive type instead of the dielectric type shown in FIG. When the plasma generation electrode 5 is of a dielectric type as shown in FIG. 1, the plasma generation power source 4 may be not only a high frequency power source but also a direct current or low frequency power source. When etching is performed using the apparatus shown in FIG. 1, the substrate 6 to be processed is placed on the support stand 3, the pressure inside the vacuum container 1 is reduced, and halogen gas, halogen compound gas, or a mixture thereof is introduced. The gas is introduced through the port 7 and the gas plasma is generated by the plasma generation power source 5 and the electrode 4, and an ion beam is generated from the ion gun 2 and irradiated onto the substrate 6.

導入するハロゲンガスとしては塩素ガス、又ハロゲン化
合物ガスとしてはCF4、CCl4、CCl2F2、の
如きハロゲン化炭素化合物ガスが好適であり、容器1内
での圧力は10−3〜10−4T0rr或いはそれ以下
とするのが望ましい。このガスはエツチング処理中もガ
ス導入口7より供給し続け、ガス排出口8から排気する
ようにして容器1内を上記の圧力に保つのがよい。イオ
ン源としては任意のものを使用できるが、イオン銃の損
傷を防ぐ目的でアルゴン等の不活性ガスを用いるのがよ
い。イオン銃2から飛来する高エネルギーのアルゴン等
のイオンは、ハロゲン又はハロゲン化合物のプラズマ粒
子に衝突して運動エネルギーを与えるためプラズマ粒子
も方向性をもつて基板6を衝撃する。
The halogen gas to be introduced is preferably chlorine gas, and the halogen compound gas is preferably halogenated carbon compound gas such as CF4, CCl4, CCl2F2, and the pressure in the container 1 is 10-3 to 10-4T0rr or lower. It is desirable to do so. This gas is preferably continuously supplied from the gas inlet 7 during the etching process and exhausted from the gas outlet 8 to maintain the pressure within the container 1 at the above-mentioned level. Although any ion source can be used, it is preferable to use an inert gas such as argon in order to prevent damage to the ion gun. High-energy ions such as argon coming from the ion gun 2 collide with halogen or halogen compound plasma particles and impart kinetic energy, so that the plasma particles also impact the substrate 6 with directionality.

従つてマスクとするフオトレジストの端部下へのエツチ
ヤントのまわり込みが少なく、サイドエツチングは極く
僅かしか生じない。しかも、ハロゲン又はハロゲン化合
物のガスプラズマはフオトレジストを緩慢にしかエツチ
ングしないのでマスクとしてのフオトレジストを厚くす
る必要はない。例えば、ガスプラズマとしてCF4プラ
ズマ−を用いて多結晶シリコンの選択エツチングを行な
う楊合、多結晶シリコンのエツチング速度はフオトレジ
ストの10〜2皓に達する。従つて、薄いフオトレジス
ト膜をマスクとして使用でき、微細パターンの形成が容
易となる。エツチング終了後は。イオンビームの発生を
停止させ、ガス導入口7より酸素を導入して真空容器1
内を10−3〜10−4T0rrの酸素雰囲気とし、酸
素プラズマを生起させることにより半導体基板6やその
表面の絶縁膜、金属膜等をエツチングすることなく、マ
スクとしたフ.オトレジストのみを急速に除去できる。
第2図は本発明のエツチング方法で使用するエツチング
装置の他の例を示し、第1図の装置と同部分は同番号で
示してある。
Therefore, the amount of etchant that wraps around under the edges of the photoresist used as a mask is small, and only a small amount of side etching occurs. Furthermore, since the halogen or halogen compound gas plasma etches the photoresist only slowly, there is no need to make the photoresist as a mask thicker. For example, when selectively etching polycrystalline silicon using CF4 plasma as a gas plasma, the etching rate of polycrystalline silicon reaches 10 to 2 times that of photoresist. Therefore, a thin photoresist film can be used as a mask, making it easy to form fine patterns. After etching is completed. Generation of the ion beam is stopped, oxygen is introduced from the gas inlet 7, and the vacuum vessel 1 is
By creating an oxygen atmosphere of 10 -3 to 10 -4 T0rr inside, and generating oxygen plasma, the semiconductor substrate 6 and the insulating film, metal film, etc. on its surface can be etched without etching. Only otoresist can be removed rapidly.
FIG. 2 shows another example of an etching apparatus used in the etching method of the present invention, in which the same parts as those in the apparatus of FIG. 1 are designated by the same numbers.

この装置が第1図の装置と相違する点は、プラズマ発生
室9を基板配く置部から離して設けたことである。また
この装置ではプラズマ発生に誘導型の発生器を用いてお
り高周波コイル10にプラズマ発生用電源4から、高周
波電流を通してプラズマを生起させるようにしている。
プラズマ発生室9で生起されたガスプラズマを基板6上
に導くには、図示の如くガス導入口7及びガス排出口8
を配置してハロゲン及び/又はハロゲン化合物ガスを連
続的に導入、排出すればよい。基板6内でのエツチング
の均一性を向上させるには、試料支持台3を回転させる
ことが望ましい。この装置によつても、第1図に示すエ
ツチング装置と同様にしてエツチングを行なうことがで
き、フオトレジストをマスクとする選j択エツチングに
より微細パターンを形成することが可能である。次に本
発明のエツチング方法の効果を実施例により説明する。
This apparatus differs from the apparatus shown in FIG. 1 in that the plasma generation chamber 9 is provided apart from the substrate placement section. Further, this device uses an induction type generator for plasma generation, and generates plasma by passing a high frequency current from the plasma generation power source 4 to the high frequency coil 10.
In order to guide the gas plasma generated in the plasma generation chamber 9 onto the substrate 6, a gas inlet 7 and a gas outlet 8 are used as shown in the figure.
halogen and/or halogen compound gas may be introduced and discharged continuously. In order to improve the uniformity of etching within the substrate 6, it is desirable to rotate the sample support stage 3. With this apparatus, etching can be carried out in the same manner as the etching apparatus shown in FIG. 1, and fine patterns can be formed by selective etching using a photoresist as a mask. Next, the effects of the etching method of the present invention will be explained using examples.

第3図aは3インチシリコン基板を400A熱酸化した
上にノンドープ多結晶シリコン11を5000A生長し
、この上にAZl35OJレジストを1.8μm塗布し
て露光現像して2μm幅のレジストパターン12を得た
ものの断面である。なお露光現像による膜べりにより、
この時点でのレジスト膜厚は1.4μmであつた。第3
図aのパターンに対してアルゴンイオンビームエツチン
グ装置で、圧力2×10−4T0rr1イオン電圧50
0V1イオン電流密度0.75n1A/CILの条件で
2紛間エツチングしたところ多結晶シリコンはエツチン
グされた。
In Fig. 3a, a 3-inch silicon substrate is thermally oxidized at 400A, non-doped polycrystalline silicon 11 is grown at 5000A, AZl35OJ resist is applied on this to a thickness of 1.8μm, and exposed and developed to obtain a resist pattern 12 with a width of 2μm. This is a cross-section of the object. In addition, due to film peeling due to exposure and development,
The resist film thickness at this point was 1.4 μm. Third
The pattern in Figure a was etched using an argon ion beam etching system at a pressure of 2 x 10-4T0rr1 and an ion voltage of 50.
When two powder etching was performed under the conditions of 0V1 ion current density and 0.75n1A/CIL, the polycrystalline silicon was etched.

この時のレジスト残膜は5000Aであり、パターン断
面は第3図bのようになつた。レジストの減りが大きい
ため、パターン断面はテーパ状になつている。
The remaining resist film at this time was 5000 Å, and the cross section of the pattern was as shown in FIG. 3b. The cross section of the pattern has a tapered shape due to the large amount of resist being reduced.

この時の多結晶シリコンのエツチングレートは250A
/771.in1レジストに対する選択比は0.56で
あつた。第3図cは3インチシリコン基板を400A熱
酸化した上にノンドープ多結晶シリコン11を5000
A生長し、この上にAZl35OJレジストを1.2μ
m塗布し、露光現像して1.5μm幅のレジストパター
ンを得たものの断面を示す。
The etching rate of polycrystalline silicon at this time was 250A.
/771. The selectivity for the in1 resist was 0.56. Figure 3c shows a 3-inch silicon substrate thermally oxidized at 400A, and then non-doped polycrystalline silicon 11 is applied at 5000A.
A is grown, and 1.2μ of AZl35OJ resist is applied on top of this.
A cross section of a resist pattern with a width of 1.5 μm obtained by coating the resist pattern with a resist pattern of 1.5 μm and developing it with light is shown.

露光現像による膜べりにより、この時点でのレジスト膜
厚は1.12μmであつた。
Due to film wear due to exposure and development, the resist film thickness at this point was 1.12 μm.

次に第3図Cのパターンに対してプラズマエツチング装
置で、CF4+02(10%)ガス、0.1肝0rr1
出力200Wの条件で3分間エツチングしたところ、レ
ジスト残膜は1.0μmでパターン断面は第3図dのよ
うになつた。
Next, the pattern shown in FIG.
When etching was carried out for 3 minutes at an output of 200 W, the remaining resist film was 1.0 μm and the cross section of the pattern was as shown in FIG. 3d.

エツチングは等方的でアンダーカツトされている。The etching is isotropic and undercut.

この時の多結晶シリコンのエツチングレートは1300
A/Minで、レジストに対する選択比は4.2であつ
た。
The etching rate of polycrystalline silicon at this time was 1300.
At A/Min, the selectivity to resist was 4.2.

第3図E,fは第3図cのレジストパターンに対して本
願明細書第2図に示す装置を使用してエツチングを行つ
たものの断面を示す。
FIGS. 3E and 3F show cross sections of the resist pattern shown in FIG. 3C, which has been etched using the apparatus shown in FIG. 2 of this specification.

ウエハ一をアルゴンイオンビームに対して垂直に保持し
導入口よりCl.ガスを導入し、圧力1.5×10−2
T0rr,I00Wでプラズマ放電させつつイオン電圧
500V1電流密度0.75mA/CILのアルゴンイ
オンビームを照射したところ1扮間で多結晶シリコンは
エツチングされた。
The wafer is held perpendicular to the argon ion beam and Cl. Introduce gas, pressure 1.5 x 10-2
When an argon ion beam with an ion voltage of 500 V and a current density of 0.75 mA/CIL was irradiated with plasma discharge at T0rr and I00W, the polycrystalline silicon was etched in one shot.

この時のレジスト残膜は1.1μmでパターン断面は第
3図eのようになつた。エツチングは等方的でアンダカ
ツトされている。
At this time, the remaining resist film was 1.1 μm, and the cross section of the pattern was as shown in FIG. 3e. The etching is isotropic and undercut.

この時の多結晶シリコンのエツチングレートは500A
/Minで、レジストに対する選択比は25であつた。
The etching rate of polycrystalline silicon at this time was 500A.
/Min, and the selectivity to resist was 25.

第3図fは本発明のエツチング法を適用したもののパタ
ーン断面でウエハ一をアルゴンイオンビームに対して垂
直に保持し、導入口よりCI2ガスを導入し圧力8×1
0−4T0rr1出力100Wでプラズマ放電させつつ
、イオン電圧500、電流密度0.75TT1A/Cr
lのアルゴンを照射したところ、12分間で多結晶シリ
コンはエツチングされた。エツチングは異方的で垂直な
断面が得られた。この時のエツチングレートは420A
/Minlレジストに対する選択比は12.5であつた
。同様に導入口よりCl2ガスを導入し圧力を変化させ
てエツチングを行つた結果をまとめて第1表に示す。
Figure 3f shows a cross section of the pattern to which the etching method of the present invention is applied.The wafer is held perpendicular to the argon ion beam, CI2 gas is introduced from the inlet, and the pressure is 8 x 1.
0-4T0rr1 Plasma discharge with output 100W, ion voltage 500, current density 0.75TT1A/Cr
The polycrystalline silicon was etched in 12 minutes when irradiated with 1 liter of argon. The etching was anisotropic and a vertical cross section was obtained. The etching rate at this time was 420A.
/Minl resist was 12.5. Similarly, etching was carried out by introducing Cl2 gas through the inlet and changing the pressure. The results are summarized in Table 1.

8×10−6T0rr,ではイオン電流が十分とれない
ためエツチングレートは小さくなつた。
At 8.times.10@-6 T0rr, the etching rate became small because a sufficient ion current could not be obtained.

8×10−4T0rr,8×10−5T0rrでは垂直
な断面形状で、かつマスクパターン通りのパターンが得
られた。
For 8×10 −4 T0rr and 8×10 −5 T0rr, patterns with vertical cross-sectional shapes and conforming to the mask pattern were obtained.

次にガスプラズマを形成するガスを塩素かSF6および
CF4+02(10%)に変更した場合の結果をそれぞ
れ第2表、第3表に示す。
Next, Tables 2 and 3 show the results when the gas for forming the gas plasma was changed to chlorine, SF6, and CF4+02 (10%), respectively.

以上の実施例の中て本発明の方法による第3図fがほぼ
垂直な断面形状で、かつマスクパターン通りのパターン
(アスベクト比0.33)が得られた。
Among the above examples, a pattern (aspect ratio 0.33) having a substantially vertical cross-sectional shape as shown in FIG. 3F by the method of the present invention and conforming to the mask pattern was obtained.

以上の説明から明らかなように、本発明によればマスク
として厚いフオトレジストを用いることなく選択エツチ
ングを行なうことができ、しかもサイドエツチング現象
は抑制できるため、微細パターンの形成が可能になる利
点が得られる。
As is clear from the above description, according to the present invention, selective etching can be performed without using a thick photoresist as a mask, and the side etching phenomenon can be suppressed, so there is an advantage that fine patterns can be formed. can get.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図及び第2図は本発明のエツチング方法を実施する
のに使用するエツチング装置の例を示す。 第3図は本発明の効果を示すための説明図を示す。図面
において、2はイオン銃、4はプラズマ発生用電源、5
はプラズマ発生用電極、6は被処理基板、10はプラズ
マ発生用コイルである。
1 and 2 show an example of an etching apparatus used to carry out the etching method of the present invention. FIG. 3 shows an explanatory diagram for showing the effects of the present invention. In the drawing, 2 is an ion gun, 4 is a plasma generation power source, and 5 is an ion gun.
1 is a plasma generation electrode, 6 is a substrate to be processed, and 10 is a plasma generation coil.

Claims (1)

【特許請求の範囲】[Claims] 1 多結晶シリコンを10^−^3〜10^−^4To
rrのCl_2又はCF_4ガスプラズマ中に配置し、
かつ該多結晶シリコンにイオンビームを照射し、フォト
レジストをマスクとしてエッチング処理を行なうことを
特徴とするエッチング方法。
1 Polycrystalline silicon 10^-^3~10^-^4To
placed in a Cl_2 or CF_4 gas plasma of rr;
An etching method characterized in that the polycrystalline silicon is irradiated with an ion beam and etching is performed using a photoresist as a mask.
JP4460776A 1976-04-19 1976-04-19 Etching method Expired JPS6044825B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4460776A JPS6044825B2 (en) 1976-04-19 1976-04-19 Etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4460776A JPS6044825B2 (en) 1976-04-19 1976-04-19 Etching method

Publications (2)

Publication Number Publication Date
JPS52127762A JPS52127762A (en) 1977-10-26
JPS6044825B2 true JPS6044825B2 (en) 1985-10-05

Family

ID=12696121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4460776A Expired JPS6044825B2 (en) 1976-04-19 1976-04-19 Etching method

Country Status (1)

Country Link
JP (1) JPS6044825B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0320280U (en) * 1989-07-08 1991-02-27

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5554939U (en) * 1978-10-09 1980-04-14
JPS59165422A (en) * 1983-03-10 1984-09-18 Agency Of Ind Science & Technol Dry process apparatus
JPS61136229A (en) * 1984-12-06 1986-06-24 Toshiba Corp Dry etching device
JP2992596B2 (en) * 1992-12-16 1999-12-20 科学技術庁長官官房会計課長 Method for pattern etching SiC and method for manufacturing laminar type SiC diffraction grating using the same
JP2004146727A (en) 2002-10-28 2004-05-20 Tokyo Seimitsu Co Ltd Wafer transfer method
EP1575081A1 (en) 2002-10-28 2005-09-14 Tokyo Seimitsu Co.,Ltd. Expansion method and device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0320280U (en) * 1989-07-08 1991-02-27

Also Published As

Publication number Publication date
JPS52127762A (en) 1977-10-26

Similar Documents

Publication Publication Date Title
US4253907A (en) Anisotropic plasma etching
US5330606A (en) Plasma source for etching
US5314575A (en) Etching method and apparatus
EP0020935B1 (en) A dry method of etching and an apparatus using solid masking materials for etch rate modification
KR970005035B1 (en) Method and apparatus for generating highly dense uniform plasma by use of a high frequency rotating electric field
US4222838A (en) Method for controlling plasma etching rates
KR100382720B1 (en) Semiconductor etching apparatus and etching method of semiconductor devices using the semiconductor etching apparatus
TW541572B (en) Method of processing a surface of a workpiece with use of positive and negative ions generated in plasma or neutral particles generated by the positive and negative ions
JPS61136229A (en) Dry etching device
JPH088243B2 (en) Surface cleaning device and method thereof
JPS6044825B2 (en) Etching method
JPH0831441B2 (en) Surface treatment method
JP2851765B2 (en) Plasma generation method and apparatus
JPS63220525A (en) Diamond semiconductor etching method
JPS6196732A (en) Manufacture of device
JPS6065533A (en) Dry etching method
JPH0458176B2 (en)
JPH031825B2 (en)
JPS5855568A (en) Reactive ion etching method
US7022615B2 (en) Plasma processing method
JP2794963B2 (en) Dry etching method and dry etching apparatus
JPH10274700A (en) Method for ultramicro machining
JPS62249420A (en) plasma processing equipment
JPH04317324A (en) Method and apparatus for producing plasma
JPS61222132A (en) Production unit for semiconductor