JPS6044866B2 - 固体撮像装置 - Google Patents

Description

【発明の詳細な説明】 本発明は残像特性をホ１御てきる固体撮像装置に関する
。

固体撮像装置は残像がないことが長所に挙げられている
が、最近の室内照明のほとんどが蛍光灯であるため、こ
の蛍光灯のフリッカが再生画像上に直接現われて画質を
非常に劣化させる。

これは固体撮像装置で室内の撮像を行なう際、例えばタ
ングステン・ランプ等の特別な照明器具を必要とすると
いう問題を生する。これは固体撮像装置を用いたカメラ
の機動性を制限するものである。従つてこのように残像
がないことが一概に固体撮像装置の長所と言えなくなる
。上記のような蛍光灯照明下での撮像においては逆にあ
る程度の残像を有している方がよい。本発明は上記の点
に鑑みなされたものである。

即ち本発明は残像を必要に応じて発生せしめることがで
きる固体撮像装置を提供する。本発明によれば必要に応
じて残像を発生せしめるとともに明るさに応じて残像の
程度を制御せしめることができる。また同一画面でフリ
ッカとして目立つ明るい部分に大きく残像を生じしめて
フリッカを軽減せしめ、そして図面のバックグランドを
形成している暗部では残像を発生せしめないこともでき
る。これは再生画像の画質を更に改善することに寄与す
る。本発明は固体撮像装置の各感光セルの中に信号電荷
をトラップさせる領域と、この領域への信号電荷の注入
を制御する制御電極とを設けて、この制御電極に印加す
る電圧を変化させて残像の大きさを制御することを特徴
としている。ここにおける感光セルは固体撮像装置にお
ける画素を意味し、各画素は互に独立に入射光の強さに
応じて発生した信号電荷を半導体基板内に蓄積すること
ができ、そして各画素に蓄積された信号電荷は任意の手
段により独立に外部に取り出すことがＪできる。以下図
面を用いて本発明を詳細に説明する。

第１図は本発明の一実施例をインターライン転送方式電
荷結合素子（ＣｈａｒｇｅＣｏｕｐｌｅｄＤｅｖｉｃｅ
：ＣＣＤ）イメージセンサを例にあげて示；した図であ
る。第１図ａはＣＣＤイメージセンサの１感光セルの構
成図である。よく知られているように１感光セルは、基
本的には感光部１とこの感光部１に蓄積された信号電荷
を転送して読出すためのＣＣＤ部２より構成されており
、この中で細かく説明すると感光部１の信号電荷をＣＣ
Ｄ部２に移す際の経路である転送ゲート部３そして感光
部１とＣＣＤ部２の電気的分離を行なつているチヤネル
ストツパ部４が形成される。

そして本発明が提供するところの残像制御電極部５が感
光部１に隣接して設けられる。第１図ｂは第１図ａにお
けるＡ−Ｎでの断面構造説明図である。

例えばシリコン（Ｓｉ）Ｐ型基板６表面に前記ＣＣＤ部
２の埋込みチヤネルのｎ層７と感光部１のｎ＋層８が設
けられる。前記Ｓｉ基板６上にシリコン酸化（ＳｉＯ２
）膜９が形成されており、該ＳｌＯ２膜９上にＣＣＤ部
２の例えば多結晶シリコンによる転送電極１０と転送ゲ
ート部３の電極１１、そして残像制御電極１２が形成さ
れている。前記感光部１のｎ＋層８上には多結晶シリコ
ン層はなく例えばＣＶＤ（ＣｈｅｍｉｃａｌＶａｐＯｒ
ＤｅｐＯｓｉｔｉＯｎ）によるＣＶＤ−ＳｉＯ２膜１３
が形成されている。そしてこのＣＶＤ−ＳｉＯ２膜１３
上に例えば光に対して透過率が高い導電性のある酸化ス
ズ（ＳｎＯ２）膜１４が形成され、このＳｎＯ２膜１４
上のＣＣＤ部２、転送ゲート部３、チヤネルストツパ部
４、及び残像制御電極部５上の全て又は一部に光シール
ドのためのアルミニウム（Ａり電極１５−１，１５−２
が形成される。これにより光入射は前記感光部１の酎層
８上からのみ行なわれ、このｎ＋層８及びこの近傍のＳ
ｉ基板６内で光入射により信号電荷１６−１，・・・，
１６−Ｎが発生し、そしてｎ＋層８部に形成されている
空乏層１７に蓄積される。これにおいて前記残像制御電
−極１２は感光部１の酎層８の一部の上に設けられてお
り、この残像制御電極１２に印加する電圧によつて残像
を制御する。この原理説明を第１図ｃを用いて行なう。

本図には第１図ｂにおけるＣ及びＢ点でＳｉ基板６の深
．さ方向での電位分布を示している。この電位分布は耐
層８及びＰ型Ｓｉ基板６における不純物濃度が一様に分
布している場合を想定している。前記ＳｒＯ２膜１４に
は蓄積電圧Ｖ３が印加されている。そして残像制御電極
１２には残像を発生せしめる・場合高レベル電圧ＶＨｌ
そして残像が不必要の場合低レベル電圧ＶＬを印加せし
める。上述のごとく第１図ｃには残像の有無の２通りの
場合の電位分布を示している。図中一点鎖線は前記Ｃ点
領域の電位分布を示しており、電位が平担な領域Ｘ１に
信号電荷が存在している。前記残像制御電極１２に印加
するＶＨは図中の点線で示すごとき電位分布を取るよう
な値であり、電位平坦領域Ｘ２はＳｉＯ２と膜９とｎ＋
層８の界面から広がつている。このように電位平坦領域
Ｘ２がＳｉＯ２膜９と酎層８の界面に達していることは
信号電荷の一部がＳｉＯ，膜９とｎ＋層８の界面に蓄積
されていることを示している。このように界面に蓄積さ
れた信号ノ電荷の一部はＳｉＯ２膜９と耐層８の界面電
位にトラツプされる。このトラツプされた信号電荷は前
記信号電荷を読み出すためのＣＣＤ部２に感光部１より
転送した後も、該感光部に残存することになる。その後
、このトラツプされた信号電荷は熱・的に感光部１内へ
放出され、次の読み出し動作によつて前記ＣＣＤ部２よ
り読出される。これはまさしく撮像管における残像と同
様な現象である。一方前記Ｃ点領域に信号電荷が蓄積さ
れた時の電位平坦部Ｘ１の電位Ｖ．ｎＨより小さい電位
．しが電・位の底になるように残像制御電極１２に低レ
ベル電圧Ｖしを印加せしめると、前記Ｂ点領域のＳｉＯ
２膜９とｎ＋層８と界面には信号電荷が蓄積されていな
いため前述のごとき残像が発生しない。このように残像
制御電極１２に印加すべき電圧値によつて残像を発生せ
しめたり無くしたりすることができる。従つて前述した
例で蛍光灯下で撮像を行なう際、これによるフリツカが
気になると制御電極１２に電圧を与えるスイツチ１つで
こフリツカをなくすることができる。又通常の太陽光下
、又は非常に暗い被写体を撮像する際は、残像がない方
が望ましく、この場合は残像を無すことができる。第２
図は本発明の提供するところの同一画面中である明るさ
以上の部分のみに残像を発生せしめ、暗部には残像を発
生せしめなくするための動作原理を説明している。

図中の電位分布Ａ，Ｂ，Ｃ，Ｄは第１図ｂにおける残像
制御電極１２下のＢ点領域の電位変化を示している。電
位分布Ａは信号電荷が感光部１のｎ＋層８に存在してい
ない場合であり、信号電荷が存在すると電位分布Ｂのよ
うになり図中に示されるように電位平坦部に信号電荷が
存在している。この場合は信号電荷がＳｉＯ．膜９とｎ
＋層８界面に存在していないので残像制御電極１２下の
ＳＩＯ２膜９とｎ＋層８界面準位には前記信号電荷はト
ラツプされない。これは信号電荷の少ない即ち暗い被写
体部分では残像が発生しないことを示している。次に信
号電荷が多くなると更に電位平坦部が広がり、電位分布
Ｃに示されるように電位平坦部の端がＳｉＯ２膜９とｎ
＋層８の界面に接する。そして更に信号電荷が増加する
と一部の信号電荷ＱはＳｉＯ２膜９とｎ＋層８の界面に
蓄積して前記電位平坦部の電位を下げる。この電位を．
Ｎ２とし、前記電位分布Ｃの場合の電位平坦部の電位を
ｍ１とするとＱ＝ＳＣＯｘ（．Ｍ２一Ｖｍｌ）で近似さ
れる。ここでＳは前記ｎ＋層、８と残像制御電極１２が
重なつている面積であＣ。Ｘは単位面積当りのＳｉＯ２
膜９の容量である。ここで電位平坦部の電位がｍ１より
小さくなると信号電荷の一部はＳｉＯ２膜９とｎ＋層８
界面に蓄積し、そしてこの界面に蓄積した信号電荷の一
部が前記界面準位にトラツプされ、これにより残像が発
生される。以上のごとく、同一画面中において明暗によ
つて残像を制御することができる。そして、どの明るさ
から残像を発生せしめるかを印加電圧８により制御する
ことが可能である。第３図は本発明の他の実施例である
。

第１図ｂて説明した構造ではＣＶＤ−ＳｌＯ２膜１３上
に透明電極であるＳｎＯ２膜１４が形成されていたが、
本実施例の場合はなくＣＶＤ−ＳｉＯ２膜１３上に直接
光シールド用Ｎ電極１５−１，１５−２が形成され、第
１図では本発明の説明を行うに際して前記ＣＶＤ−Ｓｉ
Ｏ２膜１３表面の電位を，に定めた方が理解しやすいた
めにそのような構造としたが、第３図のごときＣＶＤ−
ＳｌＯ２膜１３表面が電位的にフローテイングであつて
も、感光部１のｎ＋層８内の電位を第１図て説明したと
同様に残像制御電極１２に印加すべき電圧によつて制御
することにより、残像を制御することができる。第４図
は残像制御電極１２の面積を小さくして感度を向上せし
めた本発明の他の実施例を示したものである。

本図に示されるように第１図、第３図で説明した断面構
造とほぼ同様に、Ｐ型Ｓ１基板６、ＣＣＤ埋込みチヤネ
ル用ｎ層７、感光部ｎ＋層８、ＣＣＤ転送電極１０、転
送ゲート電極１１、ＳｌＯ２膜９、ＣＶＤ−ＳｉＯ２膜
１３、そして光シールド用Ａ１電極１５−１，１５−２
等が設けられるが、本実施例においては残像制御電極１
８と前記Ｓ］０２膜９の間に例えばシリコン窒化膜１９
を設けている。そしてこのシリコン窒化膜１９下のＳｉ
Ｏ．膜９とｎ＋層８界面又はその近傍に多くの界面準位
２０を形成せしめておく。（図中×印で示す。）これに
より残像制御電極１８の面積を第１図、第３図において
必要とされる残像制御電極１２の面積より小さくするこ
とが可能となる。従つて感光部において光吸収のある多
結晶シリコン電極で被覆していない面積を広くでき、感
度向上を図ることができる。ここで例えば前記シリコン
窒化膜１９上からイオンを注入せしめ、このシリコン窒
化膜１９下のＳ］０２膜９中の酸素（０）をＳｉ基板６
中に打ち込むことによつてこのＳｉＯ２膜９とｎ＋層８
界面に多くの界面準位２０を形成せしめることができる
。この界面準位の密度は打ち込むイオン量、エネルギに
より制御することが可能である。又、このようなイオン
注入を行なわなくとも、通常このようにシリコン窒化膜
１９を設けた場合、このシリコン窒化膜１９下の界面準
位はその他の領域の界面準位密度より大きい。これは通
常の製造工程ではこの工程の最終工程付近でＳｌＯ２膜
９とＳ１基板６界面準位密度を下げるため例えば水素（
ｌ｛２）アニールを行なう。この場合水素のシリコン窒
化膜１９中の拡散係数がＳｉＯ２膜９中と比べて非常に
小さいためシリコン窒化膜１９下の界面準位密度を高く
できる。前述の実施例は残像制御電極１２，１８がＣＣ
Ｄ転送電極１０、転送ゲート電極１１と別々に設けられ
ている例であるが、第５図は残像制御電極１２，１８を
ＣＣＤ転送電極１０と共通にせ”しめる例を示したもの
である。

本図は、一感光セルをＳｉ基板６の上よりながめた図で
ある。図中斜線部と黒部は前記感光部のｎ＋層８に対応
し、斜線部２１は前記酎層８において前記残像制御電極
１２，１８と重なつていないｎ＋層８に対応し・て第１
の耐層領域である。そして黒部２３は図中実線で示され
たＣＣＤ転送電極の第１の電極２２と前記耐層８が重な
つている第２の酎層領域である。点線で区切つている部
分２４はＣＣＤ転送部で）ある。

そして一点鎖線で区切られている部分２５は第２のＣＣ
Ｄ転送電極を示し、そして実線部分２２は前述の第１の
ＣＣＤ転送電極である。この第１の転送電極２２及び第
２の転送電極２５はＣＣＤ転送部２４における信号電荷
の転送方向Ｙに対して垂直方向にそして前記第１の耐層
２１の両側に沿つて設けられ、ＣＣＤ周辺において各感
光セルのそれぞれと接続されている。そして、前記第１
の転送電極２２はその一部が第２のｎ＋層２３と重なつ
ており、残像制御電極の役割を兼ねている。このような
ＣＣＤにおいて前記第１の転送電極２２と第２の転送電
極２５に印加する電圧を独立に制御できるようにしてお
く。そしてＣＣＤ転送部２４における信号電荷の転送は
例えば−８Ｖから２Ｖまでの電圧変化を有したクロツク
パルスにより行なうようにしておく。しかして２Ｖの電
圧においては前記第２のｎ＋層領域２３は第１図ｃで説
明した低レベル電圧しに相応している。次に第１のｎ＋
層２１に蓄積された信号電荷を前記第２の転送電極２５
に例えば１０を印加して転送ゲート部２６を介してＣＣ
Ｄ転送部２４に移つす。この時、第２のｎ＋層２３と重
なつている第１の転送電極２２を低レベル電圧Ｖしに相
当する電圧に保持せしめると残像は発生しない。一方、
この期間第１図ｃにおいて説明したごとき信号電荷の一
部がＳｉＯ２膜９と酎層８界面に蓄積する条件である高
レベル電圧８を第１の転送電極２２に印加すると残像を
発生させることができる。第６図はＣＣＤと同じ固体撮
像装置であるＭＯＳ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃ
ＯｎｄｕｃｔＯｒ）型に本発明を適用した実施例を説明
するための図である。

本図はＭＯＳ型センサの一感光セルの断面構造を示して
いる。例えばＰ型Ｓ１基板２７表面にＭＯＳ電界効果ト
ランジスタが形成されており、ソースである第１の耐層
２８が感光部になつており、このＰＮ接合に信号電荷が
蓄積される。

一方ドレインである第２の酎層２９は２次元センサでは
垂直出力線の役割を行ないゲート電極３０に高レベル電
圧を印．加することにより前記第１の酎層２８に蓄積さ
れている信号電荷を第２のｎ＋層２９より読出す。この
ＭＯＳ型センサは第３図の実施例の説明に用いたＣＣＤ
と基本的動作原理は同じであり、ＣＣＤではＭＯＳ型セ
ンサにおける第２のｎ＋層２９がＣＣＤ部ｎ層７に相当
する。これらは共に信号電荷を読出すためのものである
。このようなＭＯＳ型センサではＰ型Ｓｉ基板２７上に
ゲートＳｉＯ２膜３１があり、このＳｉＯ２膜３１上に
前記ゲート電極３０が設けられるが、本発明によれば、
前記第１のｎ＋層２８の一部に重なる如く前記ＳｉＯ２
膜３１上に残像制御電極３２が設けられる。

そしてＣＣＤと同様にＣＶＤ−ＳｉＯ２膜３３とこのＣ
ＶＤ−ＳｉＯ２膜３３上に前記第２のｎ＋層２９とゲー
ト電極３０を光シールドするためのに電極３４が設けら
れる。このようなＭＯＳ型センサにおいても前記残像制
御電極３２に印加する電圧を制御することによつてＣＣ
Ｄと同様に残像ｉを制御することができる。以上述べた
ように本発明の残像制御の基本的な考え方は、信号電荷
を蓄積する領域に隣接して残像を制御するための領域を
設け、この残像制御領域に設けた制御電極に印加する電
圧によつて、残像制御領域に信号電荷をトラツプせしめ
るエネルギー準位を有したトラツプ領域を形成し、この
トラツプ領域に前記信号電荷の一部をトラツプさせるよ
うにしたところにある。

このようにして残像を任意に制御できることは゛固体撮
像装置の画質の一層の向上を達成させる。

前述の本発明の説明はＣＣＤ．！１．ＭＯＳ型センサに
ついて行なつたが、他の固体撮像装置であるＢＢＤ（Ｂ
ｕｃｋｅｔＢｒｉｇａｄｅＤｅｖｉｃｅ），ＣＩＤ（Ｃ
ｈａｒｇｅＩｎｊｅｃｔｉＯｎＤｅｖｉｃｅ），そして
ライン●アドレス型のＲｅｓｉｓｔｉｖｅＧａｔｅＣＣ
Ｄ（Ｈ．Ｈｅｙｒｌｓｅｔａｌ．：ＩＥＥＥＴｒａｎｓ
．，ＶＯｌ．ＥＤ−２５，陽．． ２，ｐｐ．１３５−
１３９，１９Ｂ参照）等にも本発明が適用できる。又本
発明は２次元センサのみだけでなく、１次元センサにも
適用できることは言うまでもない。

そして本発明の説明はＰ型Ｓ１基板を用いた場合につい
て行なつたが、ｎ型Ｓｉ基板そして他の半導体基板につ
いても本発明が適用できる。なお、第１図、第３図、第
４図、第６図におけるＰ型Ｓｉ基板６，２７、ＳｉＯ２
膜９，３１、ｎ＋層８，２８，２９、ｎ層７、ＣＶＤ−
ＳｉＯ２層１３，３３、多結晶シリコン電極１０，１１
，１２，３０Ａ１電極１５−１，１５−２，３４等の材
料層はこれに限られることはなく同様の性質を有した他
の材料層でもよいことは言うまでもない。

さらに第１図、第３図、第４図、第６図はブルージンク
防止のためのオーバ●フロードレインがない場合につい
て示したが、オーバ・フロードレインを有していても何
ら本発明の提供する効果を損なうことはない。

【図面の簡単な説明】

第１図ａは本発明の一実施例の平面図、同図ｂはその断
面図、同図ｃ及び第２図は本発明の動作原理を説明する
ための電位分布の様子を示す図、第３図、第４図は本発
明の他の実施例の断面図、第５図は本発明の他の実施例
の平面図、第６図は本発明の更に他の実施例の断面図で
ある。 １・・・感光部、２・・・ＣＣＤ部、３・・・転送ゲー
ト部、４・・・チヤンネルストツパ部、５・・・残像制
御電極部、６，２７・・・Ｐ型Ｓｉ基板、８，２１，２
３，２８，２９・・・ｎ＋層、１２，１８，２２，３２
・・・残像制御電極、１３，３３・・・ＣＶＤ−ＳｌＯ
．膜、１０，２２，２５・・ＣＣＤ転送電極、７・・・
ＣＣＤ転送チヤネルｎ層、１５−１，１５−２，３４・
・・光シールド用Ａ１電極、２０・・・界面準位、１９
・・・シリコン窒化膜、１１・・・転送チヤネル電極、
３０・・・ゲート電極。

Claims (1)

【特許請求の範囲】
1. １ 半導体基板上に形成した固体撮像装置の感光部に隣
   接して該感光部に蓄積している信号電荷の一部を蓄積し
   得る蓄積領域を設け、該蓄積領域に設けられた電極に印
   加する電圧により前記蓄積領域に蓄積する前記信号電荷
   量を制御せしめるとともに前記蓄積領域に蓄積せしめた
   信号電荷の少なくとも一部を前記蓄積領域にある前記信
   号電荷を補獲し固定するエネルギー準位を有した領域に
   注入せしめ、かつその注入量を前記蓄積領域に設けられ
   た前記電極に印加する電圧により制御することを特徴と
   する固体撮像装置。