JPS604620B2 - 半導体インバ−タ回路 - Google Patents

Description

【発明の詳細な説明】 この発明は半導体集積回路に適したィンバータ回路、特
に低レベル出力の温度特性が優れた半導体ィンバータ回
路に関する。

一般にインバータ出力回路は、いわゆるオープンコレク
タの場合でも、導通しベル即ち出力トランジスタが導通
した時のその出力トランジスタのコレクタ及びェミッタ
（接地）間の電位差Ｖｏしがある一定の値（通常０．４
〜０．５Ｖ）以下である事が、一般のトランジスタトラ
ンジスタロジック（ＴＴＬ）ないいまダイオードトラン
ジスタロジック（ＤＴＬ）の出力として使うためには必
要である。

このような要素を解決する一方策として従来では、ィン
バータ出力回路を含む集積回路全体に金拡散を行ない、
出力トランジスタ導適時にはベースオーバードライブに
より出力を完全に飽和させていた。しかし金拡散を行な
うと他の諸特性及び製造時の諸特性の制御性（ｃｏｎｔ
ｒｏｌｌａｂｉｌｉｔｙ）が多少劣化することが知られ
ており、しかもこのことは集積回路におけるプロセスの
高度化につれて益々顕著である。そこでこの金拡散をす
ることなく、したがってィンバータを完全飽和させず、
しかも所定の導通しベルＶｏＬを得る方法が種々提案さ
れている。

これらの多くは第１図に示す概念のなかに入る。即ち出
力トランジスタＱ，のェミッタが接地され、ベースが抵
抗器Ｒ，，Ｒ２の接続点ａに接続され、コレクタがトラ
ンジスタＱ２のェミッタに接続されると共にこれより出
力端子１が導出される。トランジスタＱ２のコレクタは
駆動回路２に帰還接続され、ベースも駆動回路２の駆動
端子に接続される。駆動回路２には入力端子３から入力
信号が供給される。ィンバータ出力トランジスタＱ，は
駆動回路２により、抵抗器Ｒ２を通じ導通しベルへ駆動
されるが、抵抗器Ｒ，，Ｒ２の比を適当に選ぶことによ
り、トランジスタＱ２は駆動回路へ帰還を行ない、トラ
ンジスタＱ，が完全飽和しないように出力レベルを所定
の値以下にクランプする。そのもっとも簡単な回路が第
２図Ａに示されており、帰還路は駆動回路２の駆動点ｂ
自身である。よつてトランジスタＱ２はコレクタがベー
スに接続されたダイオード動作になり、トランジスタＱ
，が飽和しようとするとトランジスタＱ２のコレクタ電
流が増加する。これはベースークランプとして周知であ
る。トランジスタＱ２のコレクタを駆動回路内の他の種
々の点へ帰還接続した具体例を第２図Ｂ、第２図Ｃに示
す。これらにおいて点線内が上記の駆動回路２である。
これらの回路構成は簡単なのでよく使用されるが次の欠
点がある。すなわち、今出力端子１のクランプされたレ
ベルをＶｏＬ、トランジスタＱ，のベース・エミツタ間
電位をＶＢＥ，、抵抗器Ｒ，，Ｒ２の各抵抗値をＲ，，
Ｒ２とすると、ａ点の電位はＶＢＥＩであり、これを抵
抗器Ｒ，の抵抗値Ｒ，で割った電流値が抵抗器Ｒ２に流
れ、その電流によってｂ点の電位はＲ三寿三ＸＶＢＥ・
となり、出力端子１の電位ＶＯＬはｂ点電位からトラン
ジスタＱ２のＶＢＥ２を引いた値となる。Ｖ肌：ＶＢＥ
２とすればＶＯＬ＝受×Ｖ脚となる。従ってＶ。ＬはＶ
ＢＥ，に比例し、負の温度係数を有することになる。よ
って、回路の動作温度が上昇するとＶ。Ｌは減少し、飽
和しやすいという欠点があった。本発明の目的はこの出
力トランジスタの導通しベルＶ。

Ｌの温度係数をなくし、即ち略零にして広い動作温度範
囲にわたって飽和しない、従って高速動作に適する半導
体ィンバータ回路を提供するにある。本発明の他の目的
はＶｏＬの所定の最大規格値と、飽和しないための最少
限界値との間の許容範囲を拡げて製造上の余裕を大とし
、もって製造しやすい半導体ィンバータ回路を提供する
にある。

本発明においては出力トランジスタのベースに正温度係
数で電流が変化する電流源を接続する。このような電流
源は次のようにして得られる。即ちダイオードもしくは
トランジスタの順方向電位降下ＶＦ（ＶＢ８と通称）は
負の温度係数を有するが、その係数の絶対値は厳密には
ＶＦの値により異なり、ＶＦが大きい程小さい。したが
って、ＶＦ（ＶＢは）を有する２つの素子を使用し、こ
れらが同一温度で夫々相異なるＶＦとなるようにする。
すなわち、駆動回路から第１の抵抗を介して駆動信号が
ベースに与えられる出力後トランジスタのベース−ェミ
ッタ間に並列にトランジスタと第２の抵抗との直列回路
を設ける。さらに、このトランジスタのベースと接地間
にダイオード動作を行なう素子を接続する。このダイオ
ード動作を行なう素子には前記出力段トランジスタの導
通・非導通を制御する電流に対応する電流が第４の抵抗
を介して供給される。かかる構成によれば、出力段トラ
ンジスタのベースを駆動する第１の抵抗を流れる電流は
正の温度係数を有することになるおで、出力電圧ＶｏＬ
の温度変動を防止できる。従来の回路（第１図）におい
てＶｏＬが負の温度係数を持つのは、抵抗器Ｒ２に流れ
る電流が抵抗器Ｒ２に流れる電流に等しく、したがって
トランジスタＱ，のＶＢ８に応じて負の温度係数をもつ
から、この発明では新たに正に温度係数を有する電流値
の電流源が抵抗器Ｒ，と並列に接続され、抵抗器Ｒ２を
流れる合計電流の温度係数が零とされ、Ｖ。Ｌの温度係
数が補償される。第３図は本発明ィンバ−夕回路の概念
図であり、抵抗器Ｒ，を流れる電流値１，が負の温度係
数を持つのに対しａ点に新たに電流値１２の電流源４を
接続する。

この電流源４に正の温度係数を持たせる。抵抗器Ｒ２を
流れる電流は１，十１２となり、この値は温度変化に拘
らず一定であってｂ点の電位は一定となり、したがって
出力レベルＶｏＬは温度係数０となる。もちろん１，及
び１２の比により任意の温度係数を持たせる事もできる
。ただし、ここで留意すべきは、電流源４をィンバータ
回路と全く独立に構成できないことである。すなわち、
ィンバータ回路が非導通となっている時には電流源４か
らａ点を見たインピーダンスは高くなっているので、電
流源４も非導通になるようにしないと、電流源４自身が
飽和してしまう。温度係数正の電流源４の具体的構成を
示した実施例を第４図に示す。

ａ点をトランジスタＱ及び抵抗器Ｒ３の直列回路とダイ
オードＤ，及び抵抗器Ｒ４の直列回路とを含む電流源４
を通じて接地する。このようにして前記異なるＶＦの二
つの素子としてトランジスタＱ３とダイオードＤ，とを
利用する。この構成においてダイオードＤ，のＶＦがト
ランジスタＱのＶＢＥより大きい。従って温度が上昇す
るとダイオードＤ，のＶＦが小となる割合がトランジス
タＶＢ８が小さくなる割合よりも小さ〈、抵抗器Ｒ３を
流れる電流は正の温度係数を持つことになる。即ちダイ
オードＤ，のＶｐをＶＦｏ、トランジスタＱ３のＶＦを
ＶＦ３、半導体のギャップェネルギ電位差をＶＧ（約１
．２Ｖ）とすると、ＶＦｏ，ＶＦ３ の温度係数は各々
略下のようにあらわされる。△ＶＦ。

／△Ｔ＝（ＶＦ。一Ｖｃ）／Ｔ温度Ｔは絶対温度（ｏＫ
）） △ＶＦ３／△Ｔ；（ＶＦ３−ＶＧ）／Ｔ 従って抵抗器Ｒ．，Ｒ３にそれぞれ流れる電流１，，１
２の各温度係数は△１，／△Ｔ＝△（ＶＦ，／Ｒ，／△
Ｔ＝（ＶＦ，一ＶＧ）／Ｒ，Ｔ／＜０ △１２／△Ｔ＝△（ＶＦ，一ＶＦ。

）ノＲ３／△Ｔ＝（ＶＦ，一ＶＦ。）／Ｒ３Ｔ＞０とな
る。

よってダイオードＤ，のデイメンジヨンや抵抗器Ｒ３の
抵抗値を適当に選定するならば、上記１，の負の温度係
数△１，／△Ｔを１２の正の温度係数により打消して、
抵抗器Ｒ２の電位降下Ｖ２の温度係数△Ｒ２（１，十１
２）／△Ｔを零にすることができる。トランジスタＱ，
とＱ２のＶＦを略同一にとれば出力低レベルはＶ２に等
しいから、これで出力レベルの温度変動が零になり目的
が達せられる。さらにトランジスタＱ，が非導通の時（
この時、出力端子１が高レベルになる）にはダイオード
Ｄ，のァノード側の電位が低くなり電流源４の動作は停
止される。さらにこの実施例によれば、定電流源４はト
ランジスタＱ３、ダイオードＤ，と抵抗器Ｒ３，Ｒ４か
ら構成され、定電流源４の電流値１２はトランジスタＱ
，のＶＦ，に無関係にトランジスタＱ３のＶＦ（ＶＦ３
）とダイオードＤ，のＶＦ（ＶＦｏ）との差により決
められる。

従って抵抗器Ｒ２の電位降下、つまり出力低レベルの温
度係数を出力の負荷電流によるＶＦ，の変動にあまり関
係なく零にできる。ダイオード○，の電流は出力トラン
ジスタＱ，が非導通の時にはほとんど流れないようにす
るためｂ点から抵抗器Ｒ４を通じて供給される。このダ
イオードＤ，の電流の供給源は上記のように出力トラン
ジスタの導通に応じてその電流値が制御されるものであ
ればｂ点に限られない。第５図は駆動回路２の駆動トラ
ンジスタＱのベースの電位を利用してダイオードＤ，へ
電流を供給するようにした場合である。

ｃ点とダイオードＤ，との間にトランジスタＱ４を介在
させたのは、トランジスタＱ，が非導通になった時トラ
ンジスタＱも非導通となり、ダイオードＤ，に電流が流
れないようにするためである。この回路においてｂ点か
らダイオードＤ，に電流を供給する場合よりも、ダイオ
ード○，の電流が更に安定する。Ｄ２，Ｄ３はトランジ
スタＱ５の飽和防止用である。第４図及び第５図の電流
源４は定電流源となつている。本発明インバータ回路に
よれば出力トランジスタの導通しベルの温度係数が本質
的にゼロとすることができ、しかも金拡散やショトキイ
ダィオード等のプロセスを要しないので、高速高性能の
集積回路に好適であり、種々のセンス増幅器や半導体メ
モリの出力回路として適している。

【図面の簡単な説明】

第１図は従来の半導体ィンバータ回路を示す接続図、第
２図は駆動回路を具体化した従来のィンバータ回路の各
種接続図、第３図は本発明半導体ィンバータ回路の概念
図、第４図は本発明の半導体ィンバータ回路の具体的実
施例を示す回路接続図、第５図は本発明ィンバータ回路
の他の実施例を示す接続図である。 Ｑ，：第１トランジスタ、Ｑ２：第２トランジスタ、Ｒ
，：第１抵抗器、Ｒ２：第２抵抗器、４：電流源。 発／図 第３図 第２図 界子爵 弟Ｊ図

Claims (1)

【特許請求の範囲】
1. １ 駆動回路に接続された第１のトランジスタと第２の
   トランジスタとの直列接続点から出力を取り出し、前記
   第２のトランジスタの入力を前記駆動回路に接続された
   第１の抵抗および第２の抵抗の直列接続点の電位で駆動
   する半導体インバータ回路において、前記第２のトラン
   ジスタの入力端と基準電位との間に第３のトランジスタ
   と第３の抵抗との直列回路を設け、前記第３のトランジ
   スタの入力端と基準電位との間にダイオード動作を行な
   う素子を接続し、該ダイオード動作を行なう素子に対し
   て前記第２のトランジスタのオン・オフに応じて電流値
   が制御される電流を第４の抵抗を介して供給するように
   したことを特徴とする半導体インバータ回路。