JPS6046463B2

JPS6046463B2 - 待合せ制御方式

Info

Publication number: JPS6046463B2
Application number: JP55153197A
Authority: JP
Inventors: 光男鈴木
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1980-10-31
Filing date: 1980-10-31
Publication date: 1985-10-16
Also published as: JPS5776625A

Description

【発明の詳細な説明】本発明は中央制御装置における入出力機器制御命令の待
合せ制御方式に関する。

本発明を説明するに当り、その概略のシステム構成図を
第１図に示す。

第１図において、中央制御装置１００と各端末装置１１
０、１１１〜１１ｎとの間はアドレスバスＡ０〜Ａ７、
入力機器制御バスＩＮ）出力機器制御バスＯＵＴ）デー
タバスＤ０〜Ｄ７を介して各々バス接続されている。中
央制御装置１００が入出力機器制御命令を実行すると、
アドレスバスＡ０〜Ａ７を介してアドレス情報が送信さ
れると、端末機器のうちでそのアドレスバスＡ０〜Ａ７
と端末機器アhャ激X（番号）とが一致した端末機器１１
０のみが制御される。従来、この種の待合せ制御方式と
して第２図に示す方式がある。第２図において、中央制
御装置２００が有する中央処理装置２１０が入力機器制
御命令を実行すると、ＩＮ端子がロウレベル、出力機器
制御命令を実行するとＯＵＴ端子がロウレ・ベルとなり
、該２端子を各々の入力とするアンドゲート２５０の出
力は、入出力機器制御命令を実行すると何れかの入力が
ロウレベルとなることからその出力はハイレベルからロ
ウレベルヘと変化する。この立下り（ハイレベルからロ
ウレベルヘの変化）を検出するインバータ２０４、低抗
２０５、コンデンサ２０６及びノアゲート２０３を有す
る微分回路により、待合せ制御カウンタ２０２にクリア
信号を送出し、待合せ制御カウンタ２０２の出力Ｄをハ
イレベルからロウレベルへ変化させる。待合せ制御カウ
ンタ２０２の出力Ｄは、中央処理装置２１０の待合せ制
御端子ＲＤＹに接続され、該カウンタ２０２の出力Ｄが
ハイレベルとなり、中央処理装置２１０への待合せ要求
信号を解除する。待合せ制御カウンタ２０２のＣＰ端子
には、中央処理装置２１０の基本クロック端子ＣＬＫと
オアゲート２０１を介して接続され、基本クロックによ
り計数加算を行つて、待合せ制御カウンタ２０２の出力
Ｄがハイレベルとなると、オアゲート２０１の出力はハ
イレベルのままとなり、基本クロックが到来していても
、これ以上計数加算しない。換言すれば、待合せ制御カ
ウンタ２０２の出力端子Ｄがロウレベルとなつてからロ
ウレベルとなる迄の時間が、中央処理装置２１０の待合
せ時間となることに他ならない。

ここで、中央処理装置２１０が端末機器に入出力機器制
御命令を実行した場合に、安定した制御を実行できるた
めの待合せ時間を設けるためには、各端末機器内の集積
回路等の遅延時間及び中央処理装置２１０と端末機器と
の間の距離に関する伝搬遅延時間等を考慮して、最大遅
延時間により待合せ時間を設定する必要があり、待合せ
制御カウンタ２０２の計数加算値を設定する。ここで、
従来技術の欠点としては、前記のごとく中央制御装置２
００と端末機器間の距離が短かく各信号の伝搬遅延時間
が小さく、また端末機器内の集積回路等による遅延時間
が小さい場合にも、システム全体で最も遅延時間を要す
る待合せ時間で待合せ制御カウンタ２０２の待合せ時間
値を設定してあるために、自動的に最大の待合せ時間を
経過しなければ、中央処理装置２１０は次の処理を実行
することができない。

すなわち、中央処理装置２１０が、小さい待合せ時間で
充分である端末機器に対して、入出力機器制御命令を実
行した場合に無効（ロス）時間が大となる欠点があり、
中央処理装置２１０における処理時間に大きな影響を及
ほし、処理能力の低下に大きく起因しているという欠点
があつた。

また、端末機器が障害等によつて、中央制御装置２００
の制御バスから除かれている場合にも、中央制御装置２
００は該端末機器が存在していないにもかかわらず、該
端末機器に対して入出力機器制御命令を実行してしまう
という欠点があつた。本発明の目的はこれらの欠点をな
くし、中央制御装置と各端末機器との間の遅延時間を各
端末機器毎に検出可能な手段を設け、端末機器毎の遅延
時間のみを待合せ時間として無効となる時間を極力小さ
くすることになり、中央制御装置の処理能力を向上させ
ると同時に、端末機器のうちで中央制御装置の制御下に
ない端末機器をあらかじめ検出して、該端末機器に対し
て無効となる入出力機器制御命令を実行させないことに
より、正確でよりきめ細から入出力制御を実行させるこ
とを考慮した待合せ制御方式を供給することにある。

この目的を達成するため本発明の待合せ制御方式は後述
の本発明の実施例においては、中央制御装置がその制御
下にある複数の端末機器のうち選択された端末機器にの
み入出力機器制御命令を実行するシステムにあつて、上
記中央制御装置から制御される入出力機器制御命令の後
にデータ取込及びデータ取出を行う迄の待合せ時間を制
御する待合せ制御方式において、上記中央制御装置に設
けられた中央処理装置が入出力機器制御命令を実行中で
ない間に計数加算され端末機器アドレスを送出する手段
と、前記端末機器アドレスと一致する端末機器からの応
答信号が返信される迄の時間値を計数加算し記憶する手
段とによつて、端末機器に対して入出力機器制御命令を
実行する毎に前記端末機器毎の待合せ時間値を計数加算
し記憶する手段から待合せ時間値を読出し計数減算し待
合せ時間を決定する手段と、前記手段に記憶された時間
値があらかじめ定められた一定時間値を越えた端末機器
に対しては上記入出力機器制御命令を実行しない手段と
を併せ備える構成とする。本発明の特徴は、中央処理装
置の制御信号バスとは無関係に、待合せ制御時間検出用
のバスを設け、該バスは中央処理装置が入出力機器制御
命令を実行していない間（すなわち（メモリ制御命令を
実行している間）に計数加算されるカウンタの値によつ
て出力され、カウンタの値と一致する端末機器アドレス
を有する端末機器が応答する迄の時間を中央制御装置内
のメモリに記憶しておき、中央処理装置が端末機器に対
して入出力機器制御命令実行時に前記メモリの内容に相
当する時間値を待合せ時間値とするようにし、中央制御
装置と端末機器との間のデータ転送遅延時間を検出する
ことにより、各端末機器毎に必要な遅延時間のみを待合
せ時間とするようにし、中央制御装置の無効時間を減ら
し処理能力が低下しないようにし、さらに前記メモリを
読出すことにより、中央制御装置のバスから切離されて
いる端末機器を検出して再び端末機器がバスに接続され
る迄の間、中央処理装置は該端末機器に対して入出力機
器制御命令を実行して無効処理を行わないようにしても
中央処理装置の処理能力を向上させるように構成する。
次に本発明の実施例を第３図及び第４図を用いて説明す
る。

第３図は本発明の実施例のシステム構成図で、３００は
中央制御装置、３１０，３１１・・・・・・３１ｎは端
末機器である。

第３図において、中央制御装置３００は、端末機器３１
０，３１１・・・・・・，３１ｎとの間を端末機器アド
レス生成バスＴＡＯ〜ＴＡ７及び端末機器アドレスー致
応答バスＡＮＳを介して各々バス接続される。中央制御
装置３００が、その内部処理により端末機器アドレスに
一致する機器アドレスをＴＡＯ〜ＴＡ７のバス上に出力
すると、該アドレスに一致した端末機器のみが中央制御
装置３００に対して、前記端末機器アドレスー致応答バ
スＡＮＳを介して、応答情報を出力するようにし、入力
機器制御命令はＩＮ，出力機器制御命令は０ＵＴ、アド
レスＡＯ〜Ａ７、データＤＯ〜Ｄ７その各々のバスを介
して、各端末機器３１０〜３１ｎを制御するように構成
される。次に第４図により本発明の詳細な説明を行う。

第４図において、第３図における中央制御装置３００、
端末機器３１０に対応するものは、４００の中央制御装
置及び４１０の端末機器である。中央処理装置４００を
有する中央処理装置４２０が入出力機器制御命令を実行
していない場合、すなわちメモリ制御命令を実行してい
る場合には中央処理装置４２０のＭＥＭＲ（メモリ読出
し命令）ＭＥＭＷ（メモリ書き込み命令）の何れかの出
力はハイレベルとなることにより、オアゲート４３６の
出力もまたハイレベルとなり、アンドゲートの一方の入
力もまたハイレベルとなる。ここで、メモリ制御命令の
うちでアドレスの上位のＡ８〜Ａｌ５が全てハイレベル
以外の場合には、ナンドゲート４３８の出力はハイレベ
ルとなり、前記アンドゲート４３７のもう一方の入力も
またハイレベルとなり、出力もまたハイレベルとなる。
次に、各命令の区切毎に出力される（換言すれば各命令
の最初に出力される）ハイレベルのＳＴＳＴＢ信号とア
ンドゲート４３７の出力とを入力とするナンドゲート４
２１の出力はロウレベルとなり、フリップフロップ４２
２の出力０をハイレベルからロウレベルへと変化させる
。このハイレベルからロウレベルへの変化を入力とする
次段の端末機器アドレス生成用カウンタ４２３は計数加
算されることになる。端末機器アドレス生成用カウンタ
４２３の出力は、バツフアゲート４２４を介して中央制
御装置４００の出力端子ＴＡＯ〜ＴＡ７から端末機器ア
ドレス生成バス４２５を構成する。次に、前記端末機器
アドレス生成バス４２５上に端末機器４１０の有する機
器アドレスと一致したアドレスが出力された場合に、端
末機器４１０は端末機器アドレスー致応答バス４２６上
にロウレベルを出力することにより、中央制御装置４０
０はＡＮＳ端子を介して、レシーバゲート４２７に入力
されるところのレシーバゲート４２７の出力は、アンド
ゲート４２８の一方に入力され、該出力がロウレベルと
なることにより、待合せ時間ノ計数加算用カウンタ４２
９の計数加算値を待合せ時間一時蓄積レジスタ４３０に
蓄積する。

待合せ時間計数加算用カウンタ４２９のＣＬ端子は、前
記フリップフロップ４２２の出力０と接続されており、
該フリップフロップ４２２の出力０がハイ７レベルから
ロウレベルに変化すると、待合せ時間計数加算用カウン
タ４２９のＣＬ端子もまたロウレベルとなり、中央処理
装置４２０から到来する基本クロックに同期して計数加
算を開始する。次に、フリップフロップ４２２の出力０
がハイフレベルからロウレベルに変化することにより、
端末機器アドレス生成用カウンタ４２３を計数加算する
と同時に、待合せ時間計数加算用カウンタ４２９もまた
中央処理装置４２０の基本クロックに同期して計数加算
することになり、本計数加算値は端末機器４１０から端
末機器アドレスー致応答バス４２６上に、ロウレベルで
ある応答信号が到来することにより、待合せ時間一時蓄
積レジスタ４３０に蓄積されることに他ならない。レジ
スタ４３０に蓄積された待合せ計数加算値は、端末機器
アドレス生成カウンタ４２３の出力を一方の入力とし、
他の入力が中央処理装置４２０のデータバスＤＯ〜Ｄ７
と接続されたセレクタ４３１の出力をアドレスとするラ
ンダムアクセスメモリ４３２に、待合せ処理回路４３３
の制御により書込まれる。

ここで、待合せ処理回路４３３は、待合せ時間一時蓄積
レジスタ４３０に蓄積されたことを、アンドゲート４２
８の出力と接続されたＬＤ入力により検出して、中央処
理装置４２０が入出力機器制御命令を実行していない場
合に、ＭＲＥＯ端子がハイレベルとなる間にセレクタ４
３１を介して端末機器アドレス生成カウンタ４２３の出
力をランダムアクセスメモリ４３２のアドレス入力とし
て、待合せ時間一時蓄積レジスタ４３０の出力をデータ
取出入力として書込制御を実行する。

このことにより、ランダムアクセスメモリ４３２の端末
機器毎の待合せ時間が記憶される。ランダムアクセスメ
モリ４３２への書込み処理の終了で待合せ処理回路４３
３は、Ｓ端子からロウレベルを出力することにより、フ
リップフロップ４２２の出力０をハイレベルとするが、
この時にフリップフロップ４２２のもう一方の入力端Ｒ
にナンドゲート４２１からロウレベルが倒来しても該フ
リップフロップ４２２の出力０はハイレベールのままと
なる性質を有しており誤動作防止を行つている。

ここで、フリップフロップ４２２の出力０がハイレベル
となることにより、前記バツフアゲート４２４の出力を
ハイインピーダンスとすることに．よつて、端末機器ア
ドレス生成バス４２５は全てハイレベルとなる。

全てのビットがハイレベルとなる端末機器アドレスは存
在しないように構成しておくことから、何れの端末機器
も端末機器アドレスー致応答バス・４２６上にロウレベ
ルを送出せず、ハイレベルとなる。

この端末機器アドレスー致応答バス４２６がハイレベル
となることを、中央制御装置４００のＡＮＳ端子を介し
て、レシーバゲート４２７、アンドゲート４２８と伝達
し、待合せ処理回路４３３のＤＬ端子迄伝達される。待
合せ処理回路４３３は、ＬＤ端子がロウレベルからハイ
レベルに変化したことにより、Ｓ端子のロウレベル出力
をハイレベルと変化させる。

次いで、中央処理装置４２０が入出力機器制御命令を実
行しない場合で、さらに命令の最初であれば、ＭＥＭＲ
端子またはＭＱｒ！４ｗ端子及びＳＴＳＴＢ端子がハイ
レベルとなり、ナンドゲート）４２の出力をロウレベル
とし、本説明の最初で述べた内容へと続くことになり、
ランダムアクセスメモリの内容は、全ての端末機器に対
する待合せ時間を記憶する。次に、中央処理装置４２０
が入出力機器制御命・令を実行すると、ＭＥＭＲ信号、
ＭＥＭＷ信号ともロウレベルであり、オアゲート４３６
の出力及びアンドゲート４３７の出力もまたロウレベル
となり、セレクタ３１のゲートもロウレベルとなり、そ
の出力は中央処理装置４２０のＡＯ〜Ａ７が選゛択され
る。

中央処理装置４２０のＡＯ〜Ａ７出力は、前記ランダム
アクセスメモリ４３２のアドレスとなると同時に、ＡＯ
Ｂ−ＡＯ７Ｂのバスを介して、端末機器に入出力機器制
御命令と実行する端末機器アドレスを供給する。

ランダムアクセスメモリ４３２のアドレスに対応する端
末機器待合せ時間値がランダムアクセスメモリ４３２の
ＤＯＯ〜ＤＯ７端子から出力される。

この値を中央処理装置４２０の出力機器制御命令実行信
号１０Ｗまたは入力機器制御命令実行信号１０Ｒの何れ
かが実行されたときに、ロウレベルとなるアンドゲート
４３５の出力に接続された計数加算（カウントダウン）
カウンタ４３４のＬＤ端子により、同計数減算カウンタ
４３４内に入力させる。計数加算カウンタ４３４は、中
央処理装置４２０のＣＬＫ端子から到来する基本クロッ
クに同期して計数減算される。

中央処理装置４２０は、計数減算カウンタ４３４のボロ
ウ（繰り下げ）端子ＢＲとインバータ４３６を介して接
続されていることにより、計数減算カウンタ４３４が計
数減算を開始してポロウ（繰り下げ）端子ＢＲより、ロ
ウレベルの繰下げ信号を送出する迄中央処理装置４２０
の待合せ制御端子ＲＤＹをロウレベルとして、中央制御
装置４２０を待合せ状態とする。

次に、計数減算カウンタ４３４が計数減算を実行して、
ポロウ（繰り下げ）端子ＢＲよりロウレベルを出力する
と、インバータ４３６の出力はハイレベルとなり、中央
制御装置４２０の待合せ制御端子ＲＤＹもハイレベルと
なり、待合せ状態から命令実行状態へと処理が進行して
、端末機器に対して入出力命令を実行することができる
。

このことは、中央処理装置４２０が入出力命令を実行し
ていない間に、各端末機器への入出力命令アドレスと一
致する各端末機器アドレス対応に中央制御装置からの入
出力機器制御命令を安定して実行可能な待合せ時間を記
憶するランダムアクセスメモリ４３２を設け、入出力命
令実行時には該メモリ４３２の待合せ値に応じた待合せ
時間を設けるようにする。次に、端末機器が存在しない
アドレスが、前記端末機器アドレス生成バス４２５上に
出力されて来た場合には、何れの端末機器からも、端末
機器アドレスー致応答バス４２６上にはロウレベルを出
力して来ない。

従つて待合せ時間計数加算用カウンタ４２９は、繰上げ
（キャリー）端子ＣＲよりロウレベルの繰上げ信号が出
力されることによつてのみ、前記待合せ時間計数加算用
カウンタ４２９の値（全てのビットがハイレベル）が待
合せ時間一時蓄積レジスタ４３０に蓄積される。待合せ
処理回路４３３は、待合せ時間計数加算用カウンタ４２
９から繰上げ（キャリー）信号を、ＡＬＭ端子により受
信して、待合せ時間一時蓄積レジスタ４３０の内容をラ
ンダムアクセスメモリ４３２内に書込む。このことによ
り、ある端末機器が障害等により各種バスから切離され
た場合において、その待合せ時間はランダムアクセスメ
モリ４３２内に全ビットがハイレベルとして蓄積される
。

ここで、中央処理装置４２０は定期的にその上位メモリ
アドレスＡ８〜Ａｌ５が全てハイレベルであり、下位メ
モリアドレスＡＯ〜Ａ７のうち１ビットずつ変化させる
メモリ読出し名令を実行すると、中央処理装置４２０の
アドレスＡ８〜Ａｌ５がハイレベルであることから、ナ
ンドゲート４３８の出力はロウレベルとなることより、
インバータ４３９の出力は本発明■ハ恨端子もまたハイ
レベルとなることによりナンドゲート４４０の出力はロ
ウレベルとなる。

一方、ナンドゲート４３８の出力がロウレベルであるこ
とから、アンドゲート４３７の出力はロウレベルとるこ
とにより、セレクタ４３１は中央処理装置４２０のアド
レスＡＯ〜Ａ７端子の信号を選択することによつて、ラ
ンダムアクセスメモリ４３２のデータ端子ＤＯＯ〜ＤＯ
７から端末機器アドレス対応の待合せ時間値を出力する
ことによ″つて、前記スリーステタスゲート４４１の入
力端子迄伝達され、ナンドゲート４４０の出力と接続さ
れたスリーステータスゲート４４１のゲートコントロー
ル部は、ナンドゲート４４０がロウレベルとなることに
より、スリーステータスゲート４４１の入力情報（待合
せ時間値）が中央処理装置４２０のデータ入力ＤＯ〜Ｄ
７となり、中央処理装置４２０内に取込まれる。

このように、定期的にランダムアクセスメモリ４３２の
内容を読出すことにより、端末機器が障害等の原因によ
り、中央制御装置４００の制御バスから切離されている
場合には、前記ランダムアクセスメモリ４３２の待合せ
時間値が全てハイレベルであることから検出可能である
。

端末機器が中央制御装置４００の制御バスから切離され
ていることを検出した時点から以後、再び定期的にラン
ダムアクセスメモリ４３２の内容を読出し、該端末機器
が中央制御装置４００の制御バスに接続されることを検
出する迄の間に、該端末機器に対して入出力命令を実行
して、無効処理を実行させないようにすることにより、
全端末機器に対する処理をきめ細く制御させるようにさ
れている。

本発明は以上説明したように、中央処理装置が入出力機
器制御命令を実行していない間に、端末機器が必要とす
る待合せ時間を検出して、端末機器毎にその待合せ時間
値をメモリしておき、中央処理装置が端末機器に対して
入出力機器制御命令を実行時に、前記待合せ時間値を読
出し、それに応じた待合せ時間を設けるようにすること
により各端末機器毎に必要な遅延時間を待合せ時間とす
ることができる。

これにより、中央制御装置の無効（ロス）時間をなくす
ことができ、処理能率を著しく向上することができる。

また、端末機器が中央処理装置の制御下ではなくなつた
楊合には、前記メモリの内容があるため定められた一定
値以上となることにより検出して、該端末機器に対して
入出力機器制御命令を実行させないことによつてもきめ
細い制御が可能とできる等の効果を有する。

【図面の簡単な説明】

第１図は従来の待合せ制御方式の１例のシステム構成図
で、１００は中央制御装置、１１０〜１１ｎは端末機器
である。第２図は従来の待合せ制御方式の１例の主要部の回路図
で、２００は中央制御装置、２１０は中央処理装置、２
０４はオアゲート、２０２はカウンタ、２０３はノアゲ
ート、２０４はインバータ、２５０はアンドゲート、２
０５は抵抗、２０６はコンデンサである。第３図は本発明の実施例のシステム構成図で、３００は
中央制御装置、３１０〜３１ｎは端末機器である。第４図は本発明の実施例の主要部の回路図で、４００は
中央制御装置、４２０は中央処理装置、４３２は待合せ
時間記憶用ランダムアクセスメモリ、４２４はバスドラ
イバ、４２７，４４１はバスレシーバ（スリーステタス
ゲート）、４３３は待合せ処理回路、４２３，４２９，
４３４はカウンタ、４３０はラッチレジスタ、４３８，
４４０，４２１はナンドゲート、４３６はオアゲート、
４３７，４３５，４２８はアンドゲート、４３６，４３
９はインバータ、４３１はセレクタである。

Claims

【特許請求の範囲】１中央制御装置の制御下にある複数の端末機器のうち
の選択された端末機器にのみ前記中央制御装置が入出力
機器制御命令を実行するシステムにあつて、前記中央制
御装置に設けられる中央処理装置により制御される前記
入出力機器制御命令の後にデータ取込及びデータ取出を
行う迄の待合せ時間を制御する待合せ制御方式において
、前記中央処理装置が前記入出力機器制御命令を実行中
でない間に計数加算され端末機器アドレスを送出する手
段と複数端末機器アドレスに一致する端末機器からの応
答信号が返信される迄の時間値を計数加算し記憶する記
憶手段とによつて、前記端末機器に対して前記入出力機
器制御命令を実行する毎に前記端末機器毎の待合せ時間
値を計数加算し記憶する手段から読出し計数減算し待合
せ時間を決定する手段を備えることを特徴とする待合せ
制御方式。２中央制御装置の制御下にある複数の端末機器のうち
の選択された端末機器にのみ前記中央制御装置が入出力
機器制御命令を実行するシステムにあつて、前記中央制
御装置に設けられる中央処理装置により制御される前記
入出力機器制御命令の後にデータ取込及びデータ取出を
行う迄の待合せ時間を制御する待合せ制御方式において
、前記中央処理装置が前記入出力機器制御命令を実行中
でない間に計数加算され端末機器アドレスを送出する手
段と、前記端末機器アドレスに一致する端末機器からの
応答信号が返信される迄の時間値を計数加算し記憶する
記憶手段と、前記記憶手段から定期的に読出される値が
所定の時間値を越える端末機器に対して前記入出力機器
制御命令を実行しない手段とを備えることを特徴とする
待合せ制御方式。