JPS6046911B2 - 回線電流供給方式 - Google Patents

Description

【発明の詳細な説明】 本発明は、電話機等の各種端末機器に対し、交換機側か
ら回線電流を供給する際に適用される回Ｊ線電流供給方
式に関するものである。

回線電流の供給を必要とする端末機器が接続される交換
器の加入者回路は、回線電流供給（Ｂａｔｔｅｒｙｆｅ
ｅｄ、）、過電圧保護（Ｏｖｅｒｖｏｌｔａｇｅｐｒｏ
ｔｅｃｔｉｏｎ、）、呼出信号送出（Ｒｉｎｇｉｎｇ）
、監視ｉ（Ｓｕｐｅｒｖｉｓｉｏｎ、）、２線４線変換
（Ｈｙｂｒｉｄ、）、試験（Ｔｅｓｔ、）、符号化（Ｃ
ｏｄｌｎｇ、）等の機能が要求されており、これらの頭
文字を取つてＢＯＲＳＣＨＴ機能と称されているが、そ
の大部分は交換機のトランク回路において実現されてい
る。

一方、集積回路技術の進展により、通話路のディジタル
化が具体化され、市外系交換システムでは、「研究実用
化報告第２８巻第７号、ディジタル電話市外系システム
ＤＴＳ−１特集」（日本電信電話公社、武蔵野電気通信
研究所発行）に示されているとおり実用化されているが
、加入者系交換システムに対しては、ディジタル通話路
により大振幅信号を伝送することができないため、ＢＯ
ＲＳＣＨＴ機能の通話路の線路側に設ける必要があり、
特に加入者回路の小形化および低価格化が要望されてい
る。

したがつて、レターコイルと称される塞流線輪またはリ
レー等の電磁部品を主体とする従来の構成によつては、
目的を達することができず、加入者回路の集積回路化が
必須要件となり、例えば、「電子通信学会技術研究報告
」ＶＯｌ．７９、ＮＯ．３４、ＳＥ７９−２０（電子通
信学会発行）に記載された「通話電流供給方式の一考案
」に述べられているとおり、二、三の検討が行なわれて
いる。

上記のレターコイルは通話電流、信号電流等の交流に対
し所定のインピーダンスを呈するようになつている。

しかし、既設の端末機器及び電源電圧の条件に全く変更
を加えないで、レターコイルと同じ特性の電子回路を構
成しようとすると、レターコイル本来の機能のみだけで
なく、レターコイルの内部抵抗も含めて電子回路化する
必要がある。

この内部抵抗はそのまま抵抗素子で実現すると、電子回
路化された回線電流供給回路は、電力損失が大となつて
、集積回路化に際しての熱放電が問題になつてくる。

すなわち、第１図はレターコイルを用いた場合この回線
電流供給系路の等価回路を示し、端末機器πの内部抵抗
をＲＴｌ線路Ｌｉ，Ｌ２の線路抵抗をＲＬｌレターコイ
ルＬＴの直流抵抗をＲｓ、電源Ｂを電圧圧Ｅとすれば、
回線電流供給特性に基づく回像電流しは次式によつて示
される。

クまた、レターコイルＬＴ内の電力損失Ｐ＄
は、Ｐｓ＝Ｒｓｌ−１Ｌ２となり、線路抵抗ＲＬが零の
ときＰ，が最大となる。

このため、Ｐｓの最大値をＰｓ．ｎａｘとすれば、であ
り、ＲＴ＝５０Ω、Ｒ，＝４４０Ω、Ｅ＝４８Ｖとすれ
ば、Ｐ３．．〜＝４．２Ｗとなり、この値は集積回路ｊ
に取つて到底許容できないものとなる。

本発明は、かかる問題を解決するためになされたもので
、測定される回線抵抗値に従来のレターコイルの内部抵
抗値相当を制御上の計算値として加え、この加えられた
値の大きさに応じて線路への供給電圧を制御することに
より、電力損失を伴うことなく、従来のレターコイルの
内部抵抗による電圧低下分を補償して、回線電流供給回
路の集積回路化を極めて容易にできる回線電流供給方式
を供給することを目的とする。

第２図は本発明の一実施例であつて、従来のレターコイ
ルが持つ内部抵抗を補償する回路を示している。

以下、これを回線電流供給回路と呼ぶことにする。実際
の回線電流供給回路とするためには、第４図に示すよう
にインピーダンス回路を付加する必要がある。以下、第
２図以降により本発明の詳細な説明する。

第２図のブロック図においては、回線電流供給回路（以
下、供給回路）ＩＣＦに、線路Ｌｌ，Ｌ２間の線間電圧
■，を検出するため、分圧器等を用いた電圧検出回路Ｄ
ＥＴｖが設けてあると共に、同時に回線電流１Ｌを検出
するため、直列抵抗器と演算増幅器等を用いた電流検出
回路ＤＥＴ工が設けてあり、これらの検出々力は演算回
路ＣＡＬへ与えられ、同回路ＣＡＬは、各検出回路ＤＥ
Ｔｖ，ＤＥＴＩの検出々力に基づく演算を行なうものと
なつている。

演算回路ＣＡＩ．で実行される演算では端子Ｔｌ，ｔ２
間の線間へ印加すべき回線電圧ＥＬ．を求めている。

すなわち、回線電圧ＥＬは（１）式で表わされるレター
コイルの場合の回線電流１Ｌ．を用いて算出されるもの
で、その演算式は次式の通りである。

ＥＬ＝（ＲＴ＋ＲＬ）●Ｌここで、（ＲＴ＋ＲＬ）は電
圧検出回路ＤＥＴｖにより検出される線間電圧ＶＬと電
流検出回路ＤＥＴＩにより検出される回線電流１しを用
いて■Ｌ／ＩＬの演算により算出される。

また、Ｒｓ，Ｅは演算回路ＣＡＬ内で固定的に与える数
値である。

この演算回路ＣＡＬで求められた回線電圧ＥＬはこれを
示す信号に変えて比較器ＣＭＰに入力される。

また、比較器ＣＭＰの他方の入力には、電圧検出回路Ｄ
ＥＴｖの検出々力が与えられており、こ）において、電
圧検出回路ＤＥＴｖの検出々力が示す実際の線間電圧■
Ｌと、演算によつて求めた回線電圧ＥＬとの差が誤差信
号として得られ、この誤差信号により後述の電源変換回
路ＣＯＮＶが制御され、その出力電圧Ｖｐが変化する。

したがつて、電源変換回路ＣＯＮＶの出力電圧■９は、
誤差信号が零となる方向へ制御され、■１＝ＥＬとなつ
た状態で平衡し、所定の回線電圧ＥＬが電源変換回路Ｃ
ＯＮＶから端子Ｔｌ，ｔ２間の回線へ印加される。この
ため、線路Ｌ，，ｌ−２の線路抵抗ＲＬに応じて出力電
圧Ｖｐが定まることになり、供給回路ＬＣＦ内の電源損
失は、常に最少の値に保持される。

第３図は、演算回路ＣＡｌ．の具体的構成例を含むブロ
ック図てあり、演算回路ＣＡｌ．は、割算器ＳＵｌ，Ｓ
Ｕ２、加算器ＡＤおよび係数器ＫＭにより構成され、割
算器ＳＵｌにおいて■Ｌ／ＩＬ＝Ｒの演算を行ない、端
子Ｔｌ，ｔ２から線路Ｌｌ，Ｌ２側を見た回線抵抗Ｒを
求めたうえ加算器ＡＤへ与え、加算器鳩においては、レ
ターコイルの直流抵抗Ｒ，に相当する供給回路ＬＣＦの
内部抵抗を示す抵抗設定信号Ｓ，と、割算器ＳＵｌの出
力と加算を行なつており、これによつて、Ｒ＋Ｒ，＝Ｒ
Ｔ＋ＲＬ＋Ｒ，に応じた信号を得ている。また、割算器
ＳＵ２には加算器鳩の出力と、割算器ＳＵｌの出力とが
与えられており、こ）において、（ＲＴ＋ＲＬ）／（Ｒ
Ｔ＋ＲＬ＋Ｒ，）の演算が行なわれた後、その出力は係
数器ＫＭに与えられ、こ）においては、電源Ｂの電圧Ｅ
を示す係数が乗せられるものとなつている。

すなわち、演算回路ＣＡＬ，においては、（４）式に示
すとおり回線電流１しと回線抵抗（Ｒ，＋ＲＬ）との乗
算に同等な演算が行なわれ、ＲｓおよびＥをあらかじめ
定めておくことにより、これらに応じた演算に基づき、
印加すべき回線電圧ＥＬに示す信号が得られる。

したがつて、結果として（１）式によつて示される回線
電流供給特性に応じて、回線電流Ｌの供給が行なわれ、
電話機においては、（１）式の回線電流供給特性と対応
してバリスタ等の音量調整手段が設けられているため、
電話機等の端末機器ＴＥに対する好適な回線電流Ｌの供
給が実現する。

なお、各検出回路ＤＥＴｖ，ＤＥＴｌの検出々力および
抵抗設定信号Ｓ、等の設定によつては、係数器ＫＭを省
略することもできる。第４図は通話電流、信号電流等の
交流に対して所定のインピーダンスを呈するインピーダ
ンス回路を供給回路ＬＣＦに付加したときを示した図で
ある。

すなわち、トランジスタＱｌ，Ｑ２には抵抗器Ｒ１〜Ｒ
４により順方向バイアスが与えられ、トランジスタＱｌ
，Ｑ２の直流に対するコレクタ・エミッタ間抵抗は極め
て低い値となつているが、コンデンサＣ１によりトラン
ジスタＱｌ，Ｑ２のベースが交流的に同電位となるため
、端子Ｔｌ，ｔ２間へ印加される交流に対しては、各定
数に応じて定まるインピーダンスを呈するものとなつて
おり、定数の選定にしたがつて、高インピーダンスまた
は所定の終端インピーダンスが得られる。

なお、このインピーダンス回路は、「電子通信Ｃ学会技
術研究報告」ＶＯｌ．７９、ＮＯ．３４、ＳＥ７９−２
０（電子通信学会発行）に記載された「通話電流供給方
式の一考案」Ｐ５８．表１に示されているが、同様の機
能を呈するものであれば、任意のものが適用できる。

また、インピーダンス回路の挿入に伴なう電圧損失は、
上述の係数器ＫＭによる係数または抵抗設定信号Ｓｒに
より補正すればよい。

第５図は、電源変換回路ＣＯＮ■の具体例を示す回路図
てあり、Ａは入力電圧よりも低い範囲の出ノカ電圧を得
る降圧形、Ｂは入力電圧よりも高い範囲の出力電圧を得
る昇圧形を示し、いずれも入力端子１と出力端子３との
間の一線に塞流線輪Ｌが挿入されていると共に、出力端
子３，４間にはコンデンサＣが接続されており、出力電
圧■．１Ｘ．，と基準電圧■とを比較する比較制御器Ｃ
ＣＰか設けられている。

同図Ａの降圧形では、塞流線輪Ｌの入力側へ直列にスイ
ッチＳ１が設けられており、これのオン、オフ時間比率
によりデューティ比を比較制御器ＣＣＰが制御し、デュ
ーティ比が１００％すなわちスイッチＳ１がオン状態と
なつたときの出力電圧Ｖ。

．．ぉを上限として、デューティ比を減少させることに
より出力電圧■。．ｔを低下させ、基準電圧■，と出力
電圧Ｖ。ｕｔとを一致させている。なお、コンデンサＣ
は出力電圧■。

Ｕｔのリップル除去用であり、ダイオードＤ１はスイッ
チＳ１がオフとなつたときに、出力端子３，４間の直流
回路を構成するための、フライホィールダイオードであ
る。また、同図Ｂの昇圧形では、塞流線輪Ｌの出力側と
、入力端子２と出力端子４との間の他線との間に、スイ
ッチＳ２が挿入されており、これがオンとなつたときに
塞流線輪Ｌに蓄積される電磁エネルギーを、スイッチＳ
２がオフとなつたときに放出するため、入力電圧■。

よりも高い出力電圧Ｖ。Ｏｌが得られ、スイッチＳ２の
デューティ比が零％近傍となつたときの出力電圧■。Ｍ
ｌ．．を下限として、デューティ比を約８５％まて増加
させることにより出力電圧■。。１を上昇させて、基準
電圧Ｖ、と出力電圧■。

Ｕｔとを一致させている。なお、ダイオードＤ２は、ス
イッチＳ２がオンとなつたときに、コンデンサＣの電荷
が入力側へ放電するのを阻止するためのものである。

このほか、この場合比較制御器ＣＣＰは、発振．器、比
較器および、比較器の出力により発振器のたＳ゛し、Ｉ
Ｏｕｔは出力電流、Ｌｐは塞流線輪Ｌのイングクタンス
、Ｔ５２ＯｎはスイッチＳ２のオン時！間、Ｔｓ２。

７ＦはスイッチＳ２のオフ時間である。

また、（６）式の右辺第１項は、スイッチＳ２がオンの
間に塞流線輪Ｌへ蓄積される電磁エネルギーに基づく出
力電圧■。Ｕｔの増加分であるが、右辺第２項の■ｏは
、実際上回路素子による損失がある・ため、降圧形にお
ける上限出力電圧Ｖ。ｍａＯがこれに相当する。第６図
は、同一の回路によつて入力電圧に対し高低方向の広範
囲な出力電圧が得られる電源変換Ｖｈ′ｅ鳴 リ１１
１ 八ノ −４二０／出力をパルス幅変調する変調器
等により構成されるが、降圧形では、比較制御ＥＩＳＣ
ＣＰとして単なる比較器を用い、出力電圧■。

ｏ、の変化に応じてスイッチＳ１を制御する自励式もあ
り、種々の制御手段が提案されている。しかし、この種
の電源変換回路は、「トランジスタ技術」１９７２年２
月号（ＣＱ出版株式会社発行）のＰｌ５ｌ、表２−３に
示されるとおり、昇圧形の下限出力電圧■。

Ｍｌｎは入力電圧■。より約２Ｖノ高く、降圧形の上限
電圧■。．〜は入力電圧ＶｌＯより約１Ｖ低く、入力電
圧■，．．と等しい値の出力電圧ＶＯ．を得ることがで
きない。すなわち、降圧形の場合、各回路素子の損失を
無視すれば、「トランジスタ技術」１９７７年７月号・
（ＣＱ出版株式会社発行）のＰｌ６臥（１）式に示され
るとおり、出力電圧Ｖ。

ｕｔは次式によつて与えられる。こ）で、ＴｓｌＯｎは
スイッチＳ１のオン時間、ＬｌＯ旺はスイッチＳ１のオ
フ時間である。

たＳｔｌ実際にはスイッチＳ１、塞流線輪Ｌおよびダイ
オードＤ２の損失により、出力電圧■。

、の上限■。Ｍａｘは、デューティ比が１００％のとき
の、理論値よりも１〜２Ｖ低い値となる。また、昇圧形
の場合には、このときにも各回路素子の損失を無視すれ
ば、「トランジスタ技術」１９７７年７月号（ＣＱ出版
株式会社発行）のＰｌｌ８、（１８）式に示されるとお
り、出力電圧■。

０ｔは次式によつて与えられる。

回路を示し、第１スイッチＳ１および第２スイッチＳ２
を備えると共に、ダイオードＤｌ，Ｄ２を備えており、
第５図に示す降圧形と昇圧形とを組み合わせた形になつ
ていると同時に、比較制御器ＣＣＰのほかに入力電圧■
。

と出力電圧■。Ｕｔとを比較する比較回路ＣＰＣが備え
てあり、これの出力ａを０ＲゲートＧ１、ＡＮＤゲート
Ｇ２へ与え、各スイッチＳｌ，Ｓ２に対する比較制御器
ＣＣＰの出力供給を制御する一方、ＡＮＤゲートＧ４に
は出力ｃが与えられており、パルス発生器ＰＧの出力を
第２スイッチＳ２へ供給し、出力電圧Ｖ。ｕＯが入力電
圧Ｖｉｎの近 ｒ＋Ｃｌｌｌ；１１０／．：廿０／．
傍となつたとき、第１スイッチおよび第２スイッチが同
時にオンとなる期間を設けて、各スイッチＳｌ，Ｓ２に
オン・オフ動作を行なわせ、これによつて、入力電圧■
１ｎと等しい値の出力電圧■。

。１を得ると共に、上述の降圧形動作における上限出力
電圧■。

．．．と、昇圧形動作における下限出力電圧■０．．ｉ
，，との間の出力電圧Ｖ。ｕｔも得られるものとしてあ
る。第７図は、比較回路ＣＰＣの具体例を示すブロック
図であり、比較器ＣＰｌ〜ＣＰ３、ＡＮＤゲートＧｌｌ
およびインバータＩＮにより構成され、各部の波形を示
す第８図の電圧関係図のとおりに動作する。

すなわち、比較器ＣＰｌにより入力電圧■。

と出力電圧Ｖ。。、との比較を行ない、その差を比較器
ＣＰ２，ＣＰ３へ与えそおり、これと共に比較器ＣＰ２
，ＣＰ３には、入力電圧■。＝出力電圧Ｖ，ｘ．，＝０
を中心として第８図に示す関係により、基準電圧■，１
，■，２が各個に与えられている。このため、比較器Ｃ
Ｐｌの出力が基準電圧■，１を，越えれば、比較器ＣＰ
２の出力ａが゜゜Ｈ゛（高レベル）となる一方、比較器
ＣＰｌの出力が基準電圧■、２を越えれば、比較器ＣＰ
３の出力ｂが゜゛Ｈ゛へ転するものとなつており、出力
ａが“Ｌ゛（低レベル）の期間にはインバータＩＮの出
力が″Ｈ″となり、ＡＮＤゲートＧｌｌをオン状態とし
て出力ｂを通過させ、比較器ＣＰｌの出力が■１〜■２
の間にのみＡＮＤゲートＧｌｌが出力ｅを゜゛Ｈ゛とす
るため、出力はウインドンパレータとしての作用を呈す
る。したがつて、第６図においては、出力電圧Ｖ。

ｕ，が入力電圧■。よりも低いときには、比較回路ＣＰ
Ｃの出力Ａ，ｃが共に゜゛Ｌ゛のため、ＡＮＤゲートＧ
２，Ｇ４がオフ状態でであり、比較制御器ＣＣＰの出力
により、第１のスイッチＳ１のみがオン、オフ動作を行
ない、基準電圧■，の変化に応じてそのデューティ比も
変化し、基準電圧■と出力電圧Ｖ。Ｏ，とが一致した状
態でデューティ比が定められるのに対し、出力電圧■。
ｏ１が入力電圧■１ｎとほぼ等しい範囲、すなわち、第
８図に示す基準電圧■１〜■２の範囲に出力電圧■。Ｕ
ｔが入れば、比較回路ＣＰＣの出力ａが“Ｌ゛、出力Ｃ
が゜“Ｈ゛となり、第１スイッチＳ１が比較制御器ＣＣ
Ｐの出力によりオン、オフ動作を行なうと共に、比較回
路ＣＰＣの出力ｃによりオン状態となつたＡＮＤゲート
Ｇ４および、０ＲゲートＧ３を介して、パルス発生器Ｐ
Ｇからの出力が第２スイッチＳ２へ供給され、同スイッ
チＳ２もオン、オフ動作を行ない、降圧形動作と昇圧形
動作との相互作用により、入力電圧■。とほぼ等しい値
の出力電圧Ｖ。ｕｔを発生し、基準電圧■と出力電圧■
。。１とか一致した状態で第１スイッチＳ１のデューテ
ィ比が決定される。

たＳｔｌ第１スイッチＳ１と第２スイッチＳ２とのオン
、オフ動作は、両者が同時にオンととなる期間を設けね
ばならず、比較制御器ＣＣＰ内の発振器出力を同期信号
としてパルス発生器ＰＧへ与え、各スイッチＳｌ，Ｓ２
が同期してオン、オフ動作を作なうものとしてある。

また、出力電圧Ｖ。

ｕｔが入力電圧■。よりも高くなれば、比較回路ＣＰＣ
の出力ａが゜゜Ｈ゛、出力ｃぱ゛Ｌ゛となるため、第１
スイッチＳ１がオン状態になると共に、ＡＮＤゲートＧ
２がオン、ＡＮＤゲートＧ４はオフ状態となり、比較制
御器ＣＣＰの出力により第２スイッチＳ２がオン、オフ
動作を行ない、昇圧形の動作状態となる。なお、パルス
発生器ＰＧとして、マルチパイプレタ等が適用できると
共に、クロックパルスを分周する分周回路を用い、その
分周動作を同期信号により制御してもよく、同期信号と
同期しかつ所定のデューティ比を有するパルスを発生す
るものであれば、任意のものを用いることができる。

このほか、第７図の比較器ＣＰ２，ＣＰ３として・は、
比較器ＣＰｌの出力が基準電圧■１，■１の近傍にある
とき動作が不安定となるのを回避するため、シユミツト
・トリガ回路等を組み合せて、レベル的なヒステリシス
特性を付与したものを用いれば好適である。たＳｔｌ電
源変換回路ＣＯＮＶとしては、以上のものに限らず、電
源変換効率が良好かつ出力電圧■０ｕｔを広範に制御で
きるものであれば、いわゆるスイツチングレギレータに
用いられている種々の構成が適用できる。なお、本発明
の電源変換回路ＣＯＮＶは、実用上出力電圧■。

Ｕｔの変化範囲として５〜４０Ｖ程度か要求されるため
、上述の電源変換回路が好適であり、基準電圧■，とし
て誤差信号を与えることにより目的が達せられる。また
、演算回路ＣＡＬに用いる、電圧検出回路ＤＥＴｖｌ電
流検出回路ＤＥＴｌの各検出々力および抵抗設定信号Ｓ
，等は、相対関係が同様であれば他の信号または検出々
力を用いてもよく、演算回路ＣＡＬの諸特性すなわち、
過負過、信号対雑音比、安定度、誤差等の特性に応じて
、検出々力および設定信号Ｓｒを定めることもできると
共に、条件にしたがつて演算回路ＣＡＩ．の構成を種々
選定することができる等、本発明は任意の変形が自在で
ある。

なお、演算回路ＣＡｌ．による電源変換回路ＣＯＮＶの
制御により、回線電圧ＥＬの安定化作用を呈するため、
電源Ｂの電圧変動が回線電流１Ｌへ与える影響を排除す
ることができる。

以上の説明により明らかなとおり本発明によれば、バイ
リスタ等を有する端末機器に対しても好適であり、かつ
、ＢＯＲＳＣＨＴ機能の一部を実現する回線電流供給回
路が電子回路を主体として構成されると共に、内部の消
費電力が極めてわずかとなり、回線電流供給回路の電子
回路化、集積回路，化が容易となることにより、回線電
流供給回路の小形、軽量化および低価格化が達成され、
各種交換機において多大の効果が得られる。

【図面の簡単な説明】

第１図は回線電流供給系路の等価回路を示す図、第２図
は本発明の実施例を示すブロック図、第３図は第２図に
おける演算回路の具体的構成例を含むブロック図、第４
図はインピーダンス回路を挿入した状況を示す回路図、
第５図および第６図は第２図および第３図における電源
変換回路の具体例を示す回路図、第７図は第６図におけ
る比較回路の具体的構成を示すブロック図、第８図は第
７図における各部の波形を示す電圧関係図である。 廿・・・・・・端末機器、Ｌｌ，Ｌ２・・・・・・線路
、ＬＣＦ・・・・供給回路（回線電流供給回路）、Ｂ・
・・・・・電源、ＤＥＴｖ・・・・・・電圧検出回路、
ＤＥＴＩ・・・・・・電流検出回路、ＣＡＬ・・・・・
・演算回路、ＣＯＮＶ・・・・・・電源変換回路、Ｓ、
・・・・・・抵抗設定信号、Ｌ・・・・・・塞流線輪、
Ｓェ・・スイッチ（第１スイッチ）、Ｓ２・・・・・・
スイッチ（第２スイッチ）、ＣＣＰ・・・・・・比較制
御器、ＣＰＣ・・・・・比較回路、ＰＧ・・・・・・パ
ルス発生器。

Claims (1)

1. 【特許請求の範囲】 １ 端末機器へ線路を介して回線電流を供給する回線電
   流供給回路において、電源電圧Ｅを所定の電圧へ変換の
   うえ前記線路へ供給する電源変換回路と、前記線路の線
   間電圧Ｖ＿Ｌを検出する電圧検出回路と、前記線間電圧
   Ｖ＿Ｌの検出と同時に前記線間電流Ｉ＿Ｌを検出する電
   流検出回路と、前記線間電圧Ｖ＿Ｌを前記回線電流Ｉ＿
   Ｌで除算して得られる線路側抵抗Ｒと予め設定された数
   値Ｒ＿Ｓと前記電源電圧Ｅとから所要線間電圧Ｅ＿Ｌ、
   すなわちＥ＿Ｌ＝Ｒ・Ｅ／（Ｒ＋Ｒ＿Ｓ）を算出する演
   算回路と、前記線間電圧Ｖ＿Ｌと前記所要線間電圧Ｅ＿
   Ｌを比較する比較器とからなり、前記電源変換回路は前
   記比較器を用い前記線間電圧Ｖ＿Ｌと前記所定線間電圧
   Ｅ＿Ｌとが一致するように出力電圧を制御することを特
   徴とした回線電流供給方式。 ２ 電流検出回路の検出々力および電圧検出回路の検出
   々力に基づくと共に、電源変換回路側の内部抵抗を示す
   抵抗設定信号に応じて演算を行なう演算回路を用いたこ
   とを特徴とする特許請求の範囲第１項記載の回線電流供
   給方式。 ３ 電源回路へ直列に挿入された塞流線輪と、前記電源
   回路の入力側へ直列に挿入されかつ該電源回路の出力電
   圧に応じてオン、オフのデューティ比が変化するスイッ
   チとからなる電源変換回路を用いたことを特徴とする特
   許請求の範囲第１項記載の回線電流供給方式。 ４ 電源回路へ直列に挿入された塞流線輪と、該塞流線
   輪の出力側かつ前記電源回路の両線間へ挿入され該電源
   回路の出力電圧に応じてオン、オフのデューティ比が変
   化するスイッチとからなる電源変換回路を用いたことを
   特徴とする特許請求の範囲第１項記載の回線電流供給方
   式。 ５ 電源回路の直列に挿入された塞流線輪と、前記電源
   回路の入力側へ直列に挿入された第１スイッチと、前記
   塞流線輪の出力側かつ前記電源回路の両線間へ挿入され
   た第２スイッチとからなり、前記電源回路の入力電圧と
   出力電圧との関係に応じ前記各スイッチが同時にオンと
   なる期間を設けて該各スイッチをオン、オフ制御する電
   源変換回路を用いたことを特徴とする特許請求の範囲第
   １項記載の回線電流供給方式。