JPS6049314B2 - Character pattern correction method - Google Patents
Character pattern correction methodInfo
- Publication number
- JPS6049314B2 JPS6049314B2 JP11782977A JP11782977A JPS6049314B2 JP S6049314 B2 JPS6049314 B2 JP S6049314B2 JP 11782977 A JP11782977 A JP 11782977A JP 11782977 A JP11782977 A JP 11782977A JP S6049314 B2 JPS6049314 B2 JP S6049314B2
- Authority
- JP
- Japan
- Prior art keywords
- dot
- dots
- white
- black
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Dot-Matrix Printers And Others (AREA)
Description
【発明の詳細な説明】
(1)発明の利用分野
本発明は、文字パターン・マトリックスを用いて表現さ
れた、■行16列ないし6桁64列程度の文字パターン
・データにおける文字パターンの欠落及びドットの突き
出しの補正方式に関るものである。DETAILED DESCRIPTION OF THE INVENTION (1) Field of Application of the Invention The present invention is intended to solve the problem of missing character patterns in character pattern data of approximately 16 rows and 64 columns, which is expressed using a character pattern matrix. This relates to a method for correcting dot protrusion.
(2)従来技術
従来、文字パターンの拡大の際の斜線部の粗さを補正す
る方式については、いくつか報告されている(特開昭5
0−10925文字拡大方式、特願昭50−12436
1拡大文字補正方式など)が、それらは、拡大の際にド
ットの欠落を生ずることがあらかじめわかっているから
であり、本方式のような、一般の文字パターンに対する
ものは見当らない。(2) Prior art In the past, several methods have been reported for correcting the roughness of diagonal lines when enlarging a character pattern (Japanese Patent Application Laid-Open No.
0-10925 character enlargement method, patent application 1984-12436
1 enlarged character correction method, etc.), but this is because it is known in advance that dots will be missing during enlargement, and there is no method for general character patterns like this method.
したがつて、従来は、人間が目視チェックを行なうこと
によつて、1ドット単位の修正を指定していたため、作
業量が厖大であつた。(3) 発明の目的
本発明は、光学的走査機(ファクシミリ等)を利用して
作成されたドット式文字パターンや、既存のドット式文
字パターンから拡大、縮小によつて作成された文字パタ
ーン等のドットの欠落及びドットの突き出しを補正する
方法を提供することを目的とする。Therefore, in the past, corrections were specified in units of one dot by a human visually checking, resulting in a huge amount of work. (3) Purpose of the Invention The present invention provides a dot-type character pattern created using an optical scanner (facsimile, etc.), a character pattern created by enlarging or reducing an existing dot-type character pattern, etc. An object of the present invention is to provide a method for correcting missing dots and protruding dots.
(4)発明の総括説明
上記の目的を達成るためには、ドットの欠落を直線の交
差部分と、また、ドットの突き出しを直線の角と、区別
しなければならない。(4) General description of the invention In order to achieve the above object, it is necessary to distinguish missing dots from intersections of straight lines, and protruding dots from corners of straight lines.
そのために、本発明では、当該ドットの周囲の直交する
2辺がともに当該ドットと異なる種類のドットで、ノ(
当該ドットが黒であれば白、白であれば黒)それが3ド
ット以上あれば(但し交点は含まない)直線の交差もし
くは直線の角とみなし、ドットの補正を行なわず、少く
とも一方が2ドットであれば、ドットの欠落もしくは、
ドットの突き出しとみなして、ドットの補正を行なうと
いう方法をとる。第1図は、ドットの欠落のため補正す
る必要のある白ドット(●で表示)、ドットの突き出し
のため補正する必要のある黒ドット(Oで表示)、直線
の交差のため補正する必要のない白ドット(xで表示)
、直線の角のため補正する必要のない黒ドット(2で表
示)を示している。Therefore, in the present invention, two orthogonal sides around the dot are both dots of a different type from the dot, and the no(
If the dot is black, it is white; if it is white, it is black) If there are 3 or more dots (but not including intersections), it is considered to be an intersection of straight lines or a corner of a straight line, and the dots are not corrected, and at least one of the dots is If it is 2 dots, there is a missing dot or
A method is used in which the dots are treated as protruding dots and the dots are corrected. Figure 1 shows white dots that need to be corrected due to missing dots (indicated by ●), black dots that need to be corrected due to protruding dots (indicated by O), and white dots that need to be corrected due to straight line intersections. No white dot (indicated by an x)
, indicates a black dot (indicated by 2) that does not need to be corrected because it is a corner of a straight line.
なお、Oは黒ドット、空白は白ドットを示している。本
発明によれば上記第1図のa(5b,c(5dがそれぞ
れ区別されて補正される。(5)実施例
以下、本発明を実施例を参照して詳細に説明する。Note that O indicates a black dot, and blank space indicates a white dot. According to the present invention, a(5b, c(5d) in FIG. 1 above are corrected separately. (5) Embodiments The present invention will be described in detail below with reference to embodiments.
第2図は、本発明の一実施例てある文字発生器の回路構
成てある。FIG. 2 shows a circuit configuration of a character generator according to an embodiment of the present invention.
まず、記憶装置1hり読み出されたドット・データは、
1行ずつシフト・レジスタ2に入り、シフト・パルスに
より1ドットずつシフトされる。First, the dot data read out from the storage device for 1 hour is
The data enters the shift register 2 one row at a time, and is shifted one dot at a time by a shift pulse.
シフト●レジスタ内のデータは、シフト・パルスにより
、次々に、シフト・レジスタ3〜6及びパターン検出回
路7の5ビット5段レジスタに行くようにしてある。1
行のシフトが終ると、次の行がシフト●レジスタ2に入
る。The data in the shift register is sequentially transferred to the shift registers 3 to 6 and the 5-bit 5-stage register of the pattern detection circuit 7 by a shift pulse. 1
When the row has been shifted, the next row is placed in shift register 2.
5ビット5段レジスタでは、第3図のa−hに示される
ドット・パターンを1回のシフト毎に検出し、一致した
パターンがあれば、ドット補正回路8に当該ドットを補
正するための信号を送出する。The 5-bit 5-stage register detects the dot patterns shown in a-h in FIG. Send out.
一致なければ上記回路8は元のドットを送出する。第3
図は、第2図のパターン検出回路7て検出.すべきパタ
ーンであり、○は黒ドット、×は白ドット、Δは黒でも
白でもよいが2つ同時に黒になつてはならないドット、
口は黒でも白でもよいが同時に白になつてはならいドッ
ト、空白は黒でも白でもよいドットを示ている。If there is no match, the circuit 8 sends out the original dot. Third
The diagram shows the pattern detection circuit 7 in FIG. ○ is a black dot, × is a white dot, Δ can be black or white, but both dots must not be black at the same time.
The mouth can be black or white, but it cannot be white at the same time; the blank space indicates a dot that can be black or white.
同図aの検出回路のみを例示すると、第5図のようにな
る。An example of only the detection circuit shown in FIG. 5 is shown in FIG.
ここで、R,、3は5ビット5段レジスタのi段目の左
からjビット目を示している。P..は、第3図aのパ
ターンを検出したときに゛1″ そうでない時に“゜0
゛となる信号である。ドット補正回路8は、第3図のa
−hのパターンが検出された時に、ドットの補正を行な
うための回路であり、第6図のようになる。もし、第3
図のa−hのパターンのうち1つでも検出されるとオア
・ゲート11の1つの端子に1が印加され、したがつて
、アンド・ゲート12の一方に1が、オア・ゲート13
の一方に1が印加される。Here, R,,3 indicates the j-th bit from the left of the i-th stage of the 5-bit, 5-stage register. P. .. is ``1'' when the pattern in Figure 3 a is detected, and ``0'' otherwise.
It is a signal that becomes . The dot correction circuit 8 is a
This is a circuit for correcting dots when a -h pattern is detected, as shown in FIG. If the third
If even one of the patterns a to h in the figure is detected, 1 is applied to one terminal of the OR gate 11, and therefore, 1 is applied to one of the AND gates 12 and the OR gate 13 is applied.
1 is applied to one of the .
ゆえに、オア・ゲート13の出力は1となり、アンド・
ゲート15の一方には1が印加され、他方の端子の入力
がそのまま出力されることになる。一方、アンド・ゲー
ト12の一方の端子には1が印加されているから、R2
、3の1、0に応じて、アンド・ゲート12の出力は1
,0とノなる。次に、インバータ14を通るので、R3
、3の1、0に応じて、アンド回路15には011が印
加される。したがつて、前述のように、アンドゲート1
5の一方の端子には1が印加されていたから、そのまま
出力される。以上のことから、Pa−Phの少くとも1
つが1になつていれば、R3、3のビット反転が起きる
わけである。また、第3図のa−hのパターンが1つも
検出されないとすると、オア・ゲート11の出力はOと
なり、アンド・ゲート12の一方には、0、オア・ゲー
ト13の一方にも0が印加される。Therefore, the output of OR gate 13 is 1, and
1 is applied to one of the gates 15, and the input at the other terminal is output as is. On the other hand, since 1 is applied to one terminal of the AND gate 12, R2
, 3, the output of the AND gate 12 is 1
,0. Next, since it passes through the inverter 14, R3
, 3, 011 is applied to the AND circuit 15. Therefore, as mentioned above, and gate 1
Since 1 was applied to one terminal of 5, it is output as is. From the above, at least 1 of Pa-Ph
If it becomes 1, bit inversion of R3,3 occurs. Furthermore, if none of the patterns a to h in FIG. applied.
したがつて、アンド・ゲート12の出力はOとなり、イ
ンバータ14を通して、アンド・ゲート15に1として
印加される。一方、オア・ゲート13ては、一方の端子
が0であつたから、R3、3の1、0に応じて、1、0
が出力され、同様に、アンド・ゲート15からも1、0
が出力される。以上のことから、Pa−PhのどれもO
であるなら、R3、3をそのまま出力する。次に本発明
の実施例装置の動作を第4図の例により説明する。Therefore, the output of the AND gate 12 becomes O and is applied as 1 to the AND gate 15 through the inverter 14. On the other hand, since one terminal of the OR gate 13 was 0, the output of 1, 0 corresponds to 1, 0 of R3, 3.
is output, and similarly, 1, 0 are output from the AND gate 15.
is output. From the above, all of Pa-Ph are O
If so, output R3,3 as is. Next, the operation of the apparatus according to the embodiment of the present invention will be explained using the example shown in FIG.
第4図Aは補正すべきパターンを示し、1〜25はドッ
トを区別するための番号であり、0がついているものは
黒ドット、ついていないものは白ドットを表わしている
。FIG. 4A shows a pattern to be corrected, in which numbers 1 to 25 are numbers for distinguishing dots; those with 0 represent black dots, and those without 0 represent white dots.
又同図B−Rの左側の5×5のマトリックスは第2図の
シフトレジスタ2〜6を簡略化して示したものてあり、
右側の5×5のマトリックスはパターン検出回路7の5
段5ビットレジスタを示している。この装置では上記検
出回路7の5ビット5段トランジスタの中央のビット(
すなわち、3段目の左から3ビット目)に着目してその
処理を行つているためまず最初に3行分の情報をレジス
タ2,3,4に格納する。The 5×5 matrix on the left side of B-R in the same figure is a simplified representation of shift registers 2 to 6 in FIG.
The 5×5 matrix on the right is the 5 of pattern detection circuit 7.
A staged 5-bit register is shown. In this device, the central bit (
That is, since the processing is performed by focusing on the third bit from the left in the third row, information for three lines is first stored in registers 2, 3, and 4.
この状態から各レジスタ2〜6の内容を2ビットシフト
すると第4図Bの左側のようになり、検出回路7の内容
は右側のようになる。第4図Bは検出回路7の中央ドッ
トは1であるから第4図Aの1のドットについて処理を
行つている状態を示すが、同図Bの右側のパターンは第
3図のいずれのパターンとも一致しないので、1のドッ
ト、(すなわち白)をそのまま出力する。更に1ビット
づつシフトしていくと同図C,D,Eようにパターンが
変り、それぞれ、原パターンの2,3,4に相当する部
分のドットについて処理が行われる。If the contents of each register 2 to 6 are shifted by 2 bits from this state, the result will be as shown on the left side of FIG. 4B, and the contents of the detection circuit 7 will be as shown on the right side. FIG. 4B shows a state in which the center dot of the detection circuit 7 is 1, so processing is being performed on the 1 dot in FIG. 4A, but the pattern on the right side of FIG. Since both dots do not match, the 1 dot (that is, white) is output as is. As the pattern is further shifted one bit at a time, the pattern changes as shown in C, D, and E in the figure, and processing is performed on dots corresponding to 2, 3, and 4 of the original pattern, respectively.
第4図Eに示すようにシフトレジスタ2が空になつたと
きには、パターン検出回路7における行と行とのつなが
りを禁止するために、5段5ビットレジスタの最左端の
1列をリセットする。When the shift register 2 becomes empty as shown in FIG. 4E, the leftmost column of the 5-stage 5-bit register is reset in order to prohibit connection between rows in the pattern detection circuit 7.
又、第4図Fの状態から次にI行分の情報をシフトレジ
スタ2に入れるときはパターン検出回路における行と行
のつながりを禁止するために5段5ビットレジスタの内
容をリセットする。この結果同図Gのパターンが得られ
る。1行分の情報をシフトレジスタ2に入れた後は、次
に処理すべきドット6が5段5ビットレジスタの中央の
位置にくる迄空シフトを行う。Furthermore, when information for I rows is to be input into the shift register 2 next from the state shown in FIG. As a result, pattern G in the figure is obtained. After one line of information has been put into the shift register 2, a blank shift is performed until the next dot 6 to be processed comes to the center position of the 5-stage 5-bit register.
この結果1のような状態になつて、ドット6についての
処理が行われる。同図Kはドット8について処理を行う
状態を示すが、この状態では第3図fのパターンと一致
するため、パターン検出回路7から出力がでて、ドット
補正回路8により8の黒ドットが白ドットに反転される
。つまり第4図Aの原パターンにおけるドットの突き出
しの部分が正しく補正されることになる。上述の処理は
入力すべき行がなくなつても最後の行の最後のドットが
5段5ビットレジスタの中央位置にくる迄行われる。As a result, a state like 1 is reached, and processing for dot 6 is performed. K in the same figure shows a state in which processing is performed on dot 8. In this state, since the pattern matches the pattern in FIG. Reversed to dots. In other words, the protruding portion of the dots in the original pattern of FIG. 4A is corrected correctly. The above-mentioned processing is continued even if there are no more lines to input until the last dot of the last line reaches the center position of the 5-stage 5-bit register.
(6)まとめ
以上説明したごとく、本発明によれば、漢字プリンタ等
で出力される文字におけるドットの欠落およびドットの
突き出しの補正が自動的に行なえるため、印刷および表
示の場合の文字品質が向上する。(6) Summary As explained above, according to the present invention, it is possible to automatically correct missing dots and protruding dots in characters output by a kanji printer, etc., thereby improving character quality when printed and displayed. improves.
第1図は本発明の詳細な説明図、第2図は本発・明の1
実施例を示すブロック図、第3図は検出パターンを示す
略図、第4図A及びBは動作説明図、第5図及び第6図
は第2図の1部ブロックの詳細図である。Figure 1 is a detailed explanatory diagram of the present invention, Figure 2 is a first aspect of the present invention.
FIG. 3 is a schematic diagram showing a detection pattern, FIGS. 4A and 4B are operation explanatory diagrams, and FIGS. 5 and 6 are detailed diagrams of a part of the block in FIG. 2.
Claims (1)
補正する方式において、文字パターンを形成する各白ド
ット又は黒ドットの部分に隣接する直交する2辺が直交
する交点を除いてともに3ドット以上の黒ドット又は白
ドットであれば白ドット又は黒ドットのままとし、どち
らか一方が2ドットの黒ドット又は白ドットで他方が3
ドットの黒ドット又は白ドット、もしくは、2辺とも2
ドットの黒ドット又は白ドットであれば、当該白ドット
又は黒ドットを黒ドット又は白ドットに補正することを
特徴とする文字パターン補正方式。1. In a method for correcting a character pattern expressed in a dot matrix, each white dot or black dot forming the character pattern has 3 or more black dots, or If it is a white dot, leave it as a white dot or black dot, one of which is 2 black dots or white dot and the other is 3 dots.
Black dots or white dots, or 2 on both sides
A character pattern correction method characterized in that if the dot is a black dot or a white dot, the white dot or black dot is corrected to a black dot or a white dot.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11782977A JPS6049314B2 (en) | 1977-10-03 | 1977-10-03 | Character pattern correction method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11782977A JPS6049314B2 (en) | 1977-10-03 | 1977-10-03 | Character pattern correction method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5451730A JPS5451730A (en) | 1979-04-23 |
| JPS6049314B2 true JPS6049314B2 (en) | 1985-11-01 |
Family
ID=14721267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11782977A Expired JPS6049314B2 (en) | 1977-10-03 | 1977-10-03 | Character pattern correction method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6049314B2 (en) |
-
1977
- 1977-10-03 JP JP11782977A patent/JPS6049314B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5451730A (en) | 1979-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920016980A (en) | Information recording device | |
| JPH01174463A (en) | Dot pattern correction method | |
| US4466123A (en) | Apparatus and method for correcting contour line pattern images | |
| JP4465943B2 (en) | Image correction method and image correction apparatus | |
| JPS6049314B2 (en) | Character pattern correction method | |
| US5606656A (en) | Image data processing unit for forming a plurality of identical images in a single output image area | |
| JPWO2001064448A1 (en) | Image correction method and image correction device | |
| JPS6139672B2 (en) | ||
| JP3473056B2 (en) | Image processing method and apparatus | |
| JP2566652B2 (en) | Dot line recorder | |
| JPH0560876B2 (en) | ||
| JP2852859B2 (en) | Line break processing method | |
| JPS59124371A (en) | Character pattern expansion system | |
| JPS6188291A (en) | Character font distortion correction system | |
| JPH049149B2 (en) | ||
| JP3143118B2 (en) | Printer and print image pattern development method | |
| JPS6358496A (en) | Character reduction logic | |
| JP2584296B2 (en) | Page printer | |
| JPS61248756A (en) | Border pattern creation device for printing device | |
| JP2801466B2 (en) | Image forming method and image forming apparatus | |
| JPS6347909Y2 (en) | ||
| JPH02301452A (en) | Printing system | |
| JPS61108562A (en) | Character pitch processing method | |
| JPS60107379A (en) | Rule printing system | |
| JPH064344B2 (en) | Printer |