JPS6052589B2 - How to pin out a ceramic board - Google Patents
How to pin out a ceramic boardInfo
- Publication number
- JPS6052589B2 JPS6052589B2 JP11932280A JP11932280A JPS6052589B2 JP S6052589 B2 JPS6052589 B2 JP S6052589B2 JP 11932280 A JP11932280 A JP 11932280A JP 11932280 A JP11932280 A JP 11932280A JP S6052589 B2 JPS6052589 B2 JP S6052589B2
- Authority
- JP
- Japan
- Prior art keywords
- holes
- connector
- ceramic
- connector pins
- pins
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明はセラミック基板のピン出し方法、より詳しく
は、半導体素子を実施するセラミック回路基板を母回路
基板に接続するコネクタピンを設ける方法において、か
かるコネクタピンを取付けるセラミック回路基板の孔を
、セラミックの未焼成のグリーンシートに打抜き加工で
孔を開けたものを積層することにより作り、この孔をメ
タライズした後にその孔へコネクタピンを半田付けして
コネクタピンを取出す方法に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for pin-out of a ceramic substrate, more specifically, a method for providing connector pins for connecting a ceramic circuit board carrying a semiconductor element to a mother circuit board. Relating to a method for making holes in a board by laminating unfired ceramic green sheets with holes punched in them, metalizing the holes, and then soldering connector pins to the holes to take out the connector pins. .
従来技術によつてセラミック基板にコネクタピンを取
付ける方法においては、セラミック基板の裏面にコネク
タピンの一端をろう付けするか、または焼成前のグリー
ンシートに孔開け加工をしてコネクタピンを出す方法が
ある。Conventional methods for attaching connector pins to ceramic substrates include brazing one end of the connector pins to the back of the ceramic substrate, or drilling holes in a green sheet before firing to expose the connector pins. be.
第1図は従来技術によるコネクタピン取付けの実施例
を示す断面説明図であるが、そのaにはセラミック基板
の裏面にコネクタピンの一端がろう付けされたものを示
す。FIG. 1 is an explanatory cross-sectional view showing an example of attaching a connector pin according to the prior art, in which one end of the connector pin is brazed to the back surface of a ceramic substrate.
同図aの左には真直ぐなコネクタピン6が基板の穴にろ
う付け3されたものが示される。かかるコネクタピン6
はもともと小型のものであるので、横方向の力いわゆる
横揺れおよび引張り力に対する抵抗が弱い。かかる弱点
を改良すべく同図の右に示されるように、コネクタピン
6’の端部(図に見て底部)を拡大し、この拡大端部9
をメタライズ3’したものが提案された。確かに、かか
るコネクタピンは横方向の力や引張力には抵抗するが、
余分な面積を必要とし、赳艮51用の基板においては必
要とされるコンタクトピンの数が多くかつ密度が高い場
合には不適当であ。なお、第1図に斜線を付した部分は
ろう付けした部分である。 焼成前のグリーンシート1
に孔開け加工をしてコネクタピン6″を取出した実施例
は第1図をの断面説明図に示される。On the left side of Figure A is shown a straight connector pin 6 that is brazed 3 into a hole in a board. Connector pin 6
Because they are inherently small, they have low resistance to lateral forces, so-called rolling and pulling forces. In order to improve this weak point, as shown on the right side of the same figure, the end (bottom in the figure) of the connector pin 6' is enlarged, and this enlarged end 9 is
A metallized 3' version was proposed. Indeed, such connector pins resist lateral and tensile forces, but
This requires extra area and is inappropriate when the number and density of contact pins required in the substrate for the connector 51 is large and high. Note that the hatched portions in FIG. 1 are brazed portions. Green sheet 1 before firing
An embodiment in which the connector pin 6'' is taken out by drilling a hole is shown in the cross-sectional explanatory view of FIG.
図示の如く孔開け加工を施した後に孔の表面をメタライ
ズ3″しろう付け、熱圧着または溶接によつてコネクタ
ピン6″を固定するが、セラミック回路基板の多層化、
回路パターンの微細化に伴い複雑になつた回路基板が孔
開け加工中損傷するおそれがある。また、コネクタピン
の密度力塙くなつた場合、回路の裏側へのピン出しが難
かしくなり、また図示のコネクタピン6″は下からの突
上げに弱いという不利な点がある。なお、図において4
はICチップ、5はリード、8は電極である。 本発明
は従来技術において経験された上記の問題点を解決する
ものであり、セラミック基板にコネクタピンを取付ける
技術において、コネクタピンを取付ける孔を、所定の形
に打抜き加工を施したセラミックグリーンシートを積層
することによつて形成するピン出し方法に関する。After drilling the hole as shown in the figure, the surface of the hole is metalized 3" and the connector pin 6" is fixed by brazing, thermocompression bonding, or welding.
There is a risk that circuit boards, which have become more complex due to miniaturization of circuit patterns, may be damaged during the drilling process. In addition, if the density of the connector pins becomes too high, it becomes difficult to bring out the pins to the back side of the circuit, and the connector pin 6'' shown in the figure has the disadvantage that it is vulnerable to being pushed up from below. in 4
is an IC chip, 5 is a lead, and 8 is an electrode. The present invention solves the above-mentioned problems experienced in the prior art, and is a technique for attaching connector pins to a ceramic substrate by using a ceramic green sheet in which holes for attaching connector pins are punched into a predetermined shape. The present invention relates to a method for forming pins by laminating layers.
最近の技術によると多層回路基板は複雑化し、それの接
続のためのコネクタピンの数が増大する。多層基板の高
密度化が進むにつれてコネクタピンを高密度化すること
が希望されるが、本発明はかかる目的の達成に効果的で
あ。以下、本発明の方法を添付図面のの実施例を参照し
て説明する。第2図には未焼成のセラミックグリーンシ
ート11が4枚分離した状態で斜視的に示される。Modern technology increases the complexity of multilayer circuit boards and increases the number of connector pins for their connections. As the density of multilayer substrates increases, it is desired to increase the density of connector pins, and the present invention is effective in achieving this objective. The method of the invention will now be explained with reference to embodiments of the accompanying drawings. FIG. 2 is a perspective view of four unfired ceramic green sheets 11 separated from each other.
上の2枚のグリーンシートには信号回路パターン17が
示される。これらのパターン17が図示されない外部回
路例えば母回路基板に接続されるが、そのためには第5
図に示される如きコネクタピン16が用いられる。本発
明の方法はかかるコネクタピン16の実装、いわゆるピ
ン出しの方法に関する。なお、グリーンシートの数は4
枚に限定されるものでなく、必要に応じ適当な数を用い
ることができる。信号回路パターン17は第4図に示さ
れるバイアホール18によつてコネクタピン16に接続
可能になる。かかるバイアホールは本出願と同時提出の
他の特許出願において開示された方法によつて形成され
るが、グリーンシートに回路とバイアホールを形成し、
該グリーンシートを積層してセラミック多層回路基板を
作り、バイアホール内の導体を層間で相互に接続するに
おいて、グリーンシートの各々の表と裏においてバイア
ホールを覆う如−くに導体ペーストを印刷し、バイアホ
ールのまわりに導体ペーストのランドを形成することに
よつて多層回路の層間接続がなされる。かかるバイアホ
ール18に対応して、第2図の下方に示される2枚のセ
ラミックグリーンシートは打抜かれて、孔12が形成さ
れる。A signal circuit pattern 17 is shown on the upper two green sheets. These patterns 17 are connected to an external circuit (not shown), for example, a mother circuit board.
Connector pins 16 as shown are used. The method of the present invention relates to a method for mounting such connector pins 16, so-called pin-out method. The number of green sheets is 4.
It is not limited to the number of sheets, and an appropriate number can be used as necessary. The signal circuit pattern 17 can be connected to the connector pin 16 through a via hole 18 shown in FIG. Such via holes are formed by the method disclosed in other patent applications filed concurrently with this application, but the circuit and via holes are formed in a green sheet,
The green sheets are laminated to form a ceramic multilayer circuit board, and conductors in the via holes are interconnected between layers by printing a conductive paste on the front and back sides of each green sheet so as to cover the via holes, Interlayer connections in multilayer circuits are made by forming lands of conductive paste around the via holes. Corresponding to the via holes 18, the two ceramic green sheets shown at the bottom of FIG. 2 are punched out to form holes 12.
打抜きのための力はグリーンシートが未焼成であるため
に大であることを要せず、1k9/d程度の力で十分で
ある。第3図はかる孔の形成工程を示すための断面説明
図であり、同図のaに示される如くグリーンシート11
に開けられた孔12の表面とそのまわりは(図に見て上
下とも)導体ペーストによつてメタライズ13される。
図示の実施例においは下の2枚のグリーンシートのみが
打抜きによつて孔が形成され、下から3枚目のグリーン
シートには導体ペーストで孔12の止め19が形成され
る。このようにして孔12が形成されたグリーンシート
が後述するように積層され焼成されると、同図のbに示
される如き孔12が形成されるだけでなく、孔の両側の
線列に示される如きメタライズ層がセラミック内にしみ
込んで形成され、コネクタピンの接着強度を向上させる
。バイアホール形成、コネクタピン用の孔の形成のため
に積層、”焼成されたグリーンシートは、第4図のセラ
ミック基板15となり、同図は完成後のセラミック基板
15の構造を示す断面説明図である。同図において横方
向の線は層間の信号回路パターン17を示す。かかるセ
ラミック基板15を外部に接続するには、第5図に示さ
れるコネクタピン16を図示の如く孔12内に挿入し半
田付けまたはろう付けすると、いわゆるピン出しは完了
する。The punching force does not need to be large because the green sheet is unfired, and a force of about 1k9/d is sufficient. FIG. 3 is an explanatory cross-sectional view showing the process of forming holes, and as shown in a of the figure, the green sheet 11
The surface and surrounding area of the hole 12 (both the top and bottom as seen in the figure) is metalized 13 with conductive paste.
In the illustrated embodiment, only the bottom two green sheets have holes formed by punching, and the third green sheet from the bottom has a stop 19 for the hole 12 formed with conductive paste. When the green sheets with holes 12 formed in this way are stacked and fired as described later, not only are holes 12 as shown in b in the same figure formed, but also as shown in the line rows on both sides of the holes. A metallized layer such as the one described above is formed by penetrating into the ceramic to improve the bond strength of the connector pin. The green sheets laminated and fired to form via holes and holes for connector pins become the ceramic substrate 15 shown in FIG. 4, which is a cross-sectional explanatory diagram showing the structure of the completed ceramic substrate 15. In the figure, horizontal lines indicate interlayer signal circuit patterns 17. To connect the ceramic substrate 15 to the outside, connector pins 16 shown in FIG. 5 are inserted into the holes 12 as shown. Soldering or brazing completes the so-called pinning.
図示の実施例において、コネクタピン16は径が約0.
51!Miのものであるが、孔の径は使用すべきコネク
タピンの径に応じて設定する。かかるコネクタピンは従
来例における如く端部を拡大する必要がなく真直ぐな筒
状に形成しうるから、孔12の間の間隔を特に大にする
必要はなく、従つて接続の高密度化に有効である。なお
、図示の実施例においては、孔12の深さはすべて1m
程度に設定したが、回路パターンに応じてある孔はより
深くまたはより浅く形成することが可能である。In the illustrated embodiment, the connector pins 16 have a diameter of approximately 0.5 mm.
51! Although the diameter of the hole is set according to the diameter of the connector pin to be used. Since such a connector pin can be formed into a straight cylindrical shape without having to enlarge the end portion as in the conventional example, there is no need to particularly increase the spacing between the holes 12, which is effective for increasing the density of connections. It is. In the illustrated embodiment, the depth of all holes 12 is 1 m.
Depending on the circuit pattern, certain holes can be made deeper or shallower.
いいかえると孔12はセラミック基板15の内部までの
深さが自由であり、また自由な形態でのピン出しが可能
となる。以上の説明から理解されるように、本発明の方
法によると、グリーンシートに孔開け加工をなすので多
層回路を傷つけることなくコネクタピンのための孔が形
成されるから加工面で安全であり、真直ぐな細いコネク
タピンを使用するので接続の高密度化が実現され、コネ
クタピンのための孔は深さを自由に作成可能であるため
接続部形成の自由度が高まり、メタライズされた孔にコ
ネクタピンがろう付けされるので接着強度が大であると
いう効果を有するものであり、しかも孔の形成はきわめ
て容易なプロセスでなされる二In other words, the depth of the hole 12 to the inside of the ceramic substrate 15 can be set freely, and the pins can be set out in any desired shape. As can be understood from the above explanation, according to the method of the present invention, since holes are formed in the green sheet, holes for connector pins are formed without damaging the multilayer circuit, so it is safe in terms of processing. The use of straight, thin connector pins allows for higher density connections, and the holes for connector pins can be made to any depth, increasing the freedom of forming connections. Since the pins are brazed, the bonding strength is high, and the holes are formed by an extremely easy process.
第1図は従来技術によるコネクタピンとセラミツク基板
の接続を示す断面説明図、第2図は本発明の一実施例を
説明するための分解透視図、第3図は本発明に従うコネ
クタピン用の孔の形成を示す断面説明図、第4図は本発
明の方法に従つて作成されたセラミック基板の断面説明
図、第5図はコネクタピンが装着された本発明に従うセ
ラミック基板の一部切欠された断面説明図、である。
1,11・・・・・・セラミック●グリーンシート、3
,3″,3″,13・・・・・メタライズ部、4・・・
ICチップ、5・・・・・・リード、6,6″,62,
16・・・コネクタピン、8・・・・・・電極、9・・
・・・・拡大端部、12・・・・・・孔、15・・・・
・・セラミック基板、17・・・・信号回路パターン、
18・・・・・・バイアホール、19・・・・・・止め
。FIG. 1 is an explanatory cross-sectional view showing the connection between a connector pin and a ceramic substrate according to the prior art, FIG. 2 is an exploded perspective view for explaining an embodiment of the present invention, and FIG. 3 is a hole for a connector pin according to the present invention. 4 is a sectional explanatory diagram showing the formation of a ceramic substrate according to the present invention, and FIG. 5 is a partially cutaway diagram of a ceramic substrate according to the present invention with connector pins attached. It is a cross-sectional explanatory diagram. 1,11...Ceramic Green sheet, 3
, 3″, 3″, 13...metalized part, 4...
IC chip, 5...Lead, 6,6'',62,
16... Connector pin, 8... Electrode, 9...
... Enlarged end, 12 ... Hole, 15 ...
... Ceramic board, 17... Signal circuit pattern,
18... Via hole, 19... Stop.
Claims (1)
取付けピン出しをする方法において、該コネクタピンが
取付けられるべきセラミック回路基板の孔は打抜き加工
によつて孔を開けたセラミックのグリーンシートを積層
焼成することにより形成れ、コネクタピンは前以てメタ
ライズされた該孔へ装着されることを特徴とするセラミ
ック基板のピン出し方法。1. In a method for attaching and drawing out connector pins for connection of ceramic circuit boards, the holes in the ceramic circuit board to which the connector pins are to be attached are formed by laminating and firing ceramic green sheets with holes punched in them. 1. A method for pin-out of a ceramic substrate, characterized in that the connector pin is attached to the pre-metallized hole.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11932280A JPS6052589B2 (en) | 1980-08-29 | 1980-08-29 | How to pin out a ceramic board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11932280A JPS6052589B2 (en) | 1980-08-29 | 1980-08-29 | How to pin out a ceramic board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5743498A JPS5743498A (en) | 1982-03-11 |
| JPS6052589B2 true JPS6052589B2 (en) | 1985-11-20 |
Family
ID=14758585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11932280A Expired JPS6052589B2 (en) | 1980-08-29 | 1980-08-29 | How to pin out a ceramic board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6052589B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5189241A (en) * | 1989-11-25 | 1993-02-23 | Casio Computer Co., Ltd. | Pickup apparatus for detecting string vibration free from external inductive noise |
| JPH03193936A (en) * | 1989-12-22 | 1991-08-23 | Howa Mach Ltd | Roving-changing method in fine spinning machine and roving-changing device |
-
1980
- 1980-08-29 JP JP11932280A patent/JPS6052589B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5743498A (en) | 1982-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1607897B (en) | Technology used to interconnect multilayer circuit boards | |
| JPH0685423A (en) | Electric assembly | |
| JP2001308548A (en) | Multilayer printed circuit board, method of manufacturing the same, and BGA semiconductor package using multilayer printed circuit board | |
| JPH08213758A (en) | Laminated wiring board structure and manufacturing method thereof | |
| KR100489820B1 (en) | Ceramic Multilayer Substrate and its Manufacturing Process | |
| JPS5826826B2 (en) | Ceramic packages for integrated circuits | |
| JP2019145764A (en) | Printed circuit board | |
| JP3969453B1 (en) | Multi-layer module with case | |
| JPS6052589B2 (en) | How to pin out a ceramic board | |
| JP2800864B2 (en) | Multilayer electronic components | |
| JP2000068149A (en) | Laminated electronic component and manufacture therefor | |
| JPH03280496A (en) | Electronic copmponent mounting structure and method of packaging | |
| JP2870351B2 (en) | Manufacturing method of ceramic multilayer circuit board with cavity | |
| JP3368817B2 (en) | Stacked electronic component array | |
| CN220307461U (en) | Circuit board and combined circuit board | |
| JPS59774Y2 (en) | printed wiring board | |
| JPH10335822A (en) | Multilayer ceramic circuit board | |
| JPH0750462A (en) | Electronic circuit board | |
| KR200158231Y1 (en) | Multi Ceramic Substrate | |
| JPH01183195A (en) | Manufacture of multilayer printed wiring board device | |
| JPH02158194A (en) | Multilayer ceramic circuit board | |
| JP2004296718A (en) | Method of manufacturing printed wiring board and driving circuit board | |
| JPS5814626Y2 (en) | multilayer printed board | |
| KR20020065261A (en) | ceramic piled components and method of manufacturing thereof | |
| JPH05114788A (en) | Method for manufacturing multilayer printed wiring board |