JPS6053979B2 - Multi-stage buffer memory control method - Google Patents
Multi-stage buffer memory control methodInfo
- Publication number
- JPS6053979B2 JPS6053979B2 JP54094064A JP9406479A JPS6053979B2 JP S6053979 B2 JPS6053979 B2 JP S6053979B2 JP 54094064 A JP54094064 A JP 54094064A JP 9406479 A JP9406479 A JP 9406479A JP S6053979 B2 JPS6053979 B2 JP S6053979B2
- Authority
- JP
- Japan
- Prior art keywords
- buffer memory
- section
- storage
- overflow
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Facsimiles In General (AREA)
- Storing Facsimile Image Data (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】
本発明は、多段バッファ・メモリの制御方式に関し、特
にファクシミリ蓄積変換装置における多段バッファ・メ
モリのオーバ・フローおよびアンダ・フロー制御方式に
関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a control method for a multi-stage buffer memory, and more particularly to an overflow and underflow control method for a multi-stage buffer memory in a facsimile storage/conversion device.
ファクシミリ信号を市外電話回線を介して伝送する場合
、安価な料金で伝送するために蓄積変換装置が用いられ
る。When transmitting facsimile signals via long-distance telephone lines, storage and conversion devices are used to transmit facsimile signals at low cost.
すなわち、送信側端末では、第1図aに示すように、線
スキャナ1により原画を走査して濃度を電気信号に変換
し、端末から油変換装置2を経てディジタル化されたフ
ァクシミリ信号を蓄積変換装置3に送出しここに一時蓄
積する。蓄積変換装置3では、画像を圧縮し、例えばl
6X、/wgnの走査線を8本/7nmに圧縮して蓄積
し、1ブロック分の画情報が蓄積された後、モデム4を
介して市外回線9に送出する。受信側では、第1図をに
示すように、市外回線9から送られてきたディジタル信
号をモデム5を介して蓄積変換装置6に一時蓄積する。That is, at the sending terminal, as shown in FIG. 1a, the line scanner 1 scans the original image, converts the density into an electrical signal, and stores and converts the digitized facsimile signal from the terminal via the oil conversion device 2. It is sent to device 3 and temporarily stored there. The storage and conversion device 3 compresses the image, for example l
6X, /wgn scanning lines are compressed to 8 lines/7 nm and stored, and after one block of image information is stored, it is sent to the toll line 9 via the modem 4. On the receiving side, as shown in FIG. 1, the digital signal sent from the toll line 9 is temporarily stored in the storage/conversion device 6 via the modem 5.
蓄積変換装置6では、走査線を8本/ wmに圧縮され
た画像をそのまま蓄積するが、読出して送信する際には
例えばl鉢/wnに広げて画質を上げ、DA変換装置7
を経て端末装置のプリンタ8に出力する。このように送
信側の蓄積変換装置3で画像を圧縮し、線密度を低くし
て市外回線9に高速で伝送した後、受信側の蓄積変換装
置6で線密度を上げて質の高い画像を出力する。第1図
の例では、蓄積変換装置3、6の信号圧縮比は1’1.
5である)が、圧縮比をさらに小さくすることもできる
。第2図は、従来の多段バッファ・メモリを有する蓄積
変換装置のブロック図である。伝送されてきたファクシ
ミリ信号は、画信号受信部11で各回線ごとに受信し、
第1のバツフア・メモI川2に蓄積する。通常、第1の
バッファ・メモI川2は走査線単位で蓄積し、1走査線
分のファクシミリ信号を蓄積すると次段の符号化部13
で例えば16本/WfLの走査線を8本/TOItに圧
縮してコード化し、コード化された信号を第2のバッフ
ァ・メモl月4に蓄積する。その場合、画信号蓄積部1
5への転送に達した単位で第2のバッファ・メモリ14
に蓄積され、画信号蓄積部15に転送される。画信号蓄
積部15は、通常1画面単位で蓄積する。送信する場合
には、先ず第3のバッファ●メモリ16に蓄積した後、
復号部17により例えば16本/Trrmの走査線を1
2本/WLに拡大してデコードし、第4のバッファ・メ
モリ18に1走査線単位で蓄積し、回線ごとに画信号送
信部19から送出する。The storage/conversion device 6 stores the image compressed to 8 scan lines/wm as it is, but when reading and transmitting it, it is expanded to, for example, 1/wn to improve the image quality, and the DA conversion device 7
The data is then output to the printer 8 of the terminal device. In this way, the storage and conversion device 3 on the transmitting side compresses the image, reduces the linear density, and transmits it to the long-distance line 9 at high speed, and then the storage and conversion device 6 on the receiving side increases the linear density to create a high-quality image. Output. In the example of FIG. 1, the signal compression ratio of the storage and conversion devices 3 and 6 is 1'1.
5), but the compression ratio can be made even smaller. FIG. 2 is a block diagram of a conventional storage and conversion device having a multistage buffer memory. The transmitted facsimile signal is received by each line in the image signal receiving section 11, and
Accumulate in the first buffer memo I river 2. Normally, the first buffer memo 2 is stored in units of scanning lines, and when the facsimile signal for one scanning line is stored, the encoder 13 of the next stage
For example, 16 scanning lines/WfL are compressed and encoded into 8 scanning lines/TOIt, and the encoded signals are stored in the second buffer memory. In that case, the image signal storage section 1
5 to the second buffer memory 14
and transferred to the image signal storage section 15. The image signal storage section 15 normally stores signals in units of one screen. When transmitting, first store data in the third buffer memory 16, and then
For example, the decoding unit 17 converts 16 scanning lines/Trrm into one
It is enlarged to 2 lines/WL and decoded, stored in the fourth buffer memory 18 in units of one scanning line, and sent out from the image signal transmitter 19 for each line.
なお、符号化部13,復号部17は、市外回線の送信側
では符号化部13を、また受信側では復号部17をそれ
ぞれ動作させ、画像を圧縮あるいは拡大する機能を果す
。The encoding unit 13 and the decoding unit 17 operate the encoding unit 13 on the transmitting side of the toll line and the decoding unit 17 on the receiving side, respectively, and perform the function of compressing or enlarging the image.
ところで、従来の多段バッファ●メモリを有する蓄積変
換装置では、受信側の各バッファ・メモリでオーバ・フ
ローが生ずると、それぞれ独自に制御線21,22を通
して共通制御部10に通知することにより、共通制御部
10がそれぞれオーバ・フロー制御を行つている。By the way, in a conventional storage/conversion device having a multi-stage buffer memory, when an overflow occurs in each buffer memory on the receiving side, the common control section 10 is notified through the control lines 21 and 22 independently. Each control unit 10 performs overflow control.
また、送信側の各バッファ・メモリでアンダ・フローが
生じたときにも、それぞれ制御線23,24を通して共
通制御部10により制御している。すなわち、第1のバ
ッファ・メモリ12でオーバ・フローが生じた.場合、
1ライン単位に蓄積された画信号の上から書替えられる
か、あるいは蓄積された画信号以降入力した信号は切捨
てられるので、共通制御部10はバッファ・メモリ12
から通知を受けると、オーバ・フローの回数を計数し、
あらかじめ定め!られた回数、つまり画質を悪化させる
ライン数だけオーバ・フローを計数すると、その画面を
放棄する。また、第2のバッファ・メモリ14は、第1
0ライン単位に画信号を蓄積するが、共通制御部10は
バッファ・メモリ14から通知を受ける・と、オーバ・
フローにより切捨てたメモリ量を計数するか、あるいは
オーバ・フローの時間を計数することにより、あらかじ
め定められた画質悪化の限界となる値に達したとき、そ
の画質を放棄する。また、送信側の第3および第4のバ
ッファ・メモl川6,16については、送信部19に送
出すべきデータを送出し尽すと、バッファ・メモリが空
になり、アンダ・フローを生ずるが、この場合にも独自
に共通制御部10に通知することにより、共通制御部1
0が空きによつて中断されたライン数あるいはメモリ量
を計数し、一定数に達したときその画面を無効にしてい
る。Further, even when an underflow occurs in each buffer memory on the transmitting side, control is performed by the common control unit 10 through control lines 23 and 24, respectively. In other words, an overflow has occurred in the first buffer memory 12. case,
The common control unit 10 uses the buffer memory 12 to rewrite the accumulated image signals line by line, or to discard the signals input after the accumulated image signals.
When notified by , it counts the number of overflows and
Determined in advance! When the overflow is counted the number of times the screen is overflowed, that is, the number of lines that degrade the image quality, the screen is discarded. Further, the second buffer memory 14
Image signals are accumulated in units of 0 lines, but the common control unit 10 receives a notification from the buffer memory 14, and when an overload occurs.
By counting the amount of memory discarded due to the flow or counting the overflow time, when a predetermined limit value for image quality deterioration is reached, the image quality is abandoned. Regarding the third and fourth buffer memories 6 and 16 on the transmitting side, when all the data to be sent to the transmitting section 19 is exhausted, the buffer memories become empty and an underflow occurs. , in this case as well, by independently notifying the common control unit 10, the common control unit 1
0 counts the number of lines or amount of memory interrupted by empty space, and when a certain number is reached, the screen is invalidated.
このように、従来の方式では、各バッファ・メモリから
通知がある度ごとに共通制御部10がプログラムあるい
はカウンタ等によりオーバ・フローまたはアンダ・フロ
ーの処理を行つているため、処理が複雑になつている。As described above, in the conventional method, the common control unit 10 processes overflow or underflow using a program or a counter each time there is a notification from each buffer memory, which makes the process complicated. ing.
本発明の目的は、このような欠点を解消するため、多段
バッファ・メモリを有する蓄積変換装置において、各バ
ッファ●メモリのオーバ●フローあるいはアンダ・フロ
ーごとに共通制御部を起動することなく、各バッファ・
メモリに対するオーバ・フロー、アンダ・フローの処理
をそれぞれ一本化して共通制御部の処理を単純化し、経
済化を計るような制御方式を提供することにある。本発
明のバッファ・メモリ制御方式は、画信号の受信部、送
信部、蓄積部および多段バッファ・メモリを有するファ
クシミリ蓄積変換装置において、蓄積部に近いバッファ
●メモリが遠い方のバッファ・メモリの転送要求に対す
る回線指定手段を有し、任意のバッファ●メモリでオー
バ●フローあるいはアンダ・フローが生じたとき、回線
指定を停止し、その後の転送要求に対しても回線指定を
停止し続けることにより、蓄積部に近いバッファ・メモ
リから順次受信部あるいは送信部に近いバッファ・メモ
リにメモリ不足、あるいは信号不足を移行させ、受信部
あるいは送信部に最も近接したバッファ・メモリでライ
ン数の計数等の処理を行うことを特徴としている。以下
、本発明の実施例を、図面により説明する。SUMMARY OF THE INVENTION An object of the present invention is to eliminate such drawbacks in a storage/conversion device having a multi-stage buffer memory, without activating a common control unit for each buffer memory overflow or underflow. buffer·
The object of the present invention is to provide an economical control system that unifies overflow and underflow processing for a memory, thereby simplifying the processing of a common control section. The buffer memory control method of the present invention is applicable to a facsimile storage/conversion device having an image signal receiving section, a transmitting section, a storage section, and a multi-stage buffer memory. It has a line specification means for requests, and when an overflow or underflow occurs in any buffer memory, it stops line specification and continues to stop line specification for subsequent transfer requests. Insufficient memory or signal is sequentially transferred from the buffer memory closest to the storage section to the buffer memory close to the reception section or transmission section, and processing such as counting the number of lines is performed in the buffer memory closest to the reception section or transmission section. It is characterized by doing the following. Embodiments of the present invention will be described below with reference to the drawings.
第3図は、本発明の蓄積変換装置を示すブロック図であ
る。FIG. 3 is a block diagram showing the storage and conversion device of the present invention.
第2図と同じように、ファクシミリ画信号の受信部11
,.第1バッファ・メモリ12,符号化部13,第2バ
ッファ・メモリ14,および画信号蓄積部15を有する
受信側と、第3バッファ・メモリ15,復号部17,第
4バッファ・メモI川8および画信号送信部19を有す
る送信側と、これらを制御する共通制御部10が設けら
れる。As in FIG. 2, the facsimile image signal receiving section 11
、. A receiving side having a first buffer memory 12, an encoding section 13, a second buffer memory 14, and an image signal storage section 15, a third buffer memory 15, a decoding section 17, and a fourth buffer memory 8 and a transmitting side having an image signal transmitting section 19, and a common control section 10 for controlling these.
本発明においては、第2バッファ・メモリ14において
メモリ不足が生じたとき、第2バッファ・メモリ14が
第1バッファ●メモリ12からの転送要求を無視するこ
とにより、第1バッファ・メモリ12にメモリ不足を生
じさせ、第1バッファメモリ12のみでオーバ・フロー
処理を行う一方、第3バッファ・メモリ16において信
号J中断が生じたとき、第3バッファ・メモリ16が第
4バッファ・メモリ18からの転送要求を無視すること
により、第4バッファ・メモリ18に信号中断を生じさ
せ、第4バッファ・メモリ18のみでアニノダ・フロー
処理を行う。これにより、さらに多段のバッファ・メモ
リが設けられている場合でも、画信号受信部11および
画信号送信部19に最も接近したバッファ・メモリのみ
でオーバ・フローおよびアンダ・フロー処理を行えばよ
く、制御線は30と31の2本ですみ、共通制御,部1
0の起動回数は減少し、処理動作も単純化される。第4
図は、第3図の第1バッファ・メモリのブロック図であ
る。In the present invention, when a memory shortage occurs in the second buffer memory 14, the second buffer memory 14 ignores the transfer request from the first buffer memory 12, so that memory is added to the first buffer memory 12. When a shortage occurs and overflow processing is performed only in the first buffer memory 12, when a signal J interruption occurs in the third buffer memory 16, the third buffer memory 16 handles the overflow from the fourth buffer memory 18. By ignoring the transfer request, a signal interruption occurs in the fourth buffer memory 18, and the fourth buffer memory 18 performs the Aninoda flow processing only. As a result, even if multiple stages of buffer memories are provided, overflow and underflow processing only needs to be performed in the buffer memory closest to the image signal receiving section 11 and the image signal transmitting section 19. Only two control lines 30 and 31 are required, common control, part 1
The number of activations of 0 is reduced, and the processing operation is also simplified. Fourth
3 is a block diagram of the first buffer memory of FIG. 3. FIG.
画信号受信部11で受信された各線ごとのファクシミリ
画信号は、第1バッファ●メモリ12に入力する。The facsimile image signal for each line received by the image signal receiving section 11 is input to a first buffer memory 12.
第1バッファ・メモリは、第4図に示すように、回線対
応に1走査線単位の蓄積メモリ121〜129が配列さ
れ、1走査線信号が蓄積された後、次の走査線信号が入
力される前に、転送要求を出すことにより符号化部13
に転送される。第2バッファ・メモリ14では、各回線
ごとの走査線信号は多重制御され、時分割信号に変換さ
れる。そして、各回線ごとの走査線信号は、回線が指定
されるごとに符号化部13を介して第2バッファ・メモ
リ14に転送されて多重化される。本発明では、第2バ
ッファ◆メモリ14が転送すべき回線指定の権利を持ち
、かつバッファ・メモリの記憶領域を回線対応に持つて
いるので、第2バッファ・メモリ14はオーバ・フロー
が生じた回線について、第1バッファ・メモリ12から
転送要求が到来しても回線指定をしないことにより、第
1のバッファ・メモリ12にオーバ・フローを生じさせ
る。第1のバッファ・メモl月2では、従来と同じよう
に、オーバ・フローが生ずると、共通制御部10に対し
制御線21を介して通知し、オーバ・フロー回数をカウ
ンタで計数させるか、あるいは第1のバッファ●メモI
川2自体にカウンタを設けて、オーバ・フロー回数を計
数し、一定回数に達したときに始めて共通制御部10に
報告する。このようにして、第1のバッファ・メモリ1
2で発生したオーバ・フローも、第2のバッファ・メモ
リ14で発生したオーバ・フローも、ともに第1バッフ
ァ・メモリ12のオーバ・フローとして共通制御部10
に報告され、オーバ・フロー処理を一本化する。また、
同じように送信側の第3バッファ・メモリ16で発生し
たアンダ・フローも、第4バッファ・メモリ18で発生
したアンダ・フローも、ともに第4バッファ●メモリ1
8のアンダ●フローとして共通制御部10に報告される
ので、制御部10はバッファ・メモリが空になつた時間
あるいはメモリ量を計数することによソー定数に達した
ときその画面を放棄して、その画面の信号を始めに遡つ
て画信号蓄積部15から再送させる。As shown in FIG. 4, in the first buffer memory, storage memories 121 to 129 are arranged in units of one scanning line in correspondence with lines, and after one scanning line signal is accumulated, the next scanning line signal is input. By issuing a transfer request, the encoder 13
will be forwarded to. In the second buffer memory 14, the scanning line signals for each line are multiplexed and converted into time-division signals. The scanning line signals for each line are transferred to the second buffer memory 14 via the encoding unit 13 and multiplexed each time a line is designated. In the present invention, since the second buffer memory 14 has the right to specify the line to be transferred and has a storage area corresponding to the line, the second buffer memory 14 does not overflow. Regarding the line, even if a transfer request arrives from the first buffer memory 12, the line is not specified, causing the first buffer memory 12 to overflow. In the first buffer memory 2, when an overflow occurs, the common control section 10 is notified via the control line 21 and the number of overflows is counted by a counter, as in the conventional case. Or the first buffer●Memo I
A counter is provided in the river 2 itself to count the number of overflows, and only when a certain number of times has been reached is a report sent to the common control section 10. In this way, the first buffer memory 1
Both the overflow that occurred in the second buffer memory 14 and the overflow that occurred in the second buffer memory 14 are treated as an overflow of the first buffer memory 12 by the common control unit 10.
is reported to unify overflow processing. Also,
Similarly, an underflow that occurs in the third buffer memory 16 on the transmitting side and an underflow that occurs in the fourth buffer memory 18 are both transferred to the fourth buffer memory 1.
8 underflow is reported to the common control unit 10, so the control unit 10 abandons the screen when the saw constant is reached by counting the time when the buffer memory becomes empty or the amount of memory. , the signal of that screen is traced back to the beginning and retransmitted from the image signal storage section 15.
なお、蓄積部15に近い第3のバッファ・メモリ16で
信号不足が生じたとき、第4のバッファ・メモリ18か
らの転送要求を無視するともに、第3のバッファ・メモ
リ16では白信号のみを蓄積することにより、アンダ・
フロー状態をなくし、第4のバッファ・メモリ16に信
号不足を移行させるのである。第5図は第3図における
ファクシミリ信号受信シーケンス●チャートであつて、
特にオーバ●フローの発生・移行の状況を特定の回線に
着目して示したものである。Note that when a signal shortage occurs in the third buffer memory 16 near the storage section 15, the transfer request from the fourth buffer memory 18 is ignored, and the third buffer memory 16 only receives the white signal. By accumulating, under-
This eliminates the flow condition and transfers the signal shortage to the fourth buffer memory 16. Figure 5 is a chart of the facsimile signal reception sequence in Figure 3.
In particular, it shows the occurrence and transition status of overflow by focusing on a specific line.
第5図において、第1および第2のバッファ・メモリは
、それぞれ回線当りA,B2面のバッファ・メモリから
なり、画面交互に蓄積を行う。In FIG. 5, the first and second buffer memories each consist of two buffer memories, A and B, for each line, and store images alternately.
第5図において、t1〜ちはシーケンシャルな事象発生
時点を示している。先ず、ちでは、第2のバッファ・メ
モリのB面が空になる。これは、それ以)前に共通制御
部に送出していた転送要求に対する転送許可がきて、B
面のデータをファイル・メモリに転送終了したことによ
る。その後、第1のバッファ・メモリより符号器を介し
てデータを受信したことにより、T2において第2のバ
ッファ●メモリのA面か満杯となり、転送要求を共通制
御部へ送信するが、このときはB面が空であるため直ち
にB面への蓄積を開始する。その後のデータ受信により
、ちにおいて第2のバッファ・メモリのB面が満杯とな
り、転送要求を共通制御部へ送信するが、T2とT3の
間では第2のバッファ・メモリからファイル・メモリへ
のデータ転送が行われていないため、ちの時点で第2の
バッファ・メモリは両面満杯となる。このとき、第2の
バッファ・メモリは、第1のバッファ・メモリからの転
送要求に対して送出していた回線指定を停止し、第1の
バッファ・メモリは回線指定の停止によりデータ転送を
停止し、同時にオーバ・フローを共通制御部へ通知する
。ただし、このオーバ・フロー通知を直ちに行わす、回
数を計数しておいて、一定回数になつてから共通制御部
へ通知してもよい。また、オーバ・フローの判断を、第
1のバッファ・メモリにおける両面満杯時まで待つこと
も考えられるが、多数の回線に対する共通資源である符
号器を速やかに解放するために、第5図の例では、直ち
にオーバ・フローと判断している。T3l).後、T4
までの間にも、第2のバッファ・メモリからファイル・
メモリへのデータ転送がなされず、第2のバッファ・メ
モリは両面満杯のままであるため、その間に第1のバッ
ファ・メモリから送信された転送要求に対する回線指定
も返さない。その結果、T4の時点において、第1バッ
ファ・メモリは両面満杯となり、オーバ・フローが発生
する。時点ちは、第2のバッファ・メモリのA面のデー
タをファイルに転送終了した時点で、この時点以後、第
2のバッファ●メモリは第1のバッファ●メモリからの
デーータ転送を受信できるようになる。なお、第5図に
おいてA,BはA面またはB面満杯を示し、A,BはA
面またはB面解放を示している。In FIG. 5, t1 to t1 indicate sequential event occurrence points. First, the B side of the second buffer memory becomes empty. This is because transfer permission has been received for the transfer request previously sent to the common control unit, and B
This is due to the completion of transferring the surface data to the file memory. After that, as data is received from the first buffer memory via the encoder, side A of the second buffer memory becomes full at T2, and a transfer request is sent to the common control unit. Since the B side is empty, accumulation on the B side is immediately started. As a result of subsequent data reception, the B side of the second buffer memory becomes full and a transfer request is sent to the common control unit, but between T2 and T3, the B side of the second buffer memory becomes full. Since no data transfer is being performed, both sides of the second buffer memory become full at a later point in time. At this time, the second buffer memory stops sending the line designation in response to the transfer request from the first buffer memory, and the first buffer memory stops data transfer due to the stop of the line designation. At the same time, the overflow is notified to the common control unit. However, the number of times this overflow notification is performed immediately may be counted, and the notification may be sent to the common control unit after a certain number of times has been reached. It is also possible to wait until both sides of the first buffer memory are full before determining overflow, but in order to quickly release the encoder, which is a common resource for many lines, the example shown in FIG. In this case, it is immediately determined that an overflow has occurred. T3l). After, T4
In the meantime, files are transferred from the second buffer memory.
Since no data is transferred to the memory and the second buffer memory remains full on both sides, no line specification is returned in response to a transfer request sent from the first buffer memory during that time. As a result, at time T4, both sides of the first buffer memory are full, causing an overflow. At this point, when the data on side A of the second buffer memory has been transferred to the file, from this point on, the second buffer memory can receive data transferred from the first buffer memory. Become. In addition, in Fig. 5, A and B indicate that side A or B is full;
Showing surface or B-side release.
以上説明したように、本発明によれば、多段バッファ●
メモリのオーバ◆フロー処理およびアンダ・フロー処理
をそれぞれ一本化できるので、ファクシミリ蓄積変換装
置の共通制御部の処理は単純化され、経済化が計れる利
点がある。As explained above, according to the present invention, the multi-stage buffer
Since memory overflow processing and underflow processing can be integrated into one, the processing of the common control section of the facsimile storage and conversion device is simplified and has the advantage of being economical.
第1図はファクシミリ蓄積変換システムのブロック図、
第2図は従来の多段バッファ・メモリを有する蓄積変換
装置のブロック図、第3図は本発明の実施例を示す多段
バッファ・メモ.りを有する蓄積変換装置のブロック図
、第4図は第3図の第1のバッファ・メモリのブロック
図、第5図は第3図におけるファクシミリ信号受信シー
ケンス・チャートである。
1:線スキャナ、2:AD変換装置、3,6:蓄積変換
装置、4,5:モデム、7:DA変換装置、8:プリン
タ、10:共通制御部、11:画信号受信部、12:第
1のバッファ・メモリ、13:符号化部、14:第2の
バッファ・メモl八15:画信号蓄積部、16:第3の
バッファ・メモI八17:復号部、18:第4のバッフ
ァ・メモリ、19:画信号送信部、21〜24,30,
31:制御線、121〜129:1走査線バッファ。Figure 1 is a block diagram of the facsimile storage and conversion system.
FIG. 2 is a block diagram of a conventional storage/conversion device having a multi-stage buffer memory, and FIG. 3 is a block diagram of a multi-stage buffer memory according to an embodiment of the present invention. 4 is a block diagram of the first buffer memory in FIG. 3, and FIG. 5 is a facsimile signal reception sequence chart in FIG. 3. 1: Line scanner, 2: AD converter, 3, 6: Storage converter, 4, 5: Modem, 7: DA converter, 8: Printer, 10: Common control section, 11: Image signal receiving section, 12: 1st buffer memory, 13: Encoding unit, 14: Second buffer memory 15: Image signal storage unit, 16: Third buffer memory 17: Decoding unit, 18: Fourth Buffer memory, 19: Image signal transmitter, 21 to 24, 30,
31: control line, 121-129: 1 scan line buffer.
Claims (1)
ァ・メモリを有するファクシミリ蓄積変換装置において
、蓄積部に近いバッファ・メモリが遠い方のバッファ・
メモリの転送要求に対する回線指定手段を有し、任意の
バッファ・メモリでオーバ・フローあるいはアンダ・フ
ローが生じたとき、回線指定を停止し、その後の転送要
求に対しても回線指定を停止し続けることにより、蓄積
部に近いバッファ・メモリから順次受信部あるいは送信
部に近いバッファ・メモリにメモリ不足あるいは信号不
足を移行させ、受信部あるいは送信部に最も近接したバ
ッファ・メモリでライン数の計数等の処理を行うことを
特徴とする多段バッファ・メモリの制御方式。1. In a facsimile storage/conversion device that has an image signal receiving section, a transmitting section, a storage section, and a multi-stage buffer memory, the buffer memory closer to the storage section is connected to the buffer memory farther away.
It has a line specification means for memory transfer requests, and stops line specification when an overflow or underflow occurs in any buffer memory, and continues to stop line specification for subsequent transfer requests. By this, memory shortage or signal shortage is sequentially transferred from the buffer memory close to the storage section to the buffer memory close to the reception section or transmission section, and the buffer memory closest to the reception section or transmission section is used to count the number of lines, etc. A multi-stage buffer memory control method characterized by performing processing.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54094064A JPS6053979B2 (en) | 1979-07-23 | 1979-07-23 | Multi-stage buffer memory control method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54094064A JPS6053979B2 (en) | 1979-07-23 | 1979-07-23 | Multi-stage buffer memory control method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5617565A JPS5617565A (en) | 1981-02-19 |
| JPS6053979B2 true JPS6053979B2 (en) | 1985-11-28 |
Family
ID=14100087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54094064A Expired JPS6053979B2 (en) | 1979-07-23 | 1979-07-23 | Multi-stage buffer memory control method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6053979B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58194490A (en) * | 1982-05-08 | 1983-11-12 | Toshiba Corp | Method and device for setting operation data of key telephone device |
| JPS59172962U (en) * | 1983-05-07 | 1984-11-19 | 株式会社 大氣社 | Kitchen cooling equipment |
| JPH073207Y2 (en) * | 1989-04-19 | 1995-01-30 | 三菱重工業株式会社 | Radiant panel type air conditioner |
-
1979
- 1979-07-23 JP JP54094064A patent/JPS6053979B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5617565A (en) | 1981-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5896203A (en) | Image information communication apparatus for concurrently storing and transmitting image information | |
| US5933247A (en) | Image communication apparatus capable of parallel processing of image storage and transmission | |
| JPS6316946B2 (en) | ||
| JPH0828820B2 (en) | Image data coding circuit | |
| JPS6053979B2 (en) | Multi-stage buffer memory control method | |
| US7616350B2 (en) | Data communication apparatus and method | |
| US5847839A (en) | Image data output device having memory monitoring | |
| JPS5940768A (en) | Facsimile device having automatic address transmission function | |
| JPH06125434A (en) | Double-sided reading compression / expansion method | |
| JPS5926691Y2 (en) | Facsimile signal transmission equipment | |
| JP3264559B2 (en) | Image coding method and apparatus | |
| JPH04181859A (en) | Facsimile server device | |
| JPH01245762A (en) | Facsimile equipment | |
| JPS59144272A (en) | Transfer system for facsimile data | |
| JP2538015B2 (en) | Image communication device | |
| JPH01280936A (en) | Coding/decoding processing control system | |
| JP2000138837A (en) | Image information processing device | |
| JPH07288631A (en) | Image mail device | |
| JPS60157374A (en) | Facsimile device | |
| JPS58187068A (en) | Facsmiile device | |
| JPS6043701B2 (en) | System restart processing method | |
| JPH077589A (en) | Transmission control method for facsimile machine | |
| JPH05199278A (en) | Data transmission method | |
| JPH06303346A (en) | Fax machine | |
| JPS61184972A (en) | Encode-processor |